JPH028491B2

JPH028491B2 -

Info

Publication number: JPH028491B2
Application number: JP59217335A
Authority: JP
Inventors: Juji Hatano; Yutaka Harada; Kunio Yamashita
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1984-10-18
Filing date: 1984-10-18
Publication date: 1990-02-26
Also published as: JPS6196826A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、半導体基板上に形成される直流駆動
型のジヨセフソン論理回路を組合せてなる分周器
に係り、特に、ジヨセフソン・コンピユータに適
用して好適なものとするように動作速度の高速化
を図つた直流駆動型ジヨセフソン分周器に関する
ものである。

〔発明の背景〕

第１図〜第７図により従来技術とその問題点を
説明する。従来、半導体集積回路による分周器と
しては種々の方式のものが提案されている。例え
ばCharles Ａ Lietchi、“Ａ GaAs MSI Word
Generator Operating at ５Ｇ bist／ｓ
Data Rate”IEEE J.of Microwave Thechnics
and Theory、Vol.MTT−30、No.７、1980、
P.988には6.5GHzで動作するGaAs電界効果トラ
ンジスタで構成される分周器が開示されている。
消費電力は１ビツト当り約100ｍＷと見積られる。
このような分周器は論理ゲートを組合せて構成さ
れている。ジヨセフソン論理回路も論理ゲートを
構成できるので、分周器を構成することができ
る。特にジヨセフソン論理回路は従来の半導体素
子を上回る超高速動作を特徴とするので、従来に
ない高速動作の分周器が構成されることが期待さ
れる。実際、H.C.Jones、“Self−Activating
Toggle”IBM Technical Disclosure Bulletin、
Vol.23、No.９、Feb.1981にはジヨセフソン論理回
路を用いた分周器が開示されている。上記文献に
おいては交流駆動型回路が使用されている。交流
駆動方式では、ジヨセフソン論理回路を流れる電
流波形は第１図に示すような矩形波になる。第１
図において、電流が平坦値に保たれる領域１の部
分が有効期間で、この期間に論理動作が進行す
る。領域２の部分は駆動用電源の極性が切替わる
無効期間であり、論理動作は進行しない。交流駆
動回路においては領域２の部分を小さくしすぎる
とパンチスルー現象と呼ばれる誤動作が生じてし
まう。この現象は、E.P.Harris、“Punchthrough
in Josephson Logic Devices”IEEE Trans.on
Magnetics、Vol.MAG−17、No.１、Jan.1981、
PP603−606に開示されている。例えば、誤動作
の確率を10^-22に抑えるためには領域２は200ps
（ピコ秒）以上なくてはならない。すると分周器
の可動周波数の上限は5GHz（第１図の正半分と
負半分の各を独立の期間と考える）以下となり、
従来の半導体回路構成の場合を下回る性能しか出
すことができない。このような困難に対処するた
めの１つの解決策は直流駆動型回路を使用するこ
とである。直流駆動型ジヨセフソン論理ゲートと
しては種々のものが知られているが、代表的なも
のとしてCurrent Steering Circuit（以下CS回路
と呼ぶ）及びHybrid Unlatching Flip Flop
Logic Element（以下HUFFLEと略記する）が挙
げられる。これらは、S.M.Faris、“Loop
Decoder for Josephson Memory Arrays”
IEEE Journal of Solid State Circuits、Vol.
SC−14、No.４、Aug.1979、pp.699−707及びA.F.
Hebard他、“Ａ DC−Powered Josephson
Flip Flop”IEEE Trans.on Magnetics、Vol.
MAG−15、No.１、Jan.にそれぞれ開示されてい
る論理ゲートである。

以下、CS回路及びHUFFLEの動作を図を用い
て説明する。CS回路及びHUFFLEは基本的には
２個のジヨセフソン素子とインダクタンス、抵抗
の組合せで構成されている。１個のジヨセフソン
素子とは、単独のジヨセフソン接合または複数の
ジヨセフソン接合からなるジヨセフソン磁気量子
干渉計である。このジヨセフソン素子のしきい値
特性が第２図に示すものであるとする。第２図に
おいて、１１がしきい値曲線を示し、１２はジヨ
セフソン素子、I_gはゲート電流、I_cは制御電流、
I_Bはバイアス電流である。CS回路、HUFFLEに
おいては、それらを構成する２個のジヨセフソン
素子の動作点が、交互に点１３，１４のような位
置をとるようにバイアス電流I_Bが設定される。
CS回路の構成を第３図に示す。第３図において、
G₁，G₂はそれぞれジヨセフソン素子、I_gはゲー
ト電流、I_ioは入力電流、I_Bはバイアス電流、I₁及
びI₂はそれぞれ左側のループ及び右側のループを
流れる電流、L₁及びL₂はインダクタンスである。
L₁，L₂の比は１：３程度以上離れている。これ
は初期設定のためである。バイアス電流I_B1，I_B2
を適当に（即ち第２図の動作点１３，１４を実現
するように）設定した場合、第４図に示すような
入出特性を示す。第４図ａは入力電流I_ioを、ｂは
それぞれのループの出力電流I₁，I₂を示してい
る。なお、CS回路においては、ジヨセフソン素
子に並列にダンピング抵抗を設けるのが普通であ
るが、第２図では省略されている。同様に、
HUFFLEの回路構成と入出力特性を第５図、第
６図に示す。Ｌは負荷インダクタンス、R_Lは負
荷抵抗、I_putは出力電流であり、その他の符号は
第３図の場合と同じである。バイアス電流I_Bは、
この場合も第２図の動作点１３，１４が実現され
るように設定される。

CS回路及びHUFFLEは多数決論理動作を行
う。従つてバイアス電流の大きさを適当に設定
し、かつ入力の向きを適当に設定することによ
り、OR、AND、NOR、NANDの任意の機能を
CS回路あるいはHUFFLEによつて実現させるこ
とができる。

ここで、第７図に既存の半導体回路で構成され
た分周器の回路図の一例を示す。これは、SEM
−ICONDUCTR DATA BOOK（TTL）
HITACHI、1980、P.90に開示されているもので
ある。２個のNAND素子と、４個のAND素子
と、２個のNOR素子とで構成され、入力信号
CLKに対してＱ出力または出力は半分の周波
数に分周される。第７図の各ゲートをそれぞれ
CS回路またはHUFFLEで置換するとすれば分周
回路が得られるが、回路の集積度と速度に限界が
ある。CS回路及びHUFFLEの動作速度はダンピ
ング抵抗、負荷抵抗の大きさにもよるが、主とし
て負荷インダクタンス（第３図のL₁＋L₂、第５
図のＬ）に依存する。そしてこれらのインダクタ
ンスはある一定値以上の値になるようにしないと
ゲート動作が不安定になる。例えばジヨセフソン
素子として、臨界電流密度が1000A／cm²、接合面
積が5μｍφのジヨセフソン接合２個からなる２
接合ジヨセフソン磁気量子干渉計を使用した場
合、CS回路ではL₁＋L₂60PH、HUFFLEではＬ
40PHである必要がある。この時のゲート遅延時
間（入力がジヨセフソン素子のしきい値を越えた
時点から出力が定常値の90％に達する時点までの
時間）はそれぞれ約30ps及び45psとなる。さて、
第７図の回路における臨界パスは３段のゲートを
含む。従つて論理ゲートとしてCS回路を用いた
場合、入力信号CLKの半周期は概ね90ps以上な
くてはならずHUFFLEを用いた場合は135ps以上
なくてはならないことになり、分周器の可動周波
数の上限は5.5GHz及び3.7GHzとなり、やはり従
来のGaAs電界効果トランジスタで構成される
6.5GHzで動作する分周器（前述したCharles Ａ
Lietchiの文献）を下回る性能しか出すことが
できない。

〔発明の目的〕

本発明の目的は、従来技術での上記した問題点
を解決し、直流駆動型ジヨセフソン集積回路によ
り、既存の半導体素子からなる分周器を上回る高
速動作が可能であり、かつ誤動作をしにくい分周
器を提供することにある。

〔発明の概要〕

本発明はかかる目的を達成するため、以下のよ
うな構成をとる。

すなわち、第１、第２のジヨセフソン素子を有
する第１のフリツプフロツプ回路と、第３、第４
のジヨセフソン素子を有する第２のフリツプフロ
ツプ回路と、上記第１ないし第４のジヨセフソン
素子にバイアス電流を与える手段とを有し、上記
第１、第２のフリツプフロツプ回路を互いに接続
してなる直流駆動型ジヨセフソン分周器であつ
て、上記第１ないし第４のジヨセフソン素子は、
各々、その内部にジヨセフソン接合を含んでな
り、上記第１ないし第４のジヨセフソン素子には、
各々、被分周入力信号と、当該ジヨセフソン素子
の属するフリツプフロツプ回路とは異なるフリツ
プフロツプ回路からの信号が与えられるごとく構
成されてなり、上記バイアス電流は、上記第１ないし第４の
各々のジヨセフソン素子における上記被分周入力
信号と上記異なるフリツプフロツプ回路からの信
号の和が、第１のジヨセフソン素子−第３のジヨ
セフソン素子−第２のジヨセフソン素子−第４の
ジヨセフソン素子の順に順次当該ジヨセフソン素
子の閾値を越えるごとく設定されることを特徴と
する。

〔発明の実施例〕

直流駆動型ジヨセフソン・フリツプフロツプ回
路を組合せた分周器の実施例を以下に述べる。ま
ず、フリツプフロツプ回路としてCS回路を用い
た最も基本的な分周器を第８図を用いて説明す
る。

この分周器は第８図ａに示すように２個のCS
回路CS１，CS２を縦続に接続した形となつてい
る。第８図ａで、７１，７２，７３，７４はCS
回路CS１，CS２の構成要素となるジヨセフソン
素子で、ここでは非対称２接合磁気量子干渉計を
用いており、このうち、７１，７２はゲート電流
I_gの電流源７５により、７３，７４は同じく電流
源７６によりそれぞれ駆動されている。各ジヨセ
フソン素子はそれぞれ３本の制御線を有する。配
線７８は素子７１，７２にバイアス電流I_b1を与
え、配線７９は素子７３，７４にバイアス電流
I_b2を与える。配線７７は入力電流INが流れる配
線である。ジヨセフソン素子の構造を第８図ｂに
示す。この素子はジヨセフソン接合Ｊ１，Ｊ２と
これらを結ぶインダクタンスＬによつて閉路を形
成している。３本の制御線８５，８６，８７は磁
気的にインダクタンスＬと結合している。制御線
８５，８６，８７を流れる電流を夫々I_C，I_C2，
I_C3とする。R_Dはダンピング抵抗である。この素
子のしきい値曲線を第８図ｃに示す。横軸は制御
電流I_C、縦軸はゲート電流I_Gである。

ゲート電流はI_gで一定なので、動作点はＡ上に
存在する。

制御線８５，８６，８７を流れる電流の和によ
り、Ａ上の動作点が定まる。素子が非対称構造で
あるため、しきい値曲線８８の形状は非対称とな
る。このような非対称とする理由は、Ｂにおける
しきい値曲線８８の勾配ΔI_g／ΔI_Cを急峻なもの
とし、予想されるノイズ、クロストーク等に由来
するゲート電流I_gの変動により、閾値電流I_THCの
変動を抑えて安定な動作領域を得るためである。
非対象であるため、ゲート電流が注出する部分に
Ｃのマークを付してある。ダンピング抵抗R_Dの
大きさは、Ｊ１，Ｊ２の接合容量をC_Jとし、素子
７１，７２とインダクタンス８０で形成される閉
ループの全インダクタンスをL_Tとするとのように選ばれる。第８図ｃにはバイアス電流
I_b1及びI_b2の設定法もあわせて示されている。即
ち、の関係にある。入力電流INはI_g／２のオフセツ
トを有し、ピーク・ツウ・ピークの振幅がI_gであ
る正弦波もしくはそれに類似波形を有する電流で
ある。

この分周器の動作を第８図ｅにより説明する。
それに先立ち、各素子の名称と出力電流の名称を
第８図ｄのように定める。即ち、素子７１，７
２，７３，７４をそれぞれQ_1A，Q_1B，Q_2A，Q_2B
とし、それぞれの出力電流をI_1A，I_1B，I_2A，I_2Bと
する。素子Q_1Aには３電流＋IN、I_b1，I_2Aが入力
される。同様に、Q_1Bには＋IN，I_b1，I_2Bが、Q_2A
には−IN，I_b2，I_1Bが、Q_2Bには−IN，I_b2，I_1Aが
入力される。第８図ｃに示したような大きさにバ
イアス電流I_b1及びI_b2を定めると入力電流INの変
化に従つて各素子の入力は第８図ｅに示すように
変化する。同図において、矢印の長さは電流の大
きさを、矢印の向きは電流の方向を示している。
まず、初期状態として入力電流INが零であり、
ゲート電流I_gが零からゆるやかに定常値まで上げ
られたとする。第８図ａにおける不均等化インダ
クタンス８０及び８１が８２，８３に比べて十分
大きいと、ゲート電流I_gはほとんどQ_1B及びQ_2Bに
流れ、I_1A≒I_2A≒０、I_1B≒I_2B≒I_g＝Ｉとなる。こ
のとき第８図ｅの９１の欄に、各矢印の大きさで
示す電流が各制御線を流れ、合計ではその下の９
６の計の欄に矢印で示すような電流が流れてい
る。これによりQ_2Aのみで制御線電流の和が閾値
I_THCを越えるが、Q_2Aにははじめからゲート電流
が流れていないため出力電流の状態に変化はな
い。この状態で入力電流INが０からＩに上げら
れると各素子の各制御線には９２の欄に示す電流
が流れることになり、合計では９７の欄に示すよ
うな電流となる。これによりQ_1Bのみで制御線電
流の和が閾値I_THCを越える。Q_1Bにはこの時点で
ゲート電流I_gが流れているからQ_1Bは零電圧状態
から電圧状態にスイツチする。すると今までQ_1B
に流れていたゲート電流はほぼ全量がQ_1Aの方に
流れI_1A≒Ｉ、I_1B≒０となる。Q_1Bのゲート電流が
零に近付いた時点でQ_1Bは再び零電圧状態に復帰
する。Q_1Aの制御線電流の和はI_THC以下であるか
らQ_1Aは依然として零電圧状態にある。I_1Aが０か
らＩに増加したことによりQ_2Bの制御線入力の和
は増加しはするが依然としてI_THC以下であり零電
圧状態のままである。I_1BがＩから０に減少した
ことによりQ_2Aの制御線入力の和は減少するが依
然としてI_THC以下であることは変らず零電圧状態
のままである。

すなわちI_1A≒Ｉ、I_1B≒０、I_2A≒０、I_2B≒Ｉと
なつたところで定常状態に達する。次にINが半
周期進んで０になると今度は各素子の制御線には
９３の欄に示す電流が流れることになりQ_2Bが零
電圧状態→電圧状態→零電圧状態のスイツチを起
こし、出力電流が切替る。以下同様に９４の欄で
はQ_1Aが、９５の欄ではQ_2Aがスイツチする。

即ち、入力電流INの２周期に対して出力電流
I_1A，I_1B，I_2A，I_2Bは１周期の変化を示し、分周動
作が成立している。

さて、第８図の分周器の性能はまだ改善の余地
がある。再度CS回路の動作を検討する。第９図
ａはCS回路の特定の構造を、第９図ｂはそのCS
回路負荷インダクタンスL₁又はL₂の大きさと時
間τの関係を示したものである。スイツチング時
間τは、入力が素子のしきい値を横切つた時点か
ら出力が定常値の90％に達する時点までの時間と
した。第９図ａにおいて、１０１及び１０２は臨
界ジヨセフソン電流が0.2ｍＡ、接合容量が0.8pF
のジヨセフソン接合２個で構成された２接合磁気
量子干渉計である。このようなジヨセフソン接合
は鉛合金系電極を用い、臨界電流密度1000ｍＡ／
cm²である直径5μｍのジヨセフソン接合により実
現される。このCS回路は負荷インダクタンスL₂
が増加すると、図に示すようにスイツチング時間
τが増加する。L₂があまり小さくなるとCS回路
の動作が起こらなくなるが、高速動作を目指すに
はL₂は小さめがよい。

一方、前記第８図の回路では、負荷インダクタ
ンスという意味ではこのL₂に相当するインダク
タンス８０，８１が巨大にならざるを得ない。こ
こでも素子として臨界ジヨセフソン電流が0.2ｍ
Ａ、接合容量が0.8pFのジヨセフソン接合２個で
構成される２接合磁気量子干渉計を用いた例をと
つて数値的な議論を行う。いま、全ての配線は
5μｍ幅であるとする。ジヨセフソン素子を構成
する各電極及び絶縁膜の膜厚は公知例J.H.
Greiner他“Fabrication Process for
Josephson Integrated Circuits”IBM J.Res.
Develop Vol.24、No.２、March、1980に従う。
するとL₁は概ね50PHを下回ることはできない。
したがつてL₂150PHでなくてはならず、L₂を大
きくする分だけCS回路の動作が遅くなる。

そこで、第３図のI₁とI₂の両方を出力電流とし
て用いることをせず、I₂のみを用いることにすれ
ば次段の素子との結合で生じるインダクタンスは
全てL₂側に付加され、L₁は最小限に抑えられる。
このような思想を第８図の回路に適用した場合の
実施例を第１０図を用いて説明する。第１０図ａ
は分周器の構成を示す。１１１，１１２，１１
３，１１４はジヨセフソン素子で第８図ｂに示し
た２接合磁気量子干渉計を用いる。１１１と１１
２はゲート電流I_gの電流源１１５により、１１３
と１１４は同じく電流源１１６によりそれぞれ駆
動される。１１８，１１９，１２０，１２１はそ
れぞれ素子１１１〜１１４にバイアス電流I_b1，
I_b2，I_b3，I_b4を与える電流線である。１１７は入
力電流INが流れる配線である。第８図ａの回路
との差はジヨセフソン素子１１２，１１４の出力
線が直接アースに接続され、一方ジヨセフソン素
子１１１の出力線については、素子１１３，１１
４を介し、素子１１３の出力線については素子１
１１，１１２を介してアースに接続されているこ
とである。つまり、素子１１１，１１３の出力線
の方が素子１１２，１１４の出力線よりもきわめ
て長くインダクタンスが大きいので第８図ａに示
すインダクタンス８０，８１及び８２，８３が不
用である。バイアス条件を第１０図ｂに示すしき
い値曲線１２２により説明する。ゲート電流I_gに
おける素子のしきい値をI_THCとするとである。入力電流INはI/2のオフセツトを有し、
ピーク・ツウ・ピークの振幅がＩである正弦波も
しくは類似波形の電流である。この分周器の動作
を第１０図ｃに示す。

まず初期状態として入力電流INがＩであり、
ゲート電流が０からゆるやかに定常値Ｉまで上げ
られたとする。その状態及びその後INが1/2周期
進むごとの各素子への制御線入力の状態を第８図
ｅと同じように欄１３１〜１３５に示す。この場
合も、入力２周期に対して出力電流I_1A，I_2Aが１
周期変化し、正常な分周動作が行われている。こ
の第１０図実施例によると、第８図ａの８０，８
１のような不均等化インダクタンスは不要とな
り、これにより、高速化が可能となる。

このような分周器を多段接続して多ビツトの分
周回路を構成することを考える。その場合の結線
法は、次段の分周器の入力線に存在する負荷イン
ダクタンスを最小にするようなものでなくてはな
らない。この負荷インダクタンスは、次段の分周
器の素子との結合部と、それらを結ぶ配線との寄
与に分けることができる。いま、仮定として、配
線として5μｍ線幅を用い、素子として臨界ジヨ
セフソン電流が0.2ｍＡ、接合容量が0.8PHのジヨ
セフソン接合２個とそれらを結ぶ約0.8PHのイン
ダクタンスで構成される非対称２接合磁気量子干
渉計を用いることを考えると、前記公知例文献
（J.H.Greiner、他著）と同じプロセス技術を用い
る場合、素子との結合部におけるインダクタンス
は１個の素子に対して約20PH、配線インダクタン
スは配線長10μｍあたり約１PHとなる。通常の結
線法では前者の寄与が大きくなりがちである。従
つて負荷インダクタンスを小さくするには、結合
する負荷素子の数を最小に抑えなくてはならな
い。もし、CS回路２個で１つの分周回路を構成
し、これを２段以上接続するとすると、前段の分
周器のうちのCS回路の負荷が６個となる。これ
では分周器の動作が遅くなり、分周器の性能が低
下する。

第１１図ａにはこのような問題点を回避するこ
とのできる２ビツト分周器の結線法を示す。１つ
の分周器を３個のCS回路で構成し、そのうちの
２個は次段駆動用とする。分周器を構成する３個
のCS回路１４１，１４２，１４３の負荷素子の
数は、それぞれ４個、２個、４個となつており、
改善が図られている。また先頭の分周器の高速化
を最優先にすることが多段の分周器の動作速度の
向上につながるので、先頭分周器と２番目の分周
器の結線法を変え、先頭分周器の負荷となる配線
長が最小になるようにしている。図中の各CS回
路１４１，１４２，１４３，１４４，１４５，１
４６の負荷インダクタンスはそれぞれ約125、90、
125、155、95、155PHとなる。ただし第３の分周
器も第２の分周器と同型の結線が行われるとして
CS回路１４６の負荷を求めた。１４７は被分周
信号電流INの入力線であり、１４８０，１４９
０，１５００，１５１０，１５２０，１５３０は
バイアス電流I_b1，I_b2，I_b3，I_b4，I_b5，I_b6の入力線
であり、１５４０，１５５０，１５６０，１５７
０，１５８０，１５９０はCS回路を駆動するゲ
ート電流を供給する電流源である。バイアス条件
を前出の第１０図ｂを参照して説明する。ゲート
電流I_gにおける素子のしきい値をI_THCとすると、
I_g＝0.3ｍＡとした場合、I_b1〜I_b4は(3)式と同様の
制限を受け、それぞれ例えば0.85、0.6、0.85、
1.1ｍＡと設定される。I_b5，I_b6は0.85、1.1ｍＡと
設定される。入力INは0.15ｍＡのオフセツトを
有し、ピーク・ツウ・ピークが0.3ｍＡの振幅を
有する正弦波電流を与える。第１１図ｂは入力周
波数を16GHzとした場合のシミユレーシヨン結果
を示す。図中のI₁，I₂，I₃，I₄はそれぞれCS回路
１４１，１４２，１４３，１４４の出力電流であ
る。正常な動作が行われ、従来例（前出文献
Charles Ａ Lietchi著）を上回る性能が得られ
ることがわかる。

以上、CS回路を２個あるいは３個組合せた構
成の分周器の動作を説明したが、フリツプフロツ
プ回路としてHUFFLEを用いても、同様の分周
器が構成できる。基本となる１ビツトの構成を第
１２図ａに示す。同図で１５１，１５２，１５
３，１５４はHUFFLEの構成要素となる素子で、
ここでは非対称２接合磁気量子干渉計を用いてい
る。素子１５１はゲート電流I_gの電流の制御線を
有している。配線１６０は素子１５１及び１５３
に、配線１６１は素子１５２及び１５４にそれぞ
れバイアス電流を与える。１５９は入力電流IN
が流れる配線である。素子の構造を第１２図ｂに
示す。この素子はジヨセフソン接合Ｊ１及びＪ２
とこれらを結ぶインダクタンスＬによつて閉路を
形成している。３本の制御線１６５，１６６，１
６７は磁気的にインダクタンスＬと結合してい
る。この素子のしきい値曲線を第１２図ｃに示
す。非対称のしきい値曲線となるようにしたのは
CS回路の場合と同様の理由による。第１２図ｂ
においてR_Lは負荷抵抗であり、ジヨセフソン接
合Ｊ１またはＪ２の準粒子トンネル抵抗をR_NNと
すると、R_Lは R_NN／４R_LR_NN／２ ……(4) 程度に設定される。R_Lを大きくしすぎるとハン
グアツプ現象が生じ、スイツチング動作が阻害さ
れる。一方、R_Lを小さくするとスイツチングが
遅くなる。第１２図ｃにはバイアス電流I_b1及び
I_b2の設定法も併せて示されている。ゲート電流I_g
における素子のしきい値をI_THC1及びI_THC2（I_THC1＜
I_THC2）とすると I_b1＝I_b2 I_b1＋2I_gI_THC2I_b1＋I_g I_b1−2I_g＞I_THC1 I_g＝Ｉ ……(5) である。入力電流INはオフセツト無しでピー
ク・ツウ・ピークの振幅が2I程度である正弦波も
しくはそれに類似の波形をもつ電流である。

この分周器の動作を第１２図ｅにより説明す
る。説明に先立ち各素子と出力電流の名称を第１
２図ｄのように定める。素子Q_1Aには＋IN，I_b1及
び＋I₂が入力される。同様に、Q_1Bには＋IN，
I_b2，−I₂が、Q_2Aには−IN，I_b1，−I₁が、Q_2Bには
−IN，I_b2，＋I₁が入力される。第１２図ｃに示し
たようにバイアス電流I_b1及びI_b2を定めると入力
電流INの変化に従つて各素子への入力は第１２
図ｅのように変化する。まず、初期状態として入
力INが零でありゲート電流I_gがゆるやかに定常
値まで上げられたとする。次にバイアス電流I_b1
を一時的にI_THC2以上にし、次に元の値に戻す。す
ると素子Q_1A及びQ_2Aは電圧状態になり、I₁＋
I_g、I₂＋I_gとなる。この状態でINが零からI_gに
上げられると第１２図ｅの１８１の欄に各矢印の
大きさで示すような電流が各素子の制御線を流
れ、合計ではその下の１８６の計の欄に矢印で示
すような電流が流れ、これにより、Q_1Aのみで制
御線入力の和がI_THC2をこえることになるが、ここ
ではQ_1Aは既に電圧状態にあるので何も変化は起
こらない。入力INが次の半周期進んで−Ｉにな
ると、今度は１８２の欄に示す制御線電流が流れ
Q_2Bがスイツチし、Q_2Aはその反動で零電圧状態
に戻る。以下同様に１８３の欄でQ_1B、１８４の
欄でQ_2Aがスイツチし、１８５の欄では再び元の
事象に戻つてQ_1Aがスイツチする。即ち、INの２
周期に対して出力I₁，I₂は１周期の変化を示し、
分周動作が成立している。

さて、再度HUFFLEの動作に検討を加える。
第１３図はHUFFLEの特定の構造とその場合の
負荷インダクタンスＬに対するスイツチング時間
τを示したものである。τは、この場合も、入力
が素子のしきい値を横切つた時点から出力が定常
値の90％に達する時点までの時間としてある。同
図において１９１及び１９２は臨界ジヨセフソン
電流が0.2ｍＡ、接合容量が0.8pFのジヨセフソン
接合２個で構成された２接合磁気量子干渉計であ
る。このHUFFLEは負荷インダクタンスＬの増
加に伴つて図に示すようにτが増加する。Ｌがあ
まり小さくなるとHUFFLEの動作が起こらなく
なるが、高速動作を目指すにはＬは小さめがよ
い。従つて実際の回路の配置、配線においてはこ
の点を考慮しなくてはならない。

このような分周器を多段接続して多ビツトの分
周器を構成することを考える。その場合の結線法
は先頭ビツトを構成するHUFFLEのインダクタ
ンスを最小にするようなものでなくてはならな
い。CS回路の場合と同様な議論により第１４図
ａのような結線法とする。１つの分周器を３個の
HUFFLEで構成し、そのうちの１個は次段駆動
用とする。また先頭の分周器と第２の分周器の結
線法とは相異している。CS回路の場合と同様の
仮定の下で、図中の各HUFFLE２０１，２０２，
２０３，２０４，２０５，２０６のインダクタン
スはそれぞれ約130、75、125、165、105、125PH
となる。ただし第３の分周器も第２の分周器と同
型の結線が行われるとして２０６の負荷を求め
た。２０７は被分周信号INの入力線であり、２
０８，２０９，２１０，２１１はバイアス電流
I_b1，I_b2，I_b3，I_b4の入力線である。２１２，２１
３，２１４，２１５，２１６，２１７，２１８，
２１９，２２０，２２１，２２２，２２３は各
HUFFLEをそれぞれ駆動するゲート電流を供給
する電流源である。バイアス条件を前出の第１２
図ｃを参照して説明する。I_THC20.9ｍＡであり、
I_THC1−0.6ｍＡである。I_g＝0.3ｍＡとした場合
I_b1，I_b2は(5)式の制限を受けそれぞれ例えば0.55
ｍＡ、0.55ｍＡに設定される。I_b3，I_b4は共に0.8
ｍＡに設定される。入力INはオフセツトなしの
ピーク・ツウ・ピークで0.5ｍＡの振幅を有する
正弦波電流とする。第１４図ｂは入力周波数が
6GHzの場合のシミユレーシヨン結果を示す。図
中I₁，I₂，I₃，I₄はそれぞれHUFFLE２０１，２
０２，２０３，２０４の出力電流である。正常な
動作が行われていることがわかる。

以上、CS回路及びHUFFLEを２個または３個
組合せた分周器の構造と動作を説明した。これら
はいずれも、半周期ずれたクロツク信号で動作す
る２つのフリツプフロツプを組合せるという方式
をとるものである。分周器にはこの他に、フリツ
プフロツプのスイツチング時間以内の短いパルス
でタイミングをとる方式のものもある。この方式
では、入力に同期させて短い幅のタイミングパル
スを発生させる必要があるため、あまり高い周波
数の入力には追随できない。しかし、パルス発生
回路を別にして基本的には２個のフリツプフロツ
プで1/4分周ができるので、機能的に長所があり
うる。以下に示す実施例もやはり前出文献（J.H.
Greiner.他、著）と同一のプロセス技術を用い、
5μｍ幅の配線を用い、ジヨセフソン臨界電流密
度1000A／cm²のジヨセフソン接合を用いて作製さ
れた回路に関するものである。

第１５図はパルス発生回路と２個のCS回路と
を組合せて形成した1/4分周器の構成と動作を示
す。第１５図ａは回路構成図である。同図におい
て、２３１，２３２，２３３，２３４は第８図ｂ
に示した素子で、CS回路２３９と２４０を構成
している。２３５，２３６はゲート電流I_gを供給
する電流源、２３７，２３８はバイアス電流I_b1，
I_b2を与える配線、２４１，２４２は第１５図ｂ
に構造を示した２接合磁気量子干渉計である。こ
の２４１と２４２は400PHのインダクタンスＬで
結ばれて閉路を形成している。JPは臨界電流が
0.2ｍＡ、接合容量が0.8PHのジヨセフソン接合、
Ｒは１Ωの抵抗である。２４６は入力電流INが
流れる配線、２４４，２４５はバイアス電流I_b3，
I_b4を与える配線であり、２４１〜２４６及びＬ，
JP，Ｒは全体でパルス発生回路２５０を形成し
ている。このパルス発生回路は米国特許明細書第
4144465号（1979年）により開示されたものであ
る。第１５図ｂはパルス発生回路２５０に用いる
２接合磁気量子干渉計の構造図でＪ１及びＪ２は
臨界電流が0.4ｍＡ、接合容量が1.6pFのジヨセフ
ソン接合、Ｌは0.8pFのインダクタンス、R_Dは12
Ωの抵抗である。２本の制御線２５４，２５５は
磁気的にインダクタンスＬと結合している。第１
５図ｃの曲線２５７は素子２３１〜２３４のしき
い値曲線、第１５図ｄの曲線２５８は素子２４
１，２４２のしきい値曲線を示し、また第１５図
ｃ，ｄによつてバイアス条件を示している。パル
ス発生回路２５０の発生するパルスの振幅をI_P
（0.2ｍＡ）とする。第１５図ｃにおいて I_b2I_b1＋I_g I_b2＋I_P＞I_THC ……(6) でなくてはならない。I_g＝0.3ｍＡとするとI_THC
0.9ｍＡなので、I_b1＝0.8ｍＡ、I_b2＝0.5ｍＡとす
る。一方、第１５図ｄにおいてでなくてはならない。I_G＝0.6ｍＡとするとI_THC
0.9ｍＡなので、I_b3＝0.75ｍＡ、I_b4＝1.05ｍＡと
する。

第１５図ａの回路の分周動作を第１５図ｆによ
り説明する。それに先立ち各素子と出力電流の名
称を第１５図ｅのように定める。素子Q_1Aには−
I₂とI_b1と＋（電流パルス）が入力される。同様に
Q_1Bには＋I₂とI_b2と＋（電流パルス）が、Q_2Aには
＋I₁とI_b2と＋（電流パルス）が、Q_2Bには−I₁とI_b1
と＋（電流パルス）が入力される。電流パルスが
到来するごとに、各素子の入力は第１５図ｆの矢
印に示すように変化する。まず初期状態として電
流パルスを加えずにゲート電流I_gが零からゆるや
かに定常値まで上げられたとする。配線の有する
インダクタンスのためI_gはほとんどQ_1B及びQ_2Bに
流れI₁I₂となる。一方、パルス発生回路も同様
にゲート電流I_Gをゆるやかに零から定常値に上げ
ていく。次に入力INに高さがI_b4−I_b3のパルス状
入力を加えると、パルス発生回路２５０はジヨセ
フソン接合JP、抵抗Ｒを介してCS回路２３９，
２４０に非常に短い幅の電流パルスを供給する。
この時、各素子の電流パルス以外の入力は２６１
欄のようになつており、電流パルスの到来により
Q_2Bのみがスイツチして、状態は２６２欄のよう
に変る。同様に続けてIN入力を注入すると順次、
Q_1B，Q_2A，Q_1Aがスイツチして元の状態に戻る。
実際にはIN入力として、オフセツトが1/2（I_b4−
I_b3）、ピーク・ツウ・ピークの振幅が（I_b4−I_b3）
の正弦波電流を加えてやればよい。するとその４
周期に対して出力I₁またはI₂は１周期の変化を示
す。即ち、1/4分周動作が成立している。入力IN
としてオフセツトが0.15ｍＡ、ピーク・ツウ・ピ
ークの振幅が0.3ｍＡ、周波数が2.5GHzの正弦波
電流を加えた場合のシミユレーシヨン結果を第１
６図に示す。図中Ｉ（Ｖ１１）はパルス発生回路
２５０内のインダクタンスＬを流れる電流、Ｉ
（Ｖ１２）はジヨセフソン接合JP及び抵抗Ｒを介
してCS回路２３９，２４０に供給される電流パ
ルス、Ｉ（Ｖ２１）はI_g−I₁、Ｉ（Ｖ２２）はI₁、
Ｉ（Ｖ３１）はI_g−I₂、Ｉ（Ｖ３２）はI₂をそれぞ
れ表す。

さて、CS回路の代りにHUFFLEを用いても同
様の1/4分周回路が構成できる。これを第１７図
により説明する。第１７図ａは回路構成図を示
す。図中２７１〜２７４は第１２図ｂに示した素
子で、HUFFLE２８１及び２８２を構成してい
る。２７５〜２７８はゲート電極I_gを供給する電
流源、２７９と２８０はバイアス電流I_b1，I_b2を
与える配線、２５０は第１５図ａに示したパルス
発生回路である。第１７図ｂは素子２７１〜２７
４のしきい値曲線２８３とバイアス条件を示すも
ので I_b1I_b2 I_b1＋I_P＋I_g＞I_THC ……(8) でなくてはならない。I_g＝0.3ｍＡに対してI_b1＝
I_b2＝0.5ｍＡとすればよい。第１７図ａ回路の分
周動作を第１７図ｄにより、各素子と出力電流の
名称を第１７図ｃのように定めて、説明する。素
子Q_1A，Q_1B，Q_2AQ_2Bにはそれぞれ、パルス発生
回路２５０の発生する電流パルスの他に、I₂＋
I_b1、−I₂＋I_b2、−I₁＋I_b1、I₁＋I_b2が入力される。電
流パルスが到来するごとに、各素子の入力は第１
７図ｄの矢印のように変化する。まず初期状態と
して電流パルスを加えずにゲート電流I_gが零から
ゆるやかに定常値まで上げられたとする。ここで
I_b1を一時的にI_THC以上にし、Q_1A，Q_2Aをスイツチ
させる。この時各素子の入力は２９１欄のように
なつており電流パルスの到来によりQ_2Bのみがス
イツチして状態は２９２欄のようになる。同様に
続けて電流パルスが到来するごとにQ_1B，Q_2A，
Q_1Aがスイツチして、元の状態に戻る。即ち、入
力INの４周期に対して出力I₁，I₂は１周期の変化
を示す。即ち、1/4周期動作が成立している。入
力INとしてオフセツトなし、ピーク・ツウ・ピ
ークの振幅が0.3ｍＡ、周波数が2.5GHzの正弦波
電流を加えた場合のシミユレーシヨン結果を第１
８図に示す。図中の曲線Ｉ（Ｖ１１）はパルス発
生回路２５０内のインダクタンスＬを流れる電
流、Ｉ（Ｖ１２）はジヨセフソン接合JP、抵抗Ｒ
を介してHUFFLE２８１，２８２に供給される
電流パルス、Ｉ（Ｖ２１）は出力I₁，Ｉ（Ｖ３１）
は出力I₂を表す。

〔発明の効果〕

以上説明したように、本発明によれば、ジヨセ
フソン論理回路からなり周波数16GHzで動作する
分周器を提供することができ、その場合の１ビツ
トあたりの消費電力は給電用抵抗網での電力消費
を含めて10〜15μW程度であり、また動作に必要
な入力電流もピーク値で0.1〜0.3ｍＡと非常に小
さく、従来の半導体素子からなる分周器を上回る
高速化、低消費電力化、高感度化を実現すること
ができる。また本発明の分周器は誤動作しにくい
という効果も有する。

【図面の簡単な説明】

第１図は従来の交流駆動型ジヨセフソン回路に
用いる電源電流波形を示す図、第２図はジヨセフ
ソン素子のしきい値曲線図、第３図はCS回路の
構成図、第４図はCS回路の動作説明図、第５図
はHUFFLE論理ゲートの構成図、第６図は
HUFFLE論理ゲートの動作説明図、第７図は従
来の半導体技術で構成される分周器の一例を示す
図、第８図〜第１８図は本発明実施例の説明図で
第８図はCS回路を用いた分周器とその動作説明
図、第９図はCS回路の特性図、第１０図は改良
を加えたCS回路による分周器とその動作説明図、
第１１図は２ビツトのCS分周器の結線と動作説
明図、第１２図はHUFFLEを用いた分周器とそ
の動作説明図、第１３図はHUFFLEの特性図、
第１４図は２ビツトのHUFFLE分周器の結線と
動作説明図、第１５図はCS回路を用いた1/4分周
器とその動作説明図、第１６図はその動作例を示
す図、第１７図はHUFFLEを用いた1/4分周器と
その動作説明図、第１８図はその動作例を示す図
である。７１，７２，７３，７４，１１１，１１２，１
１３，１１４，１５１，１５２，１５３，１５４
……２接合磁気量子干渉計よりなるジヨセフソン
素子、７５，７６，１１５，１１６，１５４０，
１５５０，１５６０，１５７０，１５８０，１５
９０，１５５，１５６，１５７，１５８，２１２
〜２２３……ゲート電流を与える電流源、７７，
１１７，１４７，１５９，２０７……入力線、７
８，７９，１４８０，１４９０，１５００，１５
１０，１５２０，１５３０，１６０，１６１，２
０８〜２１１……バイアス電流線、１４１〜１４
６，２３９，２４０……CSフリツプフロツプ、
２０１〜２０６，２８１，２８２……HUFFLE
フリツプフロツプ、２５０……電流パルス発生回
路。

Claims

【特許請求の範囲】１第１、第２のジヨセフソン素子を有する第１
のフリツプフロツプ回路と、第３、第４のジヨセ
フソン素子を有する第２のフリツプフロツプ回路
と、上記第１ないし第４のジヨセフソン素子にバ
イアス電流を与える手段とを有し、上記第１、第
２のフリツプフロツプ回路を互いに接続してなる
直流駆動型ジヨセフソン分周器であつて、上記第１ないし第４のジヨセフソン素子は、
各々、その内部にジヨセフソン接合を含んでな
り、上記第１ないし第４のジヨセフソン素子には、
各々、被分周入力信号と、当該ジヨセフソン素子
の属するフリツプフロツプ回路とは異なるフリツ
プフロツプ回路からの信号が与えられるごとく構
成されてなり、上記バイアス電流は、上記第１ないし第４の
各々のジヨセフソン素子における上記被分周入力
信号と上記異なるフリツプフロツプ回路からの信
号の和が、第１のジヨセフソン素子−第３のジヨ
セフソン素子−第２のジヨセフソン素子−第４の
ジヨセフソン素子の順に順次当該ジヨセフソン素
子の閾値を越えるごとく設定されることを特徴と
する直流駆動型ジヨセフソン分周器。２上記第１、第２のフリツプフロツプ回路とし
て、カレント・ステアリング回路、およびハイブ
リツド・アンラツチングフリツプフロツプ論理素
子のうちのいずれかが用いられることを特徴とす
る特許請求の範囲第１項記載の直流駆動型ジヨセ
フソン分周器。３上記被分周入力信号として、直流駆動型ジヨ
セフソン・パルス発生回路からのパルス信号を用
いることを特徴とする特許請求の範囲第１項また
は第２項記載の直流駆動型ジヨセフソン分周器。４上記直流駆動型ジヨセフソン分周器を複数個
従属接続し、多ビツト構成としたことを特徴とす
る特許請求の範囲第１項、第２項または第３項記
載の直流駆動型ジヨセフソン分周器。５上記従属接続された各々の分周器は第３のフ
リツプフロツプ回路を有し、上記第３のフリツプ
フロツプ回路が次ビツト駆動用の直流駆動バツフ
ア・ゲートとして用いられることを特徴とする特
許請求の範囲第４項記載の直流駆動型ジヨセフソ
ン分周器。