JPH02196385A

JPH02196385A - データ駆動形計算機

Info

Publication number: JPH02196385A
Application number: JP1925689A
Authority: JP
Inventors: Nobufumi Komori; 伸史小守; Hironori Tsubota; 浩乃坪田; Kenji Shima; 憲司嶋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-01-26
Filing date: 1989-01-26
Publication date: 1990-08-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、処理対象のデータ相互間の依存関係に基づい
て処理を駆動する方式を採用している、所謂データ駆動
形計算機に関する。

［従来の技術〕従来のデータ駆動形計算機の代表的な例が、科学技術用
高速計算システム研究開発成果発表会講演予稿集（昭和
５９年６月２５Ｂ）の１９頁から２２頁及びＩＥ肺ＣＯ
ＭＰＣＯＮ　’８４５ＰＲＩＮＧ予稿集（英文）の４８
６頁から４９０頁に開示されている。これらの公知資料
は、いずれもＳｉｇｍａ−１と呼ばれるデータ駆動形計
算機の構成と動作について述べている。以下、これらの
公知資料に基づいて、従来技術を説明する。

第５図は上述の従来のデータ駆動形計算機の構成を示し
ている。

このデータ駆動形計算機は、計算器外部とのインタフェ
イスであるネソトワークインタフェース１４、処理対象
の各データから行先ノード番号が一致する二つのデータ
を検出するマツチングメモリ１０、ノード番号に基づい
て演算命令のコードを取出す命令取出部１５、命令コー
ドに従って演算処理を実行する命令実行部１２、演算処
理後のデータの次の行先ノード番号を指定するための行
先指定部１６等とこれらを接続するデータ経路から構成
されている。

また、第４図は従来のデータ駆動形計算機の具体的な動
作を説明するためのプログラム（データフローグラフ）
の例である。

このデータフローグラフは、データＡとＢとをノード＃
０において加算し、この結果のデータＧと別のデータＣ
とをノード＃２において乗算してその結果データ■を求
め、他方ではデータＤとＥとをノート＃１において加算
し、この結果のデータＨと別のデータＦとをノード＃４
において乗算してその結果データＪを求め・・・、デー
タＷとＸとをノード＃　７０９６において乗算し、この
結果データＹと先に求められているデータＩとをノード
＃７０９７において加算してその結果データＺを求め・
・・というように構成されている。

外部からネットワークインタフェース１４を介して入力
されたパケット（タグ情報を有するデータ）Δ（２０１
）は、行先ノード番号〈０〉とデータ［Ａ］とから構成
されている。このパケット２０１は、マツチングメモリ
１０に送られるが、これと同時に、パケット２０１の内
の行先ノード番号＜　Ｏ＞　（２０３）は命令取出部１
５にも送られる。データ［Ａ］の２項演算の相手となる
データ［Ｂ］を有するパケットＢが既に入力されてマツ
チングメモリ１０内で待機していると仮定すると、これ
ら２つのパケットＡ、Ｂの行先ノードは共に＃０で一致
するため、マツチングメモリ１０はデータ［Ａ］　とデ
ータ［Ｂ］とを対にしたパケット２０６を出力する。

一方、命令取出部１５では、ノード番号〈０〉に相当す
るアドレスの内容である命令コード「＋」（２０５）が
読出されて出力される。

命令取出部１５のメモリ構成を第６図（ａｌに示す。

次に、命令取出部１５に入力された行先ノード番号＜Ｑ
＞は、そのままノード番号＜　Ｏ＞　（２０）として行
先指定部１６に送られる。また、命令取出部１５で読み
出された命令コードｒ　＋　Ｊ　（２０５）は、データ
対［Ａ］、　　［Ｂ］のパケット２０６と共にパケット
２０７として命令実行部１２に与えられる。このとき、
行先指定部１６においては、第４図のデータフローグラ
フ中のノード番号〈０〉に対応する演算である加算の結
果データが次に行くべきノード１２を表す＜　２　＞　
（２０８）が読出される。

行先指定部１６のメモリ構成を、第６図中）に示す。

また同時に、命令実行部１２においては［Ａ］＋［Ｂ］
の演算が行われ、その演算結果データ［Ｇ］（２０９）
が出力される。行先指定部１６の出力２０８と命令実行
部１２の出力２０９と、即ち行先ノード番号〈０〉とデ
ータ［Ｇ］とはパケット２１０としてネットワークイン
タフェース１４を通過し、再び命令取出部１５及びマツ
チングメモリ１０に送られる。

以上の様な処理の連鎖によって、第４図に示したデータ
フローグラフの全ノードに相当する演算が施され、プロ
グラムの実行が終了する。このとき、データ依存関係が
存在するノード、例えば、ノード＃０とノード＃２とに
おける処理はこの順に逐次的にのみ実行可能であるが、
データ依存関係が存在しないノード、例えば、ノード＃
Ｏとノード＃１とにおける処理は処理資源の許す限りに
おいて並列に実行可能である。

なおここで、データ依存関係とは、二つのノード間の接
続関係において、一方のノードの処理が完了することに
よってはしめて他方の処理を行うために必要な入力デー
タが供給されるような接続関係にあることを指している
。

命令取出部１５と行先指定部】６のメモリ構成を、前述
の如く、第６図（ａｌ及び（ｂ）にそれぞれ示す。各々
の情報のビット幅は、公知資料では明確に記述されてい
ないので、ここでは、命令コードのビット幅を４ビツト
、行先ノード番号のビット幅を１６ビツトと仮定した。

また、上記公知資料には、データコピー操作に関する具
体的な記述がないので、データコピーについては広く一
般的に知られている手法を用いることを仮定した。

行先指定部１６内のメモリにおける最上位ビット“ｃｏ
ｐｙ″はコピービットであり、第４図に示したデータフ
ローグラフ中のあるノードにおける演算結果が複数のノ
ードに送出される場合に、データコピーを行ってそれぞ
れのデータに対して行先ノード番号を与えるために用い
られている。例えば、ノード＃２における演算結果がノ
ード＃　７０９７とノード舅５との両方に送出されてい
るのに対応して、上記メモリの第２番地のコピービット
は“１″が格納されており、この場合、行先ノード番号
＃　７０９７が読出されて演算結果［１１に付加されて
出力された後、連続的に次の戦地（第３番地）が読出さ
れて行先ノード番号Ｉ５が同一の演算結果［１に付加さ
れて出力される。

〔発明が解決しようとする課題〕

ところが、従来のデータ駆動形計算機には、二つの問題
点がある。

第１の問題点は、プログラムメモリの規模が大きいこと
である。現在、広く一般に用いられているノイマン形計
算機の場合、プログラムに記述された順序に従って逐次
処理を行うので、プログラムメモリクと呼ばれる一個の
レジスタで実行番地が一元的に管理されている。従って
、分岐命令以外は次に実行すべき命令の番地（飛び先番
地）を特に指定する必要がなく、データ駆動形計算機に
比して小さい規模のプログラムメモリで同一内容のプロ
グラムを格納することができる。これに対して、データ
駆動形計算機の場合には、各命令の処理を並列的に実行
するため、実行番地を一元的に管理することが不可能で
ある。このため、データ駆動形計算機では、原理的に総
ての命令に対して次に実行すべき命令の番地（行先ノー
ド番号）を指定しておく必要があり、プログラムメモリ
の規模が拡大する原因となっている。上述の従来例にお
いても、１命令当りのビット幅２１ビツト（命令コード
４ビツト＋行先ノード番号１７ビソト）の内、１６ビソ
トを行先ノード番号が占めている。

第２の問題点は、プログラムメモリが、命令取り出し部
と行先指定部とに分離されていることである。このため
、第６図ＦａＬ　（ｂｌに示されているように、あるノ
ードに着目してみると、これら二つのメモリに対する入
力アドレスが全く同一であるにも拘わらず、両者が別々
のパイプライン段に配置されているため、アクセスが同
時に行われずに不要な処理時間を要し、また入力アドレ
スラノチ及びアドレスデコーダを独立に２組備える必要
があり、ハードウェア規模を不要に大きくすることにな
る。

上述の第１の問題点に関しては、本願発明者らは先に特
願昭６３−００００００号の発明にてその解決を目的と
したデータ駆動形計算機を提案している。

本発明は、上記第２の問題点に鑑み、データ処理時間を
短縮すると共に、不要なハードウェアを削減したデータ
駆動形計算機の提供を目的とする。

〔課題を解決するための手段〕

本明細書のデータ駆動形計算機は、従来のデータ駆動形
計算機の命令取出し機能と行先指定機能とを一つのプロ
グラムメモリに統合し、このプログラムメモリを命令実
行部と並列配置することにより、冗長な入力アドレスラ
ンチあるいはデコーダを排除し、ハードウェア規模を低
減している。

また、プログラムメモリと命令実行部とを並列配置する
ことにより、一つの命令を実行するための基本サイクル
を■マツチングメモリと■（プログラムメモリ＋命令実
行部）の二つのパイプライン段にて構成している。

〔作用〕

本発明に係るデータ駆動形計算機においては、命令コー
ド及び行先ノード番号の両方を格納したプログラムメモ
リを命令実行部と並列配置しているので、現在の命令の
実行処理と、次の命令及び行先ノード番号の読出し処理
とが並列して行われ、このサイクルと一致検出部におけ
るデータ待合わせのサイクルとの計２サイクルで一つの
命令の実行が完了される。

〔発明の実施例〕

以下、本発明をその実施例を示す図面に基づいて詳述す
る。

第１図は本発明に係るデータ駆動形計算機の一実施例の
構成を示すブロック図である。

本発明のデータ駆動形計算機は、外部とのインクフェイ
スであるネットワークインタフェイス１４、処理対象の
各データから行先ノード番号が一致する二つのデータを
検出する一致検出部としてのマツチングメモリ１０、ノ
ード番号の基づいて演算命令のコードを取出す機能と演
算処理後のデータの次の行先ノード番号を指定するため
の二つの機能を有するプログラムメモリ１１、命令コー
ドに従って演算処理を実行する演算処理部としての命令
実行部１２、行先ノード番号の更新処理のための演算手
段としての加算器１３等とこれらを接続するデータ経路
にて構成されている。

このような本発明のデータ駆動形計算機により、第３図
に示すプログラム（データフローグラフ）を実行する場
合について動作を説明する。なお、第３図に示すデータ
フローグラフは、前述の第４図のプログラムと全く同一
のプログラムであるが、本発明の説明のためにノード番
号の割付は方を異ならせである。

このデータフローグラフは、データＡとＢとをノード＃
Ｏにおいて加算し、この結果のデータＧと別のデータＣ
とをノード＃２において乗算してその結果データＩを求
め、他方ではデータＤとＥとをノード＃１において加算
し、この結果のデータＧと別のデータＣとをノード＃５
において乗算してその結果データＪを求め・・・、デー
タＷとＸとをノード＃７０９６において乗算し、この結
果データＹと先に求められているデータ■とをノード＃
　７０９７において加算してその結果データＺを求め・
・・というように構成されている。

外部からネットワークインタフェース】４を経由して入
力されたパケット１０１は、行先ノード番号〈０〉、デ
ータ［Ａコ及び命令コード「＋ｊを含んでいる。

本発明のデータ駆動形計算機においては、２サイクルの
パイプライン処理が行われる。その初段はマツチングメ
モリ１０におけるデータの待合わせである。外部から入
力されたパケット１０１は、マツチングメモリ１０に送
られるが、この際、２項演算「＋」の相手のデータ［Ｂ
］を含むパケットが未到着の場合には、入力されたパケ
ット１０１はマツチングメモリ内に一旦格納され、デー
タ［Ｂ］を含むパケットの到着を待つ。また、既にもう
一方のデータ［Ｂ］を含むパケットが到着してマツチン
グメモリ内に格納されている場合には、これら二つのパ
ケットの行先ノード番号〈０〉が一致していることが検
出され、入力パケット１０１にデータ［Ｂ］を付加した
パケット１０２がマツチングメモリ１０から送出される
。

パケット１０２に含まれている情報の内、行先ノード番
号＜　Ｑ　＞　（１０３）はプログラムメモリ１１及び
後述する加算器１３に送られ、残りのデータ［Ａ］［Ｂ
］及び命令コード「＋」は、パケット１０４として命令
実行部１２に送られる。

命令実行部１２では、命令コード「＋」に従ってデータ
［Ａ］　と［Ｂ］との加算が行われ、加算結果データ［
Ｇ］　（１０７）が出力される。

一方、命令実行部１２における処理と並列して実行され
るプログラムメモリ１１での処理について、以下に説明
する。

第２図は、本発明に係るデータ駆動型計算機のプログラ
ムメモリ１１のメモリ構成を示している。

第２図のメモリにおいて、各ワードの最上位ビ・７ト“
ＥＸＴ″は後述する拡張アドレスフラグである。

その下位側のビソビＣ０ＰＹ”は、従来例におりる“ｃ
ｏｐｙ”ビットと同様の意味を有し、この“Ｃ０ＰＹ”
ビットが“１”であれば、演算結果の行先ノードが複数
個あり、これらの各行先ノードに関する命令コードと行
先ノード番号の情報とが次の番地以降に格納されている
ことを示している。

この“ｃｏｐｙ″ビットに続く下位側４ピツ１〜には、
次のサイクルで実行すべき命令コード（ＯＰＥＣＯＤＥ
）が格納されており、その更に下位側の６ビツトには、
行先ノード番号が現在のノード番号に対する相対番地（
ＲＮＯＤＥ＞で格納されている。

上述の如き本発明のデータ駆動型計算機の具体的な動作
を説明する。

パケット１０］　がマツチングメモリ１０において一致
検出されてパケット１０２が出力されると、パケット１
０２のノード番号＜　Ｏ＞　（１０３）がプログラムメ
モリ１１に入力される。これにより、第２図に示したメ
モリの第０番地がアクセスされて、命令コード「＋」と
、相対行先ノード番号く２〉が読出されて、命令コード
レジスタ（ＯＰＥ−ＲＥＧ）　１３１及び行先ノード番
号レジスタ（ＤＥＳＴ−ＲＥＧ）　１３２にそれぞれ書
込まれる。

命令コードは命令コードレジスタ１３１からそのまま出
力される。一方、相対行先ノード番号く２〉は行先ノー
ド番号レジスフ１３２から加算器１３に送られ、加算器
１３において、先に入力されている入力ノード番号＜　
Ｏ＞　（１０３）と加算されて行先ノード番号の絶対値
＜　２　＞　（１０６）が得られる。

このようにして得られた命令コード「＋」１行先ノード
番号〈２〉及び命令実行部１２から出力されるデータ［
Ｇ］にて構成されるパケット１０Ｂが再びネソＩ・ワー
クインタフェイス１４を経由してマツチングメモリ１０
に供給され、このような処理の反復によって、プログラ
ムの全体が実行される。

但し本発明では、相対行先ノード番号を格納するプログ
ラムメモリ１１のメモリのビット幅を６ビソトに制限し
ているために、実際の相対行先ノード番号の値が２５５
（＝　２！　−１）を越えた場合に桁溢れが発生する。

例えば、第３図のデータフローグラフにおけるノード＃
２からノード＃　７０７９への矢印に対応する相対行先
ノード番号がこれに相当する。このような場合には、各
ノード番号に対応するプログラムメモリの最上位ビット
“ＥＸＴ″を′１″　とすることによって、溢れた桁を
格納するための拡張アドレスビット領域として次の番地
を用いることが可能なように本発明では構成しである。

第３図のノード１１２における処理に必要な入力データ
［Ｇ］　と１Ｃ］　とが揃い、マツチングメモリ１０か
ら行先ノード番号く２〉、命令コード「＋」データ［Ｇ
］及び［Ｃ］にて構成されるパケットが出力された場合
について説明する。

上述の如く、命令コードとデータは命令実行部１２に送
られて乗算が実行され、結果データ［１］が出力される
。これと並行して、行先ノード番号〈２〉がプログラム
メモリＩＩに送出され、行先ノ−ド番号が読出される。

入力されたノード番号が＜Ｎ＞であるときのプログラム
メモリ１１の詳細な論理動作を、第７図のフローチャー
トに示す。

このフローチャート中において、ｒＲＥＡＤ　ＭＪはメ
モリのＭ番地を読出す動作、ピッｌ−（６：　０）等は
ビット６からビット０にて構成されているビット列、”
　ＥＸＴ″、“ｃｏｐｙ”はプログラムメモリ内の拡張
アドレスフラグビットとコピーフラグビットとの値をそ
れぞれ表わしている。

行先ノード番号〈２〉を有するパケットがプログラムメ
モリ１１に入力されると、プログラムメモリ１１の第２
番地の内容が読出される（ステップＳ４）。

読出された内容のうち、命令コード「＋」が命令コード
レジスタ１３１に、また相対行先ノード番号〈４〉が行
先ノード番号レジスタ１３２の下位６ビソトに、即ちビ
ット（６：　Ｏ）にそれぞれ書込まれる（ステップＳ５
．Ｓ６）。

読出されたワードの“ＥＸＴ”ビットは“０″なので（
ステップＳ７）、命令コード及び行先ノード番号レジス
タの値〈４〉と入力されたノード番号〈２〉との加算器
１３による加算結果の〈６〉が行先ノード番号としで出
力される（ステップＳ８）。

この際、読出されたワードの“ｃｏｐｙ″ビットが“１
″なので、読出しアドレス〈２〉をインクリメントする
と共に（ステップ５１０）、ループカウント＜Ｌ＞と行
先ノード番号レジスフ１３２の内容をクリアした後（ス
テップＳ２．　Ｓ３）、インクリメント後のアドレスで
ある第３番地を読出す（ステップＳ４）。

初回の読出しの際と同様に、読出したワード中の命令コ
ード「＋」と相対行先ノード番号〈５５〉（−“１１０
１１１”）　とを、命令コードレジスタ１３１と行先ノ
ード番号レジスタ１３２の下位６ビノトにそれぞれ書込
む（ステップＳ５．Ｓ６）。読出したワードの“ＥＸＴ
”ビットが“１”であるので（ステップＳ７）、読出し
アドレスをインクリメントして（ステップ５１１）、第
４番地の内容を読出し、読出したワードの下位１０ビツ
トを、行先ノード番号レジスタ１３２のビット１５から
ビット６に書込む（ステップ５１３）。

最後に読出したワードのＥＸＴビットの値が“ビである
ので（ステップ５１５）、現状の命令コードｒ＋Ｊ及び
行先ノード番号レジスタ１３２の内容＜　７０９５　＞
（−“０００１１０１１１０１１０１１１”）と入力し
たノード番号１１２との加算結果＜　７０９７　＞を出
力する（ステップＳ８）。

また、最後に読出したワードのｃｏｐｙビットの値は“
０”なので（ステップＳ９）、ノード番号〈２〉を有す
る入力パケフトに対する一連の処理を終了する。

上述のように、行先ノード番号を相対行先ノード番号で
与えた場合において、相対行先ノード番号が所定のビッ
ト幅を越えてオーバーフローしても、プログラムメモリ
の次の番地を相対行先ノード番号の拡張アドレス領域と
して用いることによって処理が完結され、どのような規
模の、またどのようなノード番号割付けが行われたプロ
グラムに対しても本発明が適用可能である。

一般に、ノード間の接続は局所的であることから、プロ
グラム規模によらず、相対行先ノード番号が大きな値を
とることは稀であると考えられる。

実際に、３９８７ノードからなるテストプログラムに対
して、入力から順に近いノードに小さいノード番号を与
えるようにノード番号を割付けた場合に相対行先ノード
番号がどのような統計的分布を示すかを評価した。その
結果を第８図のグラフに示す。グラフの櫓軸は、相対行
先ノード番号を、線軸は累積度数の百分率を、各区間に
対する数字はその区間内に含まれるノード数をそれぞれ
示している。

この第８図のグラフからは、全体の約９割（８８χ）は
相対行先ノード番号が６３番地以内であることが容易に
理解される。即ち、相対行先ノード番号のビット幅を６
ビツトとしても、前述の如き拡張ピッ１−を必要とする
可能性は約１割であることを意味している。

従来例のプログラムメモリのビット幅が２】ビット（命
令取り出し部４ビット＋行き先指定部１７ビノト）であ
るのに対して、本実施例の場合は１２ビツトであり、本
発明を実施した場合に拡張アドレスを格納するために余
分に必要となるワード数が」二連の統計から１０％稈度
あるとしても、メモリの規模は（１２ｘ１．１）／２１　＝　＝０．６３倍に圧縮され
る。本実施例ではプログラムメモリ空間を１６ビツトと
したが、この圧縮効果はプログラムメモリ空間が大きく
なると一層顕著になる。

例えば、プログラムメモリ空間を３２ビツトとした場合
には、相対行先ノード番号空間を８ビツトに拡大し、拡
張アドレスビットが必要となる割合を２０％と見積って
も、メモリ規模は（相対行先ノート番号→−フラグ＋命令コード）Ｘｌ、
２（行き先ノード番号十フラグ＋命令コード）となり、
実際のビット数を代入すると倍となり、半分以下に圧縮可能である。

なお、上記実施例では説明の簡便化のために、相対行先
ノード番号を正の数に限定したが、符号付き数（２の補
数表現）とすることによって、出力側のノード番号より
小さいノード番号をもつノドに対してデータを送出する
ことが可能になる。

これによって、繰り返し構造を含むプログラムに対して
も、本発明を適用できる。

更に、本実施例では、相対行先ノード番号の桁溢れビッ
トを拡張ビットに割り当てたが、他の手法として、プロ
グラムをページ単位に分割し、ページ内番地を例えば６
ビ、トで表わし、ページを越えて行先ノードが存在する
場合に、相対ページ番号を拡張ビットに割当てる手法を
採ることも可能である。

〔発明の効果〕

以上説明したように、本発明のデータ駆動形計算機にお
いては、従来例に示したデータ駆動形計算機の、命令数
山部と行先指定部とを−っのプログラムメモリに統合し
、このプログラムメモリを命令実行部と並列配置したこ
とにより、冗長な入力アドレスランチ及びデコーダ等を
省略してハードウェア規模を低減することができる。

また、プログラムメモリと命令実行部を並列配置したこ
とにより、一つの命令を実行するための基本サイクルは
■マツチングメモリと■「グログラムメモリ＋命令実行
部」の二つのパイプライン段にて構成されるので、従来
例のデータ駆動形計算機に比べて遜色のない短い基本サ
イクルが得られており、単発の命令に対する応答時間も
短く抑えることができる。

一般に、データ駆動形計算機は、並列分散処理に適した
計算モデルの上に構築されており、特別な制御を加えな
くてもマルチタスクが自律的に並列実行されるという際
だった特徴があると考えられている。しかしながら、マ
ルチタスクの各々を格納するプログラムメモリのアドレ
スが固定的に決められているような現状の方式の場合、
現在実行中のタスクＴａとプログラムメモリの領域を共
有する恐れのある他のタスクＴｂとは、プログラムメモ
リに空き領域があっても同時には実行できない。従って
、現状のデータ￥７Ａｒｐｊ＋形計算機は、マルチタス
クに適しているという本来有している特徴を充分に活用
することが出来ていないというのが実情である。

これに対して、本発明のデータ駆動形計算機では、全て
のノードのノード番号が他のノードからの相対行先ノー
ド番号で指定されるので、プログラムメモリに空き領域
があれば絶対番地とは無関係に、任意の空き領域に新た
なタスクを外部からロードし、他のタスクと並列に実行
することができる。

以上は、１プロセツサ上でのマルチタスク実行について
述べたものであるが、第９図に示すように、各プロセッ
サに跨る個々のタスクが、各プロセッサ内で同一のプロ
グラムメモリ領域を占めるようにすれば、ネットワーク
を介して相互にパケット通信を行うマルチプロセッサに
対しても、マルチタスク実行及びタスク生成を行わせる
ことが可能であり、複数のデータ駆動形計算機を用いた
高速並列分散処理を容易に実現することができる。

【図面の簡単な説明】

第１図は本発明によるデータ駆動形計算機の一実施例を
示すブロック図、第２図は本発明によるデータ駆動形計
算機のプログラムメモリのメモリ構成、より具体的には
第３図のプログラムを格納した場合のメモリ内容を示す
模式図、第３図は本発明のデータ駆動形計算機により実
行されるプログラム（データフローグラフ）の−例を示
す模式図、第４図は従来例のデータ駆動形計算機で実行
するプログラム（データフローグラフ）の−例を示す模
式図であり、ノード番号の割付けを除いて第３図と同様
のプログラムを示し、第５図は従来例のデータ駆動形計
算機の一例を示すブロック図、第６図（ａｌは従来例の
データ駆動形計算機における命令取出部のメモリ構成を
示す図、第６図（ｂｌは行先指定部のメモリ構成を示す
図模式図であり、いずれも第４図に示すプログラムを格
納した場合のメモリ内容を示し、第７図は本発明のデー
タ駆動形計算機のプログラムメモリにおける詳細な処理
手順を示すフローチャート、第８図は相対行先ノード番
号の値の分布を示すグラフ、第９図はマルチプロセッサ
構成におけるマルチタスクの実行状態におけるプログラ
ムメモリのマツプを示す概念図である。１０・・・マツチングメモリ　　１１・・・プログラム
メモすＩ２・・・命令実行部なお、図において、同一符号は、同一または相当部分を
示している。

Claims

【特許請求の範囲】

（１）処理対象の各データに付属している行先ノード番
号が一致する二つのデータを検出する一致検出部と、該
一致検出部により一致検出がなされた二つのデータに対
してデータに付属している命令コードに従って演算処理
を施す演算処理部と、該演算処理部により処理されたデ
ータに付属している行先ノード番号をアドレスとしてそ
の内容が読出され、読出された内容に基づいて前記デー
タの行先ノード番号及び命令コードの更新を行うプログ
ラムメモリとを備え、前記一致検出部により行先ノード番号の一致が検出された二つのデータに対する演算処理と行先ノ
ード番号及び命令コードの更新処理とを並行して実行す
べく、前記演算処理部と前記プログラムメモリとを前記
一致検出部に並列に接続してなることを特徴とするデー
タ駆動形計算機。