JPH02196451A - 内部モールド型絶縁分離半導体パッケージ - Google Patents
内部モールド型絶縁分離半導体パッケージInfo
- Publication number
- JPH02196451A JPH02196451A JP1307385A JP30738589A JPH02196451A JP H02196451 A JPH02196451 A JP H02196451A JP 1307385 A JP1307385 A JP 1307385A JP 30738589 A JP30738589 A JP 30738589A JP H02196451 A JPH02196451 A JP H02196451A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- package
- area
- die
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/461—Leadframes specially adapted for cooling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
め要約のデータは記録されません。
Description
に具体的には、内部モールド型絶縁分離半導体パッケー
ジに関する。
半導体パッケージは露出されたヒートシング領域を具備
している。典型的には、半導体デバイスはリードフレー
ムのフラグ領域(flagarea)上に実装されてい
る。フラグ領域はまた部分的に露出されたヒートシンク
としての働きをしている。しかしながら、このようなパ
ッケージ内に内蔵されるいくつかの半導体回路はヒート
シンクから電気的に絶縁分離されることが必要である。
イスを電気的に絶縁分離することが必要ないくつかの場
合においては、ヒートシンク部分を含んだ全てのフラグ
領域(flag area)はフラグ領域の電気的な
絶縁分離を確実にするためにカプセル封止されていた。
準的なパッケージよりも大きくなり、しかもヒートシン
クと外部熱交換器(external heat
exchanger)との間の充分な熱伝導性を維持し
続けるためにヒートシンク部分の周囲のカプセル封止材
料の厚さを充分に注意深く制御することが必要とされる
。電気的な絶縁分離を提供するための別の方法はフラグ
領域からヒートシンクを分離し、かつ従って、セラミッ
クのような絶縁物をフラグ領域とヒートシンクとの間に
配置することである。全体的な構造は、その結果、熱交
換器へ実装するために露出されたヒートシンクの部分を
残してカプセル封止される。
ド型絶縁分離半導体パッケージを提供することである。
スによって形成された内部モールド型絶縁分離半導体パ
ッケージを提供することである。
と正確に同じ外部パッケージ寸法を具備する内部モール
ド型絶縁分離半導体パッケージを提供することである。
グプロセスによって与えられており、ここでは第1段目
のモールディングプロセスは、ダイフラグ(die
flag)とヒートシンクとの間に電気的絶縁分離層を
モールドすることである。第2段目のモールディングプ
ロセスは、その後露出されたヒートシンクの一部分を残
して全アセンブリ(組み立て部品)上を上からモールド
することであり、その片栗としての半導体パッケージは
、標準的なパッケージと同じ外部寸法を有することにな
る。
たダイフラグ(die flag)を具備する半導体
パッケージが2段モールディングプロセスを用いること
によって提供されている。第1段目のモールディングプ
ロセスはダイフラグ領域とヒートシンク領域との間に所
定の厚さを有するモールディング材料の−様な層を提供
することである。第2段目のモールディングプロセスは
、その後パッケージのためのカプセル封止を与えること
であり、その結果として外部寸法を確立することである
。
いる。ヒートシンクフレーム10は、典型的には、複数
の分離可能な要素(e 1 ements)からなり立
っており、各要素はヒートシンク領域11及び実装(マ
ウンティング)領域12を具備している。実装領域12
は実装用(マウンティング)孔13を具備している。実
装孔13はアセンブルされたパッケージを熱交換器へ取
り付は実装するために用いることができる。ヒートシン
ク領域部分11は、第1段目のモールディングプロセス
においてモールディングゲートとして使用される中心孔
14と1つもしくはそれ以上の取り付け(グリッピング
)孔16を具備している。
ィング材料は取り付は孔(開口部)16内へ浸入してモ
ールディング材料のヒートシンク領域11への取り付け
(グリッピング)フォース(力、force)を増大さ
せるであろう。
た或いは取り付けられたリードフレーム20を図示して
いる。リードフレーム2oは複数の分離可能なダイフラ
グ領域21を具備している。
22及び24を具えている。第2図において図示された
ように、リード22はダイフラグ領域21と結合した外
側リード(outsidelead)であり、一方リー
ド24はダイフラグ領域21へ物理的に取り付は実装さ
れた中央リード(center 1ead)である。
6によって一緒に保持されている。リード22はダイフ
ラグ領域21の近くのポンディングパッド領域23にお
いてターミネート(terminate)(終端化)さ
れている。典型的にはダイフラグ領域21は半導体デバ
イス用の実装面である。その結果、薄いワイヤが半導体
デバイスとポンディングパッド23との間の電気的な接
続を取るために用いられている。
いられ、ダイフラグ領域21とヒートシンク領域11と
を取り囲むモールドの一部分の断面構造図である。モー
ルドは第1の半分割部分32と第2の或いは上部の半分
割部分33を有している。第3図は、モールドゲートと
しての働きをする中心孔14と1つの取り付け(グリッ
ピング)孔16とを具備するヒートシンク領域11の一
部分を示す拡大図である。完全性のためにさらにまた図
示されているのはヒートシンク領域11の端(e d
g e)の上に与えられている取り付け(グリッピング
)タブである。グリッピングタブ35は第1段階のモー
ルディングプロセスにおいては何ら機能的な役割を演じ
てはいないが、第2段階のモールディングプロセスの期
間中に与えられるカプセル封入材料を保持する(gri
p)働きをする。ヒートシンク領域11上にはダイフラ
グ領域21が存在しており、適当な取り付け(接着)材
料31によって取り付けられた半導体デバイス30を有
するように図示されている。取り付け(接着)材料31
はエポキシ、ハンダ或いは他の同様の材料である。モー
ルドの上半分、第2の或いは上部の半分割部分33はヒ
ートシンク領域11にその周辺のまわりにおいて取囲む
ように接続しており、ダイフラグ領域21上に接するフ
ット(足)34をも具備している。フット(足)34は
モールドの上半分、第2の或いは上部の半分割部分33
の主基板とともにキャビティー36を形成している。モ
ールドの下半分、第1の半分割部分32はヒートシンク
領域11を収容するのに適合する凹みを持っている。ヒ
ートシンク11のモールドゲート用の中心孔14はモー
ルドの下半分、第1の半分割部分内に配置された開口部
或いはランナー(runner)37と整合配置されて
いる。
カプセル封入材料をモールドゲート用の中心孔14へ導
いている。モールディングコンパウンド(混合物)がモ
ールドゲート用の中心孔14に侵入するにつれて、それ
はダイフラグ領域21を足(フット)34に対して強く
押しっけ、それによってダイフラグ領域21とヒートシ
ンク11との間の絶縁性距離が形成される。モールディ
ング混合物は゛ヒートシンク11の上部表面に沿って進
行し、開口部としての取り付け(グリッピング)孔16
へ侵入し、しかもキャビティー36へ連続する。開口部
としての取り付け(グリッピング)孔16へ侵入するモ
ールディング材料の部分はモールディング材料とヒート
シンク11との間の結合力(gripping fo
rce)を与える。モールディングコンパウンド(混合
物)はまたキャビティー36へ侵入し、それによってダ
イフラグ領域21のエツジ(e d g e)を取囲み
ダイフラグ領域21を取り囲む“ピクチャーフレーム(
額縁)″を形成している。足(フット)34はダイフラ
グ領域21の3つのエツジ(端)を取り囲み、一方リー
ド22及び24の近傍に配置されたダイフラグ領域21
の第4番目のエツジ(端)はリードの近傍のサポートビ
ン(保持ピン)を用いるエツジかみ合わせ機構(edg
e engagement)によって封止(シール)
されている。グイフラグ領域21の支持(サポート)さ
れた第4番目のエツジ(端)は第3図の構成において形
成された絶縁分離層用の材料の注入に対して使用可能な
圧力を制限している。
ラグ領域21との間の電気的な絶縁分離層として用いら
れるモールディング材料はポリエーテルズルフオン(p
oly ether 5uIphone)(PES
)のような熱可塑性プラスチックとしての高分子芳香族
化合物である。1つのこのようなポリエーテルズルフォ
ン材料はVi c t rex’ PES (Vi
c t rexはインペリアルケミカルインダストリー
ズPLCに与えられた登録商標である)であり、米国プ
ラウエア州つイルミントンのICIアドバンストマテリ
アルビジネスグループから市販されている。すべての高
温用工業用熱可塑性プラスチック材料は絶縁分離層をモ
ールディングするために適切に用いられうるであろう。
のモールディングを提供し、その材料は急速に硬化する
ためモールド後のキュア(curing)は必要としな
い。フット(足)34は、モールディングコンパウンド
(混合物)がヒートシンク11から離れてダイフラグ領
域21を持ち上げるか或いは押圧することができる距離
を確立するのに役立つため、ヒートシンク11とグイフ
ラグ21との間のモールディングコンパウンド(混合物
)の厚さを確定するのに役立つ。
mの厚さであるべきであるが、安全係数を見込んで25
0μmの厚さまで厚くなっていてもよい。この厚さはヒ
ートシンク11とダイフラグ領域21との間の高電圧絶
縁分離を確定し、かつ望ましい要求値に見合うように調
整することができる。モールディングコンパウンドの熱
伝導性は熱可塑性プラスチック材料へフィラー(充填剤
)(filters)を添加することによって増大させ
ることができる。30%まで充填剤は添加可能である。
示されるようにヒートシンク11をダイフラグ領域21
へ結合する。第2段目のモールディングプロセスは、グ
リッピングタブ(gripping tab)35を
含むヒートシンク11の側面をカプセル封止する1つの
オーバーモールディングプロセスステップであって、か
つまたダイフラグ領域21と半導体デバイス30とを取
り囲んでいる。ヒートシンク11の底面は典型的には露
出されて残されたままである。第2番目のオーバーモー
ルディングプロセスステップ後のパッケージの寸法は工
業的に標準的なパッケージと全く同じ寸法である。図面
に示されているように、To−220型パツケージが図
示されている。しかしながら、この発明はTo−220
,To−218及び同じ型のパッケージに対しても適用
可能である。To−220及びTo−218はJEDE
Cによって登録されており工業的な標準品である。第2
番目の段階としてのモールディングプロセスは、第1番
目のモールディングプロセスと共通のモールデイングプ
ラクテイス(実行)に従って実行されることが可能であ
ることから、図示されてはいない。しかしながら、第1
段目のモールディングプロセスに対して適用されたもの
と同様の熱可塑性プラスチック材料を第2段目のモール
ディングプロセスに対しても適用することは顕著な利点
が存在するということが充分に理解できるであろう。こ
のことによって結果として、材料を最大限有効に利用す
ることができるであろう。そして熱可塑性プラスチック
材料は高速硬化性であるからポストモールドキュアは必
要ない。
するために用いられるハンダもしくは接着材料31がグ
イボンディング、ワイヤポンディング及びグイコート温
度に対する耐熱性があるならば、その時には、半導体デ
バイス30をダイフラグ領域21へ取り付ける以前に、
ヒートシンク領域11をダイフラグ領域21へ結合する
第1段目のモールディングプロセスを実行することが可
能である。もしもこのことが実行されるならば、その時
には、第1段目のモールディングプロセスにおいて用い
られるモールドの設計は、ダイフラグ領域21のすべて
の4つのエツジ(e d g e)の上を取り囲むであ
ろうから、簡単化可能である。
グ)孔16が上面から底面までパンチで穴開けされるな
らば、結合力(grippingpower)における
プラスとなる好都合な結果が生ずるであろう。このこと
は結果として底面におけるよりも上面においてより小さ
な開口部を有する取り付は孔16を開口することになる
であろう。そして、ヒートシンク11の底面へいかなる
すべての結果として生ずるパリ(burrs)を追いや
ることにもなり、その結果としてヒートシンク領域11
とダイフラグ領域21との間のありうべき(ポテンシャ
ル)短絡を回避するであろう。
を図示している。マウンティング(実装)領域12は第
2段目のモールディングプロセスによってモールドされ
たカプセIν封止材料40上を越えて延長してつき出し
ている。実装領域12とは反対側の側面からつき出して
いるのはり一ド22である。完成されたパッケージの全
体的なサイズ(大きさ)及び寸法は工業的に標準的なパ
ッケージのサイズ及び寸法と同じである。第4図におい
て図示されているように、リードフレーム20の指示レ
ール(indexing rails)と同様に連結
棒(タイバー、tie bar)26も取り除かれて
いる。
絶縁分離されている内部モールド型絶縁分離半導体パッ
ケージが提供されたということが充分に理解されるべき
であろう。絶縁分離距離は適切な電気的絶縁分離を与え
るような方法で維持されているが、熱伝導性を極度に劣
化させないように配慮されている。この結果、標準的な
パッケージと正確に同じパッケージ寸法で外部に露出さ
れたヒートシンクから内部的に絶縁分離されている半導
体パッケージが提供された。
ームを図示しており、 第2図は、第1図のヒートシンクフレームに取り付は実
装された本発明のリードフレームを図示しており、 第3図は、第2図のアセンブリ(a s s embl
y)を提供するために用いられたモールドの断面構造部
分の拡大図を図示しており、かつ第4図は本発明の半導
体パッケージの完成品の側面図である。 10・・・ヒートシンクフレーム 11・・・ヒートシンク領域 12・・・マウンティング(実装)領域13・・・実装
用孔 14・・・中心孔 16・・・取り付け(グリッピング)孔20・・・リー
ドフレーム 21−・・ダイフラグ領域(die flag a
rea) 2・・・ピンもしくはリード 3・・・ポンディングパッド領域 4・・・ピンもしくはり−ド 6・・・タイバー(tie bar)0・・・半導体
デバイス ト・・取り付け(接着)材料 2・・・第1の半分割部分 3・・・第2の或いは上部の半分割部分4・・・フット
(足) 5・・・取り付け(グリッピング)タブ6・・・キャビ
ティー 7・・・開口部或いはランナー(runner)0・・
・カプセル封止材料 特許出願人 モトローラ・インコーホレーテッド代 理
人 弁理士 玉蟲 久五部
Claims (2)
- (1)第1及び第2の表面を具え、第1の表面から第2
の表面へ向けて延長してつき出している孔を具備するヒ
ートシンクと、 半導体ダイを受容するフラグ領域に隣接した複数のピン
を具備するリードフレームと、 ヒートシンクの第1の表面へリードフレームのフラグ領
域を固定的にしっかりと保持する薄い層から成り、ヒー
トシンク内の孔を通して適用されているモールディング
コンパウンドと、 リードフレームピンの一部分と、半導体ダイ及びヒート
シンクの一部分をカプセル封止し、ここでヒートシンク
の第2の表面は露出されているカプセル封入混合物とか
ら構成されることを特徴とする内部モールド型絶縁分離
半導体パッケージ。 - (2)ダイフラグ領域をヒートシンクから電気的に絶縁
分離する第1の段階のモールディングによって与えられ
るモールディング混合物と、ダイフラグ領域と少なくと
もヒートシンクの一部分とを取囲み、所定の外部寸法を
具備する半導体パッケージを提供するカプセル封入材料
とを含み、ヒートシンクから絶縁分離されたダイフラグ
領域を具備することを特徴とする内部モード型絶縁分離
半導体パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US290,658 | 1988-12-27 | ||
| US07/290,658 US4910581A (en) | 1988-12-27 | 1988-12-27 | Internally molded isolated package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02196451A true JPH02196451A (ja) | 1990-08-03 |
| JP2663185B2 JP2663185B2 (ja) | 1997-10-15 |
Family
ID=23117011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1307385A Expired - Lifetime JP2663185B2 (ja) | 1988-12-27 | 1989-11-27 | 内部モールド型絶縁分離半導体パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4910581A (ja) |
| JP (1) | JP2663185B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5105259A (en) * | 1990-09-28 | 1992-04-14 | Motorola, Inc. | Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation |
| US5721450A (en) * | 1995-06-12 | 1998-02-24 | Motorola, Inc. | Moisture relief for chip carriers |
| US5886400A (en) * | 1995-08-31 | 1999-03-23 | Motorola, Inc. | Semiconductor device having an insulating layer and method for making |
| US5969427A (en) * | 1998-02-05 | 1999-10-19 | Micron Technology, Inc. | Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device |
| US6117708A (en) * | 1998-02-05 | 2000-09-12 | Micron Technology, Inc. | Use of residual organic compounds to facilitate gate break on a carrier substrate for a semiconductor device |
| US6232153B1 (en) * | 1998-06-04 | 2001-05-15 | Ramtron International Corporation | Plastic package assembly method for a ferroelectric-based integrated circuit |
| US6867488B2 (en) * | 2002-11-26 | 2005-03-15 | Lsi Logic Corporation | Thick metal top layer |
| US20070241441A1 (en) * | 2006-04-17 | 2007-10-18 | Stats Chippac Ltd. | Multichip package system |
| US8008787B2 (en) * | 2007-09-18 | 2011-08-30 | Stats Chippac Ltd. | Integrated circuit package system with delamination prevention structure |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57147260A (en) * | 1981-03-05 | 1982-09-11 | Matsushita Electronics Corp | Manufacture of resin-sealed semiconductor device and lead frame used therefor |
| JPS5979417A (ja) * | 1982-10-28 | 1984-05-08 | Sony Corp | 磁気ヘツド装置 |
| JPS59130449A (ja) * | 1983-01-17 | 1984-07-27 | Nec Corp | 絶縁型半導体素子用リードフレーム |
| JPS60257546A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
1988
- 1988-12-27 US US07/290,658 patent/US4910581A/en not_active Expired - Fee Related
-
1989
- 1989-11-27 JP JP1307385A patent/JP2663185B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2663185B2 (ja) | 1997-10-15 |
| US4910581A (en) | 1990-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557150A (en) | Overmolded semiconductor package | |
| US7102209B1 (en) | Substrate for use in semiconductor manufacturing and method of making same | |
| US6229200B1 (en) | Saw-singulated leadless plastic chip carrier | |
| US5208188A (en) | Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process | |
| US5136366A (en) | Overmolded semiconductor package with anchoring means | |
| US7112048B2 (en) | BOC BGA package for die with I-shaped bond pad layout | |
| CN213601865U (zh) | 半导体封装件 | |
| US6692987B2 (en) | BOC BGA package for die with I-shaped bond pad layout | |
| JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
| JPH03126233A (ja) | プラスチックでカプセル封じされた集積回路のパッケージおよびそれをつくる方法 | |
| US20020058359A1 (en) | Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| US9953846B2 (en) | Method for fabricating a semiconductor chip panel | |
| US6677665B2 (en) | Dual-die integrated circuit package | |
| KR19980024503A (ko) | 반도체 패키지 및 그 형성 방법 | |
| US7642638B2 (en) | Inverted lead frame in substrate | |
| JPH02196451A (ja) | 内部モールド型絶縁分離半導体パッケージ | |
| US11538742B2 (en) | Packaged multichip module with conductive connectors | |
| US11984388B2 (en) | Semiconductor package structures and methods of manufacture | |
| CN102593090B (zh) | 具有安装在隔离引线的基座上的管芯的引线框封装 | |
| US9305898B2 (en) | Semiconductor device with combined power and ground ring structure | |
| US6236107B1 (en) | Encapsulate resin LOC package and method of fabrication | |
| US20010042912A1 (en) | Dual-die integrated circuit package | |
| JPH0745655A (ja) | 半導体素子の封止構造 | |
| JP2003188315A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |