JPH02196465A - 集積化光素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の要素が同一基板上に集積された光素子
に係り、特に各要素を高密度に集積し、高′！ＩＩＩ細
化をはかるのに好適な素子構造を提供する技術に関する
。

〔従来の技術〕

従来、ダイオード構造の発光要素が複数集積された素子
に、社報　日立電線Ｎｏ、　５　（１９８５−１２）に
記載されたＬ　Ｅ　Ｄ　（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎ
ｇＤｉｏｄｅ　）アレイの様にアノードあるいはカソー
ド電極のうち一方が基板に接続されて共通電極となって
いる。

そして、各ＬＥＤのオン、オフは他方の電極に所定の電
位を印加して電流を流すことによって制御する。この独
立電極にはそれぞれワイヤボンディング用のパッドが接
続され、これを通して外部からの信号を入力し、ＬｇＤ
の発光パターンを制御している。この様な発光要素がア
レイ状に配置された素子は例えば光プリンタ等にとって
その高性能化を図る上でのキーデバイスとなっている。

従来の光プリンタでは、第１３図に示す様にひとつのレ
ーザ２７からの単一ビームをミラー２８によって感光体
上を走査していたが、第１４図に示す様にＬＥＤアレイ
を用いれば、ビーム走査系が不用となる次め、小型で高
信頼の光プリンタを実現できる。

ところでこうしたＬＥＤプリンタの画質を高精細化する
には、単位長さ当りの発光要索数を増加する必要がある
が従来技術によるＬＥＤプレイでは発光要素の高密度化
には限界があった。

従来技術によるＬＥＤアレイの配置図を第１５図（ａ）
　（１））に示す。各ＬＥＤの上部電極にはポンディン
グパッド２が接続されており、各ＬＥＤのオン−オフの
信号が入力される。ボンディングワイヤ相互の干渉の排
除およびボンダヘッド作業空間の確保のために、ポンデ
ィングパッド配置周期を鵞は一定以上の長さをとらねば
ならない。第１５図（ａ）に示す様に発光領域１の両側
にポンディングパッド２を配置する工夫をしても発光領
域の配置周期は１．の半分のｔｔが下限となる。第１５
図（ｂ）に示す様な従来構造では、各発光要素はダイオ
ード構造をしている。アノード１５は各発光要素に共通
となっており、動作時は一定電位に保持される。

カソード１４は各発光要素について独立になっており、
発光させようとする発光要素に所定の電位を印加する。

この様な構造をもつ発光要素がアレイ状に配置された素
子において任意の発光要素を発光あるいは非発光状態に
するには、１個の発光要素に１個のポンディングパッド
が必要になり、ポンディングパッドを配置する上で最低
限必要な間隔から単位長さ当りの発光要素の配置数の上
限が抑えられていた。

第１６図は単体のＬＥＤを８１　基板上に形成した例で
ある。これと第１５図とを比較するとｐ領域とｎ領域の
上下が逆になっているが、いずれも基板に対して垂直方
向にＬＥＤが形成されている点が共通している。第１６
図の特徴は、カソード１４が同じＳｌ　基板上に形成さ
れたＭＯＳトランジスタのドレイン６に接続されている
ことである。

このためＬＥＤのオン、オフの制御はボンディングワイ
ヤを介して直接制御するのではな（、ＭＯ８９のゲート
７に印加する電圧によって制御できる。

したがって、発光要素が複数集積された素子を考える上
で、ボンディングワイヤの制限がなくなることから、高
集積化をはかる上での利点を備えた構造といえる。しか
し第１５図は単体のＬＥＤについて示された構造であり
、同一基板上に複数の発光要素を集積する場合について
は考慮されていない。そこで集積化する場合の問題点を
明らかＫし、それに対する有効な解決策を明確にする必
要がめった。

次に単体の発光要素の構造について考察してみる。従来
の発光ダイオードの構造は、例えばフィジックス　オフ
　セミコンダクタデバイス第２版７０２頁から７０３頁
（Ｐｈｙｓｉｃｓ　ｏｆ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ
Ｄｅｖｉｃｅｓ　、　Ｊｏｈｎ　Ｗｉｌｅｙ　＆　５ｏ
ｎｓ　、　ＮＹ、　ＵＳＡ　１９８１）に記載されてい
る様に７ノードあるいはカソード電極のうち一方が発光
面上に接続されている。この電極材料には一般にＡｕ系
の合金が用いられている。この金属系電極は、可視から
赤外領域の光を透過しないため、電極下部で発光した光
は、実効上の発光として寄与しない。すなわち、実質的
な発光面の一部分が電極によって隠されてしまうため、
実効的な発光面積が小さくなるという問題がある。また
、ダイオードの発光をできるだけ均−にするためには、
発光部とできるだけ同じ広さの電極にすることが望まし
く、これは面発光による発光ダイオード構造において全
く矛盾する基本的な問題となっている。

この問題は発光ダイオードプレイのような複数個の素子
を配列する場合により深刻化する。発光ダイオードアレ
イは、たとえば日立電線Ｎｏ、　５１２月号　１９８５
の２９頁から５２頁に記載しである構造である。この場
合、電極は発光面中央部の長方形の領域で接続されてお
り、やはり発光面は電極によりかなり狭くなっている。

現在、このアレイは、ＬＥＤプリンタの光源として用い
られているが、プリンタの高精彩化に伴ない、より素子
密度の高いアレイが必要となっている。そのために、１
つの発光ダイオードをコンパクトにする必要かめる。こ
の場合、前述の電極の問題はより深刻化する・ すなわち、発光ダイオードのサイズを小さくしかつ同一
の発光面積を得るためには、電極接続部の面積を小さく
する必要がある。しかし電極接続部を小さくすると均一
な発光を維持するのが難しくまたコンタクトの信頼性の
確保も難しくなる。

このように発光ダイオードアレイの高＋１！警度化には
この問題の解決が必須となる。

〔発明が解決しようとする課題〕

上記従来技術は、ボンディングワイヤ相互の間隔を確保
する必要から一定の間隔以下では発光領域を配置できな
い。したがって、アレイ状に発光領域が配置された素子
において発光領域の高密度化を進めるには限界があった
。

本発明の目的は、同一基板上に発光又は受光要素が複数
集積された素子において、発光又は受光要素を高密度に
配置できる技術を提供することにるる。

また各発光又は受光要素について考察した場合、第１５
図に示す様に、発光面又は受光面の一部を電極が榎りて
いるために実質の発光面又は受光面よりも実効の発光面
又は受光面が狭くなるという問題がある。これは発光又
は受光要素の高密度集積化を防げるものである。そこで
本発明では実効的な発光又は受光面積を拡大し、高密度
集積化可能なダイオード構造を有する発光要素を提供す
ることをも目的とするものである。

〔課題を解決するための手段〕

上記目的である発光又は受光要素の高密度集積化は、ダ
イオード構造の発光又は受光要素が同一基板上に複数集
積された素子において、各発光又は受光要素のアノード
及びカソード両極にそれぞれ独立に電位を印加できるよ
うにすれば達成でき、１ｆＣ％電極を発光又は受光光に
対して透過性のある導電材料によってデバイス化するこ
とによっても達成できる。

すなわち、本発明は、半絶縁性あるいは第１導電型基板
上に複数の第２導電型の不純物領域を形成し、前記第２
導電型の不純物領域に接続する第２導電型半導体とこれ
に隣接する第１導電型半導体とからなるダイオード構造
の発光又は受光要素が複数集積された素子において、前
記Ｍ２導電型不純物領域が互いに独立しておフ、それぞ
れ個別に電位を設定できるように設けられている集積化
光素子にあり、そして、基板に複数の発光又は受光要素
を有−ｊる集積化光素子において、各発光又は受光要素
の夫々の電極がそれぞれ複数の群に分けられており、か
つ各群の電位が独立に制御される手段を設けた集積化光
素子にある。

また、本発明は、基板、ｐ−ｎ接合層、コンタクト層及
び電極層からなる発光又は受光素子において、発光又は
受光両側に接続された電極が少なくとも発光又は受光光
に対して透過能を持つ材料からなる発光又は受光素子に
あり、更に、前記の集積化光素子を複数個組合せて集合
した集積化光素子モジュール、及び、集積化光素子ある
いはモジュールを用いた光プリンタ用ヘッドとそれらの
ヘッドを用いた光プリンタにもある。

以下、本発明を図面で詳細に説明する。

第１図は複数の発光要素が集積された素子の平面部分構
成図であり、斜線部が発光領域１である。

第２図は第１図におけるＩＩ　−１’にそった断面図、
第３図は第１図におけるｍ　−ｍ’にそった断面図であ
り、本発明の手段を示している。ダイオード構造の各発
光要素はカソード、アノードいずれの電極も電気的に分
離されていることがこの構造における特徴である。この
場合、基板は半絶縁性基板あるいはｎ型である。ｎ型基
板の場合はと＼にアノードであるｐ型領域に対して逆バ
イアスになるような電圧が印加され、各発光要素はｐｎ
接合分離される。

上記の様に、隣接する各発光要素のカソード、アノード
の両方を電気的に分離する構造を採った場合、発光要素
の配置間隔が縮小できることを第１図を用いて説明する
。アレイ状に配置された発光要素を１個毎に別個の２つ
の群に分割し、各発光要素の下部に形成されたｐ＋拡散
層によって各群内の７ノードを互いに接続し、それぞれ
に外部からの電位を与える電極をＡ％Ｂとする。そして
隣接する発光要素のカソードを２個ずつ組にして１つの
ポンディングパッド２に接続する。例えば■の発光要素
を点燈させるにはポンディングパッド■と電極■の間に
適当なバイアスを印加する。

この場合全ての発光要素を独立に制御することはできな
いので電極のと■を時分割で開閉すれば、任意のパター
ンに発光を制御することができる。

こうした構成では、ポンディングパッド２は２個の発光
要素に１個の割合で配置すればよく、第１図の様に発光
要素プレイの両側にポンディングパッド２を配置すれば
、ポンディングパッドの配置に最低限必要な間隔ｔ！　
のＡの間隔１．　　で配置することができる。したがっ
て従来のボンディング技術を利用しても４倍の高精細化
が実現できる。

また、第２図の様に隣接したダイオード型の発光要素の
両極を互いに電気的に分離した素子では、第１５図の下
部電極を共通とする構造ではなく、第４図に示す様に上
部電極を共通とし、下部電極をｐ＋　層を介してポンデ
ィングパッド２に接続して、下部電極に印加する電位に
よって発光、非発光を制御する構造にすることも可能で
ある。この様な構造の場合、発光要素を相互に分離する
ためのエツチングによるメサ形状を考慮することが重要
になる。発光素子を形成する上で最も重要な半導体のひ
とつとしてＧａＡｓがあるが、この半導体の場合、（＋
００）面が表面になっていると例えばＨ，ＰＯ４系エツ
チング液を用いることによって側面がテーパ状に傾斜を
もつ。このとき（０１１）面にそった断面を見たとき第
５図の様に基板表面に対して凸部側面のなす角が鋭角す
なわち順メサ状であるとすると、これと垂直な（１１り
面にそった断面は第６図の様に基板表面に対して凸部側
面のなす角が鈍角すなわち逆メサ状になる。

第４図において各発光要素の一方の極が接続されている
上部を極５は、発光要素が配列されている方向に平行に
伸びる。そこで基板方位に注意して第５図に示す様に発
光要素が配列される方向に凸部がメサ状になる様にすれ
ば、上部電極の配線を大きな困難を伴なわずに形成でき
る。順メサの形状であれば、金属配線材料をスパッタリ
ング等によって堆積する場合、凸部側面への配線材料の
堆積が容易になるためである。

一方この様に基板方位を選ぶと発光要素の配列に垂直方
向すなわち第４図の■−■にそった断面は第６図に示す
様に逆メサ状になり、段差側面への配線材料の堆積は困
難になる。ところがダイオード構造の下部に位置するア
ノードはｐ＋　拡散層によって引き出されているため、
この逆メサ状の段差を横切って配線を形成する必要はな
い。したがって第４図の様な電極の構成を採用する場合
、凸部を形成する場合に用いるエッチャントに応じて基
板方位を選択し、メサ形状を第５図、第６図の様にする
必要がある。第４図の構造は、アノードとカソードに与
える電位をいずれも基板の表側から供給することができ
るという利点があるが、発光要素の配置周期はポンディ
ングパッドの配置周期の％とな・る、このままでは素子
の高精細化の対策とはならない。

第４〜６図に示す集積化発光素子の構造を基本とし、集
積度を飛躍的に向上できる構造を示したのが第７図と第
８図である。第１図の構造では、ポンディングパッドの
配置に要する間隔によって発光要素の集積度が制限され
ていた。第１〜３図に示した構造によれば、第４図の構
造の素子に比較して２倍の高集積化が実現できるが、発
光要素の配置周期はやはジボンデイングパッドの配置間
隔に依存しているため、さらに高い集積度を実現するに
は限界があった。

第７図ではダイオード構造の発光要素の下側の電極を基
板上に形成した拡散層によって引きだし、この拡散層と
各発光要素と１対１に対応する様に同一基板上に形成さ
れたＭＯＳトランジスタに接続する構造を示している。

発光部分のダイオード構造における半導体の導電製が上
からｎ−ｐ型になっている場合、第８図（ａ）　Ｋ示す
様に引き出し用のｐ型拡散層がｐチャネルＭＯ８トラン
ジスタのド゛レイン６に接続される。ダイオード構造が
上からｐ−ｎ型となっている場合は第８図（ｂ）に示す
様に引き出し用のｎ型拡散層がｎチャンネルＭＯＳトラ
ンジスタのソースに接続される。

第８図（ａ）の構造の場合、ダイオード構造のカソード
は第７図にある様に共通電極によって互いに接続され、
所定の電位が与えられている。第９図（ａ）中の（５）
は第８図（＝Ｌ）の部分の構成を示す。各発光要素の発
光、非発光はそれぞれに対応するＭＯＳトランジスタの
ゲートに印加する電圧によって制御される。（ト）およ
び（Ｃ）は発光要素およびＭＯＳ）ランジスタと同一基
板上に形成したラッチ回路とデータレジスタ回路でらる
。データレジスタ回路では外部からのパラレル人力ＤＡ
ＴＡｘ〜ＤＡＴＡｍから集積された発光要素の発光パタ
ーンが決められる。ラッチ回路ではデータレジスタ回路
からの信号を一時記憶し、この信号を各ＭＯ８）ランジ
スタに出力する。

この様な構成を同一基板上に形成すれば、発光要素の配
置周期は第１５図の構造に比べて大幅に縮小することが
でき、高精細の素子を実現することができる。

第８図（可の様に上からｐ−ｎ型となっている場合の構
成は第９図（１）Ｊの様になる。基本構成は第９図＜１
−＞と同様であり、詳細説明は省略する。

次に、後半部分、すなわち実効的な発光面積の拡大につ
いて詳述すると、電極は発光光に対して透過性のある導
電材料によってデバイス化される。

その代表的な発光ダイオード構造を第２１図に示す。基
板５３下部に電極５２を形成する。この電極は従来の金
属薄膜でよい。必要に応じて（電極面積の大小）基板５
３と電極５２の間にコンタクト層を設けると良い。基板
５３上面にｐ−ｎ接合層５５ａ、５５ｂを形成しその上
部にコンタクト層５４を形成する。５５＆、ｓｓｂの構
成は上下逆であってもかまわない。本発明はコンタクト
上層表面を透明導電材料で覆うことにある。この電極材
料として好適な材料を第１表に示す。

第　　１　　表 素材として酸化物系及び非酸化物系の化合物及び金属系
の薄膜がある。金属系の膜では光透過性を得るため膜厚
が薄い方が好ましい。十分な光透過性を得るためには、
その膜厚を５０　ｎｍ以下にするのが好適である。また
、金属系物質と酸化物の混合層も適し、ている。金属系
の透過性の小さい欠点をおぎない低抵抗の長所を引き出
すものとして金属と高屈折率を有する誘電体との混合層
がよい。

九とえば、Ｉｎ４０２＋Ｓｎ、　　Ｉｎ２Ｏ３＋Ｗ、　
　Ｉｎ２Ｏ３＋Ｍｏ、５ｎＯ１＋８ｂ　、　　ＺｎＯ＋
Ａｔなどである。また、酸化物同志を複化した複合酸化
物などが適している。たとえばＩｎ１Ｏ１＋５ｎＯ１（
ＩＴＯ）、Ｉｎ２Ｏ３＋ＣｄＳｎＯ４、Ｉｎ２Ｏ３＋　
ＺｎＯ３などがある。また、弗素やヒ素全ドーピングし
た８ｎＯ１＋−Ｆ、　Ｉｎ２Ｏ３＋Ｆ、　８ｎＯ１＋Ｆ
、　ＩＴＯ＋Ｆ。

８ｎＯ意＋Ａｓなどがある。

こりした透明な導電性材料を電極とした発光ダイオード
によｐアレイ状に配列した時の代表的な構造を第２２図
及び第２３図に示す。第２２図は発光方向の上方からみ
たプレイ構造で、第２３図はその１つの発光ダイオード
を横方向から見た図でめる。各発光ダイオードは、最上
層部に透明電極５１が形成され、その電極は電極バンド
部５２８、に接続されている。パッド部はワイヤ・ボン
ディングにより発光ダイオードをオン・オフするトラン
ジスターへ接続されている。もう一方の電極は基板５３
下部に形成させ、すべてのダイオードに共通のコモン電
極となっている。この構造ではｐ−ｎ接合層の表面がす
べて発光面になるため、従来に比べ発光面が広い。もし
、ｐ−ｎ接合部が従来と同じ発光効率を発光するとすれ
ば、同じ発光強度を得るのに従来の電極面積だけコンパ
クトが可能となる。

また、従来の場合、電極によって隠され、見掛上発光し
ていないように見える部分でもｐ−ｎ接合部では発熱し
ており、その熱は放散しなければならない。

従って、本発明によれば、発光強度が従来と同じでめり
ながら、発熱量が小さい発光ダイオードを作ることがで
きる。これは、プレイ状に配列すると非常に有利な点に
なる。アレイの高密度化に伴なう発熱はダイオード特性
の劣化につながる。

従って、この熱をいかに放散するか、また発熱をいかに
抑えるかが重要な課題となる。この観点から、本発明は
、実質的に同一の発光強度で発熱量を低減できるという
大きな長所がある。

この放熱の問題は、基板１ｓｉ　にすることと組み合せ
ることにより、−層効果的となる。Ｓｌは一般の化合物
半導体に比べ熱伝導率が高いため、放熱効果が大きい。

従って、本発明の発光ダイオードを８１　基板上に形成
することにより、アレイの高密度を一層図ることができ
る。

第２４図は本発明の電極構造と裏面電極とを基板の同一
側に形成した例である。この場合、透明電極をコモン・
電極として配線することができる。

また、Ｓｌを基板とした場合、どちらかの電極を８１基
板内に形成した制御用トランジスレに結線する。

そのことにより、ワイヤボンディングでの配線が不必要
となりパッド部５２８、が不用となって全体がより高密
度化できるという特徴がめる。

以上はすべて発光要素、発光素子として説明したが、発
光要素、発光素子を受光要素、受光素子に代えれば、受
光要素、受光素子にそのまま適用することができる。

〔作　用〕

ダイオード構造の複数の発光要素が同一基板上に集積さ
れた素子において、隣接する発光要素のカソードとアノ
ードがいずれも電気的に分離されていることによって、
それぞれに独立に電位を印加することができる様になる
。こ＼で各発光要素のカソードとアノードをそれぞれ適
当な群に振り分け、各群にひとつの電極を形成し、特定
の電極を定まつ九電極に接続すると任意の発光要素が選
択できる様にすることができる。これによって発光要素
の発光、非発光を制御するために素子上に形成するポン
ディングパッドの数を低減でき、素子の高集積化、高精
細化を実現することができる。

このとき、発光要素の配列方向に共通ａ線を形成しやす
くなる様に、発光要素となるメサ状の凸部の側面が基板
に対して鋭角をなすすなわちメサ状になる様にすること
が重要である。

上記の様に隣接する各発光要素のカソードとアノードを
互いに分離した素子において、同一基板上に発光要素駆
動用のＭＯＳ）ランジスタ、ラッチ回路そしてデータレ
ジスタ回路を形成し、ドライバ用ＭＯ８）ランジスタと
発光要素の一方の電極とを基板に形成した拡散層を介し
て接続する。

そしてドライバ用ＭＯ８トランジスタのゲートにデータ
レジスタ回路からの信号をラッチ回路を経由して入力す
る構成をとることによｐ１発光要素の配置周期を大幅に
低減することができる。これは、従来の素子では、発光
要素の配置周期はポンディングパッドの配置のために最
低限必要な間隔によって規定されていたのに対し、本発
明では高密度で配置可能なＭＯＳ）ランジスタで発光要
素を駆動できるからである。

〔実施例〕

実施例１ 本発明の一実施例を第１０図により説明する。

第１０図は複数の発光要素を集積した素子である。基本
構成は第１図と同様で、上部電極１ｏを隣接する２個の
発光要素で共通とし、下部電極１１は基板異面に形成し
た拡散層を介して引き出している。そして下部電極１１
はＡ、Ｂ２系統の電極に接続する様にし、隣接する発光
要素はそれぞれ異なる系統に接続する。

この構成によれば、Ａ％Ｂ２系統を時分割で開閉するこ
とにより、任意の発光要素の発光と非発光を制御できる
。ポンディングパッドは２個の発光要素について１個で
済むため従来の第１５図の構成に比べて２倍の高集積化
が可能となる。第１０図の特徴は発光要素が一個おきに
入れ違いに配置されていることである。集積された発光
要素が２系統に分割された素子を、プリンタの光源とし
た場合、２系統の発光要素列が時分割で制御されると感
光ドラムが回転しているため、各系統の間でドツト位置
がずれてしまう。時分割間隔をｔｌｓ感光ドラムの周辺
速度をｖｌとすれば、各系統間のドツトのずれはｖｌｘ
ｔｌとなる。そこであらかじめ各系統の発光要素をｖｌ
ｘｔｌの間隔だけ隔てて配置しておけば、ドツトのずれ
を解消することができる。

実施例２ 本発明の第２の実施例を第１１図に示す。本実施例は第
７図に示す構造の変形例でめる。上部電極を２系統にし
、隣接する発光要素を異なる系統の上部電極に接続する
。下部電極は隣接する２つの発光要素を共通にして第８
図に示す様に基板に形成した拡散層を介してＭＯＳトラ
ンジスタの一方の電極に接続している。

第１８図はこの構造をもとに素子全体の構成を示したも
のである。発光要素の駆動の仕方Ｆｉ、第１図の場合と
同様で２系統の上部電極を時分割で制御し、各系統内で
の発光要素の制御はＭＯＳトランジスタによって行なう
。この構造によれば、ＭＯＳ）ランジスタの配置に最低
限必要な周期のｈの周期で発光要素を配置でき、第７図
の構造よジさらに高Ｎ細の素子を実現できる。

実施例３ 本発明の第３の実施例を第１２図に示す。この構造は第
１０図と第１１図を組み合わせたもので、発光要素の高
集積化と時分割制御による隣接ドツトのずれを補正でき
ることが特徴である。

第１９図は本発明で述べた素子の製造プロセスを示すも
のである。半絶縁性ないしはｎ型の半導体基板上に互い
に分離したｐ＋＋半導体領域を形成し、発光層を堆積す
る。基板上に形成したｐ＋型領領域合わせて発光層を加
工し、保護膜を堆積してコンタクト用の窓をあけた後、
配線を形成する。

第２０図はＭＯＳ）ランジスタと発光部を同一基板上に
形成した素子の製造プロセスを示す。まず半導体基板上
に配線工程の手前までのＭＯＳ）ランジスタを形成し、
保護膜で覆う。次に発光部の形成領域に第１９図に示し
たのと同様の手順によって発光要素列を形成し、最後に
ＭＯＳトランジスタと発光部の配線を形成する。

実施例４ 本発明の第４の実施例は第２１図に示す。第２１図の構
造を分子線エピタキシー法により作製した。

基板５２にはｎ−ＧａＡｓ　基板を用いた。ｎ型半導体
層５５１）Ｋはｎ−Ｇ＆ＡＬｋＢ、ｐ型半導体層５５ａ
にはｐ　−ＧａＡ八Ｂへを形成した。発光波長は７８０
　ｎｍになるＡｔ組成を選んだ。ｐ型ドーパントにはＢ
ｅ。

ｎ型ドーパントにｆ′ｉｓｉ　　を用い、それぞれに−
セルにより蒸発させドーピングした。上部コンタクト層
はｐ”　ＧａＡＬＡｓ層を形成し、その上層にＩ　ｎ３
０３＋　ＳｎＯ，（Ｉ’ｌ’Ｏ）を真空蒸着により形成
した。

また、裏面電極としてはＣｒ／Ａｕの二層金属膜を同様
に蒸着した。これと比較するため、上部電極を裏面電極
と同様の金属膜とし中央部の面積比率３０％に接点を設
けた発光ダイオードも併せて試作した。発光強度は発光
スペクトルの強度高さで相対的に比較し九。その結果、
ＩＴＯ電極を設けた発光ダイオードからの発光強度は従
来タイプに比べ明らかに発光強度が高いことが分った。

この発光層はＭＯＣＶＤによって形成した場合も同様な
発光強度の電極材依存性が見られた。

実施例５ 本発明の第５の実施例を述べるｅ　１）−ｎ接合を持つ
発光層及びコンタクト膚を液相′ｔビタキシ−（ＬＰＥ
）により形成した。この場合、ｐ−ＧａＡｓ上にｐ−Ｇ
ａＡ！Ａ８／ｎ−ＧａＡｔｋ８　／　ｎ”　ＧａＡＡＡ
ｓを形成し、その上部にＩＴＯ１電極を真空蒸着法によ
り、また裏面にＡｕ／Ｃｒ二層電極を同じく真空蒸着法
によりそれぞれ形成した。

その結果、実施例斗と同様、良好な発光が認められた。

さらに発光部をメサ形状に成形したアレイを作製し九。

アレイの発光部の寸法は４４Ｘ５５μｍでその密度は４
００ドツト／インチになる。

この形状にＩＴＯ電極を形成し、その発光強度を調べた
結果、従来以上の発光強度が得られた。

〔発明の効果〕

本発明によれば、ダイオード構造を有する発光要素が複
数集積された素子において、隣接する発光要素のカソー
ドおよびアノードの両方が互いに電気的に分離した構造
をとることにより、それぞれの電極に独立に電位を印加
できるため、一方の極が共通で他方の電極だけで発光要
素を制御する素子に比べて、外部からの入力信号が少な
くでき、高集積化が可能となる。

また本発明によれば基板上に形成された拡散層領域が発
光要素の下部電極に接続される。拡散層領域は、各発光
要素ごとに分離されているため、同一基板上に形成した
ＭＯＳ）ランジスタのソースないしはドレインと拡散層
を引きだして接続することができる。このため、配線に
よらず発光要素下部電極とＭＯＳトランジスタを接続で
きる。

ＭＯＳトランジスタのゲートに印加する信号を発生する
データレジスタおよびラッチ回路を同一基板上に形成す
れば、素子に入力する信号が大幅に減少し、素子の集積
度を大幅に向上することができる。

また本発明によれば、発光ダイオードの実効発光効率が
上がり、ＬＲＤプリンタ用のＬＥＤアレイの高精彩化が
達成できる。現在の４００　ＤｐＩから次世代の６００
　Ｄｐ１以上へのＬＥＤアレイの高密度化に対応できる
技術である。

【図面の簡単な説明】

第１図は本発明の実施例を示す平面部分構成図、ｗｃ２
図は第１図中ｎ　−ｎ’にそった断面図、第３図は第１
図中１−　Ｉ［［’にそった断面図、第４図は本発明の
実施例を示す平面部分構成図、第５図は第４図中ｖｉ　
−ｖ＋’にそった断面図、第６図は第４図中■−ｘ■’
にそった断面図、第７図は本発明の実施例を示す平面部
分構成図、第８図（ａ）　（１））は第７図中■−髪ｉ
にそった断面図、第９図（ａ）、　（ｂ）は本発明の実
施例を示す回路図、第１０図〜第１２図は本発明の実施
例を示す平面部分構成図、第１５図は従来構造の光プリ
ンタの構造を示す図、第１４図は本発明を応用した素子
を利用した光プリンタの構造を示す図、第１５図（ａ）
は従来構造による集積化光素子の平面部分構成図、第１
５図（１））は第１５図（ａ）のＡ　−Ａ’断面図、第
１６図は従来構造による単体のＬＥＤとＭＯＳ）ランジ
スタを組み合わせた素子の断面図、第１７図は第１４図
の光プリンタで利用する光学系を示す斜視図、第１８図
は、第１１図、第１２図で用いる構成を示す回路図、第
１９図及び第２０図は本発明に基づく素子を形成するた
めの工程図、第２１図は発光ダイオード構造を示す断面
図、第２２図は発光ダイオードをアレイ状に配列した平
面部分構成図、第２３図は第２２図の断面図、第２４図
は他のダイオードをアレイ状に配列した断面図である。 １・・・発光領域、２・・・ポンディングパッド、３・
・・ｐ型領域、４・−・基板、５・・・上部電極、６・
・・ドレイン、７・・・ゲート、８・・・ソース、９・
・・ＭＯＳ。 ５１・・・透明電極層、５２・・・電極層、５３・・・
基板、５４−・コンタクト層％　５５ａ・・・ｐ型半導
体層、ｓｓｂ・・・ｎ型半導体層、５６・・・絶縁層特
許出願人　株式会社　日立製作所

Claims (1)

1. 【特許請求の範囲】 １、半絶縁性あるいは第１導電型基板上に複数の第２導
   電型の不純物領域を形成し、前記第２導電型の不純物領
   域に接続する第２導電型半導体とこれに隣接する第１導
   電型半導体とからなるダイオード構造の発光要素が複数
   集積された素子において、前記第２導電型不純物領域が
   互いに独立しており、それぞれ個別に電位を設定できる
   ように設けられていることを特徴とする集積化光素子。 ２、基板に複数の発光要素を有する集積化光素子におい
   て、各発光要素の夫々の電極がそれぞれ複数の群に分け
   られており、かつ各群の電位が独立に制御される手段を
   設けたことを特徴とする集積化光素子。 ３、請求項１又は２記載の集積化光素子において、発光
   要素駆動用ＦＥＴを同一基板に集積したことを特徴とす
   る集積化光素子。 ４、請求項３記載の集積化光素子において、発光要素駆
   動用ＦＥＴのゲートに与える信号を制御するラッチ回路
   、データレジスタ回路を同一基板上に集積したことを特
   徴とする集積化光素子。 ５、請求項１記載の集積化光素子において、発光要素が
   ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）
   であることを特徴とする集積化光素子。 ６、請求項１記載の集積化光素子において、発光要素が
   ＬＤ（Ｌａｓｅｒ　Ｄｉｏｄｅ）であることを特徴とす
   る集積化光素子。 ７、請求項１記載の集積化光素子において、集積された
   複数の発光要素をいくつかの群に分割し、各群を時分割
   により制御する手段を設けたことを特徴とする集積化光
   素子。 ８、請求項１記載の集積化光素子において、複数の発光
   要素がアレイ状に配置されており、凸状の発光要素の側
   面についてアレイ配列に垂直な側面はメサ状で、アレイ
   配列に平行な側面は逆メサ状となる様に基板方位を選ん
   で作成されていることを特徴とする集積化光素子。 ９、請求項１記載の集積化光素子において、シリコン基
   板の上に周期表III〜Ｖ族化合物半導体を堆積した基板
   を用いることを特徴とする集積化光素子。 １０、請求項３記載の集積化光素子において、シリコン
   基板上に周期表III〜Ｖ族化合物半導体を堆積した基板
   を用い、ＦＥＴをシリコン基板上に、発光要素を周期表
   III〜Ｖ族化合物半導体によつて形成したことを特徴と
   する集積化光素子。 １１、請求項１０記載において、シリコン基板上にラッ
   チ回路、データレジスタ回路を形成したことを特徴とす
   る集積化光素子。 １２、半絶縁性あるいは第１導電型基板上に複数の第２
   導電型の不純物領域を形成し、前記第２導電型の不純物
   領域に接続する第２導電型半導体とこれに隣接する第１
   導電型半導体とからなるダイオード構造の受光要素、す
   なわちＰＤ（Ｐｈｏｔｏ　Ｄｉｏｄｅ）が複数集積され
   た素子において、前記第２導電型不純物領域が互いに独
   立しており、それぞれ個別に電位を設定できるように設
   けられていることを特徴とする集積化光素子。 １３、請求項１２記載の集積化光素子において、受光要
   素駆動用ＦＥＴを同一基板に集積したことを特徴とする
   集積化光素子。 １４、請求項１３記載の集積化光素子において、シリコ
   ン基板上に周期表III〜Ｖ族化合物半導体を堆積した基
   板を用い、ＦＥＴをシリコン基板上に、受光要素を周期
   表III〜Ｖ族化合物半導体によつて形成したことを特徴
   とする集積化光素子。 １５、基板、ｐ−ｎ接合層、コンタクト層及び電極層か
   らなる発光素子において、発光両側に接続された電極が
   少なくとも発光光に対して透過能を持つ材料からなるこ
   とを特徴とする発光素子。 １６、請求項１５記載の発光素子において、シリコン基
   板の上に周期表III−Ｖ族化合物半導体を堆積した基板
   を用いることを特徴とする発光素子。 １７、請求項１５記載の発光素子において、電極材料が
   酸化物であることを特徴とする発光素子。 １８、請求項１５記載の発光素子において、電極材料が
   膜厚３０ｎｍ以下の金属あるいは合金膜であることを特
   徴とする発光素子。 １９、請求項１５〜１８のいずれか１項記載の発光素子
   と同様な構造を有する受光素子。 ２０、請求項１９記載の受光素子において、ｐ−ｎ接合
   層とｐ層とｎ層の間にｐ層あるいはｎ層の不純物濃度よ
   り低い不純物濃度の層を設けたことを特徴とする受光素
   子。 ２１、請求項１又は１２記載の集積化光素子を複数個組
   合せて集合したことを特徴とする集積化光素子モジュー
   ル。 ２２、請求項３又は１３記載の集積化光素子を複数個組
   合せて集合したことを特徴とする集積化光素子モジュー
   ル。 ２３、請求項８記載の集積化光素子を複数個組合せて集
   合したことを特徴とする集積化光素子モジュール。 ２４、請求項２１〜２３のいずれか１項記載の集積化光
   素子モジュールにおいて、発光素子又は受光素子として
   は請求項１５〜２０のいずれか１項に記載の構造を有す
   る素子を用いることを特徴とする集積化光素子モジュー
   ル。 ２５、請求項１記載の集積化光素子で、４００ＤｐＩ（
   Ｄｏｔ　ｐｅｒ　Ｉｎｃｈ）以上のドット密度を有する
   集積化光素子を用いたことを特徴とする光プリンタ用ヘ
   ッド。 ２６、請求項２１〜２４のいずれか１項記載の集積化光
   素子モジュールを用いたことを特徴とする光プリンタ用
   ヘッド。 ２７、請求項１記載の集積化光素子と、別基板上に作成
   したラッチ回路、データレジスタ回路をひとつの実装基
   板にハイブリッドに集積して構成した光プリンタ用ヘッ
   ド。 ２８、請求項２５〜２７のいずれか１項に記載の光プリ
   ンタ用ヘッドを用いた光プリンタ。