JPH02196528A - 終端回路 - Google Patents
終端回路Info
- Publication number
- JPH02196528A JPH02196528A JP1016818A JP1681889A JPH02196528A JP H02196528 A JPH02196528 A JP H02196528A JP 1016818 A JP1016818 A JP 1016818A JP 1681889 A JP1681889 A JP 1681889A JP H02196528 A JPH02196528 A JP H02196528A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- termination circuit
- inverter
- termination
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
伝送線路の終端に設けられる反射波防止用の終端回路に
関し、 低消費電ツノで反射波を防止可能とすることを目的とし
、 コンプリメンタリ・メタル・オキサイド・セミコンダク
タ（０ＭＯ８）構造のインバータを偶数個直列接続して
なり、届終段のインバータの出力を初段のインバータの
入力へ帰還せしめて伝送線路上の信号の波形が変化した
時にのみ整合終端として機能するように構成する。
関し、 低消費電ツノで反射波を防止可能とすることを目的とし
、 コンプリメンタリ・メタル・オキサイド・セミコンダク
タ（０ＭＯ８）構造のインバータを偶数個直列接続して
なり、届終段のインバータの出力を初段のインバータの
入力へ帰還せしめて伝送線路上の信号の波形が変化した
時にのみ整合終端として機能するように構成する。
本発明は終端回路、特に伝送線路の終端に設けられる反
射波防止用の終端回路に関する。
射波防止用の終端回路に関する。
トランジスタ・トランジスタ・ロジック（ＴＴＬ）等の
回路の出力信号を伝送する伝送線路の終端には、伝送線
路に接続された回路等の誤動作の原因となる反射波を防
止するための終端回路が設けられている。
回路の出力信号を伝送する伝送線路の終端には、伝送線
路に接続された回路等の誤動作の原因となる反射波を防
止するための終端回路が設けられている。
第８図は、従来の終端回路を説明するための図である。
同図中、ＴＴＬ集積回路＜Ｉｃ）１００は伝送線路１０
１と接続しており、伝送線路１０１にはメモリ回路１０
２１〜１０２Ｔ１１が接続されている。伝送線路１０１
の終端には、抵抗Ｒ＋、Ｒ２が直列接続された終端回路
１０３が設けられている。抵抗Ｒ１の一端は電源電圧Ｖ
ｃｃに接続され、抵抗Ｒ２の一端は接地され、抵抗Ｒ１
とＲ２の接続点は伝送線路１０１に接続され−でいる。
１と接続しており、伝送線路１０１にはメモリ回路１０
２１〜１０２Ｔ１１が接続されている。伝送線路１０１
の終端には、抵抗Ｒ＋、Ｒ２が直列接続された終端回路
１０３が設けられている。抵抗Ｒ１の一端は電源電圧Ｖ
ｃｃに接続され、抵抗Ｒ２の一端は接地され、抵抗Ｒ１
とＲ２の接続点は伝送線路１０１に接続され−でいる。
しかし、この従来回路は整合終端として機能するものの
、抵抗Ｒ＋ 、Ｒｚには常にＤＣ的に電流が流れるため
に終端回路１０３の消費電力は大きい。
、抵抗Ｒ＋ 、Ｒｚには常にＤＣ的に電流が流れるため
に終端回路１０３の消費電力は大きい。
従って、従来回路は消ｌｖｔ力が大であるという問題が
生じていた。
生じていた。
本発明は、低消費電力で反射波を防１）、 ｉＪ能とす
ることのできる終端回路を提供することを目的とする。
ることのできる終端回路を提供することを目的とする。
第１図は、本発明の原理説明図である。同図中、終端回
路は反射波防止用として伝送線路１の終端に設けられる
。２１〜２Ｔｌは、偶数個直列接続されたコンプリメン
タリ・メタル・オキサイド・セミコンダクタ（０ＭＯ８
）構造のインバータである。
路は反射波防止用として伝送線路１の終端に設けられる
。２１〜２Ｔｌは、偶数個直列接続されたコンプリメン
タリ・メタル・オキサイド・セミコンダクタ（０ＭＯ８
）構造のインバータである。
最終段のインバータ２ＴＩの出力が初段のインバータ２
１の入力へ帰還され、終端回路は伝送線路１上の信号の
波形が変化した時にのみ整合終端として機能する。
１の入力へ帰還され、終端回路は伝送線路１上の信号の
波形が変化した時にのみ整合終端として機能する。
従って、終端回路は伝送線路上の信号の波形が変化した
時にのみ電力を消費するので、低消費電力で反射波を防
止することができる。
時にのみ電力を消費するので、低消費電力で反射波を防
止することができる。
（実施例）
第２図は、本発明の一実施例を示す。同図中、￥ｌｔｌ
口端１０は２ ｆｌ！ｌの直列接続された０ＭＯ３構造
のインバータ１２１，１２２からなる。、ｖｃｃは電源
電圧を示し、端子１１は伝送線路（図示せず）に接続さ
れる。インバータ１２２の出力は、インバータ１２１の
入力へ帰還される。
口端１０は２ ｆｌ！ｌの直列接続された０ＭＯ３構造
のインバータ１２１，１２２からなる。、ｖｃｃは電源
電圧を示し、端子１１は伝送線路（図示せず）に接続さ
れる。インバータ１２２の出力は、インバータ１２１の
入力へ帰還される。
第３図は、第２図の実施例の：Ｑ理図を示し、第２図と
同一部分には同一符号を付し、その説明は省略する。
同一部分には同一符号を付し、その説明は省略する。
第４図は、終端回路１ｏの使用例を示す。同図中、ＴＴ
Ｌ−ＩＣ２０は伝送線路２１と接続しており、伝送線路
２１にはメモリ回路２２１〜２２１ｎが接続されている
。伝送線路２１の終端には、第２．３図に示す構成の終
端回路１ｏが設けられている。なお、伝送線路２１に接
続される回路がメモリ回路２２１〜２２ｍに限定される
ものではないことは言うまでもない。
Ｌ−ＩＣ２０は伝送線路２１と接続しており、伝送線路
２１にはメモリ回路２２１〜２２１ｎが接続されている
。伝送線路２１の終端には、第２．３図に示す構成の終
端回路１ｏが設けられている。なお、伝送線路２１に接
続される回路がメモリ回路２２１〜２２ｍに限定される
ものではないことは言うまでもない。
次に、ベルシェロン（Ｂ ｅｒｇｅｒｏｎ ）図法を用
いた波形解析により伝送線路２１十の（ｉ号波形の状態
について説明する。
いた波形解析により伝送線路２１十の（ｉ号波形の状態
について説明する。
先ず、ＴＴＬＩＣ２０の出力信号がハイレベルからロー
レベルに変化した場合について第５図と共に説明する。
レベルに変化した場合について第５図と共に説明する。
同図中、■は−ｒＴｌ−Ｉ Ｃ２０のＶＯＬ−１ＯＬ特
性、且はＴＴＬ−ＩＣ２０のＶｏＨ−１０）−１特性、
ｍ Ｈは終端回路１０のハイレベル側特竹を示す。ＶＯ
Ｌは［］−レベル出力電圧、ＶＯＨはハイレベル出力電
１■、■ｏ１−はローレベル出力電流、Ｉ ｏ ト１は
ハイレベル出力電流を表わす。終端回路を設けない場合
の伝送線路２１における電圧電流変化を一点鎖線で示し
、終端回路１０を設けた場合の電圧電流変化を破線で示
す。
性、且はＴＴＬ−ＩＣ２０のＶｏＨ−１０）−１特性、
ｍ Ｈは終端回路１０のハイレベル側特竹を示す。ＶＯ
Ｌは［］−レベル出力電圧、ＶＯＨはハイレベル出力電
１■、■ｏ１−はローレベル出力電流、Ｉ ｏ ト１は
ハイレベル出力電流を表わす。終端回路を設けない場合
の伝送線路２１における電圧電流変化を一点鎖線で示し
、終端回路１０を設けた場合の電圧電流変化を破線で示
す。
破線で示す電圧電流変化より明らかな如く、終端回路１
０を設けることにより伝送線路２１上の反射波が抑えら
れることが確認できる。なお、終端回路１０内では最終
段のインバータ１２２の出力が初段のインバータ１２１
の入力へ帰還されるので、終端回路１０の出力側はイン
バータ１２１゜１２２により決定される遅延時間少にＴ
ＴＬ−ＩＣ２０の出力信号レベルと同一レベルに切り苔
ねる。従って、伝送線路２１における信号波形の整合終
端の終了後に終端回路１０の出力側の信号レベルが切り
替わるように上記遅延時間を設定することにより、この
切り替わり後の終端回路１０による電力の消費をなくす
ことができる。
０を設けることにより伝送線路２１上の反射波が抑えら
れることが確認できる。なお、終端回路１０内では最終
段のインバータ１２２の出力が初段のインバータ１２１
の入力へ帰還されるので、終端回路１０の出力側はイン
バータ１２１゜１２２により決定される遅延時間少にＴ
ＴＬ−ＩＣ２０の出力信号レベルと同一レベルに切り苔
ねる。従って、伝送線路２１における信号波形の整合終
端の終了後に終端回路１０の出力側の信号レベルが切り
替わるように上記遅延時間を設定することにより、この
切り替わり後の終端回路１０による電力の消費をなくす
ことができる。
次に、ＴＴＬ−ＩＣ２０の出力信号がローレベルがハイ
レベルに変化した場合について第６図と共に説明する。
レベルに変化した場合について第６図と共に説明する。
同図中、第５図と同−特性には同一符号を付す。第６図
において、ＩＩ［Ｌは終端回路１０のローレベル側特性
を示→。又、終端回路を設けない場合の伝送線路２１に
おける電圧電流変化を一点鎖線で示し、終端回路１０を
設けた場合の電圧電流変化を破線で示す１．この場合も
破線で示す電圧電流変化より明らかな如く、終端回路１
０を設けることにより伝送線路２１上の反射波が抑えら
れることが確認できる。又、終端回路１０による出力側
の信号レベルの切り替わり後の電力の消費はない。
において、ＩＩ［Ｌは終端回路１０のローレベル側特性
を示→。又、終端回路を設けない場合の伝送線路２１に
おける電圧電流変化を一点鎖線で示し、終端回路１０を
設けた場合の電圧電流変化を破線で示す１．この場合も
破線で示す電圧電流変化より明らかな如く、終端回路１
０を設けることにより伝送線路２１上の反射波が抑えら
れることが確認できる。又、終端回路１０による出力側
の信号レベルの切り替わり後の電力の消費はない。
第７図は、第５．６図の解析結束を示寸図であり、第７
図（ａ、 ）は終端回路が設けられない場合の伝送線路
２１のメモリ回路２２ｍ付近での信号波形を示し、第７
図（ｂ）は終端回路１０を設（プた場合の伝送線路２１
のメ〔り回路２２ｍ付近での信号波形を示す。第７図か
らも、終端回路１０を設けることにより反射波によるア
ンダーシュートの発生が抑制されることがわかる。
図（ａ、 ）は終端回路が設けられない場合の伝送線路
２１のメモリ回路２２ｍ付近での信号波形を示し、第７
図（ｂ）は終端回路１０を設（プた場合の伝送線路２１
のメ〔り回路２２ｍ付近での信号波形を示す。第７図か
らも、終端回路１０を設けることにより反射波によるア
ンダーシュートの発生が抑制されることがわかる。
なお、終端回路１０内のインバータの数は２個に限定さ
れるものではなく、所望の遅延時間を得られれば任意の
偶数個設けても良い。
れるものではなく、所望の遅延時間を得られれば任意の
偶数個設けても良い。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い梯々の変形が可能であり、本発明からこれ
らを排除するものではない。
の主旨に従い梯々の変形が可能であり、本発明からこれ
らを排除するものではない。
本発明によれば、０ＭＯ８構造のインバータを偶数個直
列接続して最終段のインバータの出力を初段のインバー
タの入力へ帰還しているので、伝送線路上の信号の波形
が変化した時にのみ整合終端として機能し、低消費電力
で反射波を防止することができ、実用的には極めて有用
である。
列接続して最終段のインバータの出力を初段のインバー
タの入力へ帰還しているので、伝送線路上の信号の波形
が変化した時にのみ整合終端として機能し、低消費電力
で反射波を防止することができ、実用的には極めて有用
である。
第１図は本発明の原叩説明図、
第２図は本発明の一実施例を示す回路図、第３図は第２
図の実施例の論理図、 第４図は終端回路の使用例を示す図、 第５図及び第６図は夫々ベル２１０２図法を用いた伝送
線路上の波形解析を示す図、 第７図は第５．６図の波形解析結果を示す図、第８図は
従来の終端回路を説明するための図である。 第１図 第１図〜第７図において、 １．２１は伝送線路、 ２１〜２１．１２＋ 、１２２はインバータ、１０は終
端回路、 １１は端子、 ２０はＴＴＬ−Ｉ Ｃ。 ２２＋〜２２正はメモリ回路 を示す。 杢４ダ剪の一賀防り軸示す目面シｎ 第２図 早２図の豫裳亀伸１の１１ＩＦ理Ｎ己 第３図 第４図
図の実施例の論理図、 第４図は終端回路の使用例を示す図、 第５図及び第６図は夫々ベル２１０２図法を用いた伝送
線路上の波形解析を示す図、 第７図は第５．６図の波形解析結果を示す図、第８図は
従来の終端回路を説明するための図である。 第１図 第１図〜第７図において、 １．２１は伝送線路、 ２１〜２１．１２＋ 、１２２はインバータ、１０は終
端回路、 １１は端子、 ２０はＴＴＬ−Ｉ Ｃ。 ２２＋〜２２正はメモリ回路 を示す。 杢４ダ剪の一賀防り軸示す目面シｎ 第２図 早２図の豫裳亀伸１の１１ＩＦ理Ｎ己 第３図 第４図
Claims (1)
- 【特許請求の範囲】 伝送線路（１）の終端に設けられる反射波防止用の終端
回路であつて、 コンプリメンタリ・メタル・オキサイド・セミコンダク
タ（ＣＭＯＳ）構造のインバータ（２＿１〜２＿ｎ）を
偶数個直列接続してなり、最終段のインバータ（２＿ｎ
）の出力を初段のインバータ（２＿１）の入力へ帰還せ
しめて該伝送線路（１）上の信号の波形が変化した時に
のみ整合終端として機能することを特徴とする終端回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016818A JPH02196528A (ja) | 1989-01-26 | 1989-01-26 | 終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016818A JPH02196528A (ja) | 1989-01-26 | 1989-01-26 | 終端回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02196528A true JPH02196528A (ja) | 1990-08-03 |
Family
ID=11926754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1016818A Pending JPH02196528A (ja) | 1989-01-26 | 1989-01-26 | 終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02196528A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116214A (ja) * | 1989-09-29 | 1991-05-17 | Hitachi Ltd | 終端回路 |
| JPH0661786A (ja) * | 1992-06-10 | 1994-03-04 | Internatl Business Mach Corp <Ibm> | 伝送ライン終端器 |
| EP0554121A3 (en) * | 1992-01-31 | 1994-07-27 | Ibm | Line termination circuit |
-
1989
- 1989-01-26 JP JP1016818A patent/JPH02196528A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03116214A (ja) * | 1989-09-29 | 1991-05-17 | Hitachi Ltd | 終端回路 |
| EP0554121A3 (en) * | 1992-01-31 | 1994-07-27 | Ibm | Line termination circuit |
| JPH0661786A (ja) * | 1992-06-10 | 1994-03-04 | Internatl Business Mach Corp <Ibm> | 伝送ライン終端器 |
| EP0573807A3 (en) * | 1992-06-10 | 1994-07-27 | Ibm | Zero power transmission line terminator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4761567A (en) | Clock scheme for VLSI systems | |
| US5019724A (en) | Noise tolerant input buffer | |
| US6285209B1 (en) | Interface circuit and input buffer integrated circuit including the same | |
| EP0237898B1 (en) | Semiconductor large scale integrated circuit with noise cut circuit | |
| US5608877A (en) | Reset based computer bus identification method and circuit resilient to power transience | |
| US5120988A (en) | Clock generator circuit providing reduced current consumption | |
| EP0771072B1 (en) | Input circuit for mode setting | |
| US5661416A (en) | Interface circuit and interface-network system using the same | |
| JPH02196528A (ja) | 終端回路 | |
| US6160422A (en) | Power saving clock buffer | |
| US5280596A (en) | Write-acknowledge circuit including a write detector and a bistable element for four-phase handshake signalling | |
| US6956400B2 (en) | Converter from ECL to CMOS and network element for transmitting signals | |
| JPH0380711A (ja) | 半導体レベル変換装置 | |
| JP3147955B2 (ja) | 半導体装置 | |
| JPH0583113A (ja) | 半導体集積回路装置とマイクロプロセツサ及びマイクロコンピユータ | |
| JP2565083B2 (ja) | トライステートバスプルアップ回路 | |
| JPH0332137A (ja) | 信号伝送装置 | |
| JPH0983338A (ja) | 半導体装置 | |
| JP2690615B2 (ja) | 論理回路 | |
| EP0715411A2 (en) | Low-power-dissipation CMOS circuits | |
| JPH02174257A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPH0369446B2 (ja) | ||
| JPS639768B2 (ja) | ||
| JPH031614A (ja) | スリーステートバッファ回路 | |
| JPH05226970A (ja) | プログラマブル・ディレー・ライン装置 |