JPH0219704B2 - - Google Patents
Info
- Publication number
- JPH0219704B2 JPH0219704B2 JP14981283A JP14981283A JPH0219704B2 JP H0219704 B2 JPH0219704 B2 JP H0219704B2 JP 14981283 A JP14981283 A JP 14981283A JP 14981283 A JP14981283 A JP 14981283A JP H0219704 B2 JPH0219704 B2 JP H0219704B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- wave rectifier
- full
- mode
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は可変直流出力電圧を発生する整流装
置に関するものである。
置に関するものである。
第１図は３相全波整流装置の基本構成を示すも
ので１は３相交流電源、２，３，４はそれぞれこ
の３相交流電源のＲ相、Ｓ相、Ｔ相、５は３相全
波整流ユニツト、６，７，８はそれぞれ３相全波
整流ユニツトの入力線Ｕ相、Ｖ相、Ｗ相、９，１
０はそれぞれ３相全波整流ユニツト５の出力線Ｐ
及びＮ、UPは３相全波整流ユニツト５を構成す
るＵ相Ｐ側のサイリスタ、UNはＵ相Ｎ側のサイ
リスタ、VPはＶ相Ｐ側のサイリスタ、VNはＶ
相Ｎ側のサイリスタ、WPはＷ相Ｐ側のサイリス
タ、WNはＷ相Ｎ側のサイリスタを示す。なお３
相交流電源１の相名称Ｒ、Ｓ、Ｔ相と３相全波整
流ユニツト５の入力線Ｕ、Ｖ、Ｗ相を別名称とし
たのは後の説明を分り易くする為であり、通常Ｒ
とＵ、ＳとＶ、ＴとＷの各線が接続されている。
ので１は３相交流電源、２，３，４はそれぞれこ
の３相交流電源のＲ相、Ｓ相、Ｔ相、５は３相全
波整流ユニツト、６，７，８はそれぞれ３相全波
整流ユニツトの入力線Ｕ相、Ｖ相、Ｗ相、９，１
０はそれぞれ３相全波整流ユニツト５の出力線Ｐ
及びＮ、UPは３相全波整流ユニツト５を構成す
るＵ相Ｐ側のサイリスタ、UNはＵ相Ｎ側のサイ
リスタ、VPはＶ相Ｐ側のサイリスタ、VNはＶ
相Ｎ側のサイリスタ、WPはＷ相Ｐ側のサイリス
タ、WNはＷ相Ｎ側のサイリスタを示す。なお３
相交流電源１の相名称Ｒ、Ｓ、Ｔ相と３相全波整
流ユニツト５の入力線Ｕ、Ｖ、Ｗ相を別名称とし
たのは後の説明を分り易くする為であり、通常Ｒ
とＵ、ＳとＶ、ＴとＷの各線が接続されている。
第２図は第１図のような３相全波整流装置で可
変直流出力電圧を発生させる場合の従来の一般的
な点弧制御による出力電圧波形と導通サイリスタ
の時間的変化を示すもので、図から明らかな如く
一定直流出力電圧に対しては、各サイリスタとも
同一の位相角αで対称的に点弧制御されている。
衆知の如くこのような整流方式では電圧に対する
電流の位相を制御するものである為、低出力時に
は力率が悪く大きな無効電力を発生する欠点があ
る。
変直流出力電圧を発生させる場合の従来の一般的
な点弧制御による出力電圧波形と導通サイリスタ
の時間的変化を示すもので、図から明らかな如く
一定直流出力電圧に対しては、各サイリスタとも
同一の位相角αで対称的に点弧制御されている。
衆知の如くこのような整流方式では電圧に対する
電流の位相を制御するものである為、低出力時に
は力率が悪く大きな無効電力を発生する欠点があ
る。
この発明は上述の如く、第１図に示すようなサ
イリスタを整流素子とする３相全波整流装置で、
第２図に示すような対称位相制御により可変直流
出力電圧を発生させた場合、特に低出力時には力
率が悪く、大きな無効電力を発生する欠点がある
のを除去し、低出力域の力率を向上させ、無効電
力の発生の少い整流方式、点弧制御方式を提供す
る為になされたものである。
イリスタを整流素子とする３相全波整流装置で、
第２図に示すような対称位相制御により可変直流
出力電圧を発生させた場合、特に低出力時には力
率が悪く、大きな無効電力を発生する欠点がある
のを除去し、低出力域の力率を向上させ、無効電
力の発生の少い整流方式、点弧制御方式を提供す
る為になされたものである。
以下この発明の一実施例を図について説明す
る。第３図に於て５１，５２，５３，５４，５
５，５６はそれぞれ第１、第２、第３、第４、第
５、第６の３相全波整流ユニツトでそれぞれUP，
UN，VP，VN，WP，WNのサイリスタを備え
ている。Ｌ１ａ，Ｌ１ｂ〜Ｌ６ａ，Ｌ６ｂはリア
クトルを示す。第１〜第６の３相全波整流ユニツ
ト５１〜５６の内部構成は第１図の５と同一であ
るが、３相交流電源１との入力線の接続は第１及
び第２の３相全波整流ユニツト５１，５２がＲ−
Ｕ、Ｓ−Ｖ、Ｔ−Ｗ、第３及び第４の３相全波整
流ユニツト５３，５４がＳ−Ｕ、Ｔ−Ｖ、Ｒ−
Ｗ、第５及び第６の３相全波整流ユニツト５５，
５６がＴ−Ｕ、Ｒ−Ｖ、Ｓ−Ｗの接続となるよう
相を入れ換えて接続されており、又、出力線Ｐ、
ＮはそれぞれリアクトルＬ１ａ，Ｌ１ｂ，Ｌ２
ａ，Ｌ２ｂ〜Ｌ６ａ，Ｌ６ｂを介して相互に並列
接続されている。
る。第３図に於て５１，５２，５３，５４，５
５，５６はそれぞれ第１、第２、第３、第４、第
５、第６の３相全波整流ユニツトでそれぞれUP，
UN，VP，VN，WP，WNのサイリスタを備え
ている。Ｌ１ａ，Ｌ１ｂ〜Ｌ６ａ，Ｌ６ｂはリア
クトルを示す。第１〜第６の３相全波整流ユニツ
ト５１〜５６の内部構成は第１図の５と同一であ
るが、３相交流電源１との入力線の接続は第１及
び第２の３相全波整流ユニツト５１，５２がＲ−
Ｕ、Ｓ−Ｖ、Ｔ−Ｗ、第３及び第４の３相全波整
流ユニツト５３，５４がＳ−Ｕ、Ｔ−Ｖ、Ｒ−
Ｗ、第５及び第６の３相全波整流ユニツト５５，
５６がＴ−Ｕ、Ｒ−Ｖ、Ｓ−Ｗの接続となるよう
相を入れ換えて接続されており、又、出力線Ｐ、
ＮはそれぞれリアクトルＬ１ａ，Ｌ１ｂ，Ｌ２
ａ，Ｌ２ｂ〜Ｌ６ａ，Ｌ６ｂを介して相互に並列
接続されている。
本発明は要求される出力電圧レベルに応じ第１
〜第６の３相全波整流ユニツト５１〜５６を４つ
のモードに切換えて運転するもので、サイリスタ
を理想整流素子と仮定し、３相交流電源１の線間
電圧の波高値をEm、３相全波整流ユニツトの直
流出力電圧をEdα、Edαの最大値をEdoとすると
Edα＝０〜3/πEm、Edo＝3/πEmとなるがEdα＝
０〜1/3Edoの場合はモード、Edα＝1/3Edo〜
２／３Edoの場合はモード、Edα＝2/3Edo〜5/6
Edoの場合はモード、Edα＝5/6Edo〜Edoの場
合はモードで運転するものとする。モード〜
については後述する。
〜第６の３相全波整流ユニツト５１〜５６を４つ
のモードに切換えて運転するもので、サイリスタ
を理想整流素子と仮定し、３相交流電源１の線間
電圧の波高値をEm、３相全波整流ユニツトの直
流出力電圧をEdα、Edαの最大値をEdoとすると
Edα＝０〜3/πEm、Edo＝3/πEmとなるがEdα＝
０〜1/3Edoの場合はモード、Edα＝1/3Edo〜
２／３Edoの場合はモード、Edα＝2/3Edo〜5/6
Edoの場合はモード、Edα＝5/6Edo〜Edoの場
合はモードで運転するものとする。モード〜
については後述する。
第４図は各運転モードに対応した第１〜第６の
３相全波整流ユニツト５１〜５６の等価回路と出
力電圧波形を示す。
３相全波整流ユニツト５１〜５６の等価回路と出
力電圧波形を示す。
第５図は交流電源位相ωt＝０〜4π（２周期分）
の期間に於ける第１〜第６の各３相全波整流ユニ
ツト５１〜５６を構成するサイリスタの各モード
に於ける点弧制御の状況を示す一覧表である。第
４図、第５図から明らかな如くωt＝０〜2πの期
間に於てはモードでは、各３相全波整流ユニツ
ト５１〜５６は単相モードで運転される。即ち、
第１、第３、第５の３相全波整流ユニツト５１，
５３，５５のサイリスタUPは要求される出力電
圧レベルに応じて位相制御、VP，VNは常時導
通（ダイオードと同特性）、WP，UN，WNは常
時不導通とされ、第４図イの出力電圧が発生す
る。また、第２、第４、第６の３相全波整流ユニ
ツトの５２，５４，５６のサイリスタUNは位相
制御、VP，VNは常時導通、UP，WP，WNは
常時不導通とされ、第４図イと同様の出力電圧が
発生する。モードでは単相モード運転で、第
１、第３、第５の３相全波整流ユニツト５１，５
３，５５のサイリスタUPは位相制御、VP，
UN，VNは常時導通、WP，WNは常時不導通と
され、第４図ロの出力電圧となる。また、第２、
第４、第６の３相全波整流ユニツト５２，５４，
５６のUNは位相制御、UP，VP，VNは常時導
通、WP，WNは常時不導通とされ、第４図ロと
同様の出力電圧となる。モードでは３相モード
運転であり、第１、第３、第５の３相全波整流ユ
ニツト５１，５３，５５のサイリスタUPは位相
制御、VP，WP，VN，WNは常時導通、UNは
常時不導通とされ第４図ハの出力電圧となり、第
２、第４、第６の３相全波整流ユニツト５２，５
４，５６のサイリスタUNは位相制御、VP，
WP，VN，WNは常時導通、UPは常時不導通と
され、第４図ハと同様な出力電圧となる。モード
では３相モード運転であり、第１、第３、第５
の３相全波整流ユニツト５１，５３，５５のサイ
リスタUPは位相制御、VP，WP，UN，VN，
WNは常時導通で第４図ニの出力電圧となる。ま
た、第２、第４、第６の３相全波整流ユニツト５
２，５４，５６のサイリスタUNは位相制御、
UP，VP，WP，VN，WNは常時導通で、第４
図ニと同様な出力電圧となる。更に中性点電位か
ら見た上下の平均出力電圧の差を平均的に零にす
る為次のωt＝2π〜4πの期間では３対の整流ユニ
ツトを構成する２個の３相全波整流ユニツトの制
御方式を相互に切替え即ちサイリスタUPとUN
を置き替えてゲート制御し第４図の如き出力電圧
を得る。
の期間に於ける第１〜第６の各３相全波整流ユニ
ツト５１〜５６を構成するサイリスタの各モード
に於ける点弧制御の状況を示す一覧表である。第
４図、第５図から明らかな如くωt＝０〜2πの期
間に於てはモードでは、各３相全波整流ユニツ
ト５１〜５６は単相モードで運転される。即ち、
第１、第３、第５の３相全波整流ユニツト５１，
５３，５５のサイリスタUPは要求される出力電
圧レベルに応じて位相制御、VP，VNは常時導
通（ダイオードと同特性）、WP，UN，WNは常
時不導通とされ、第４図イの出力電圧が発生す
る。また、第２、第４、第６の３相全波整流ユニ
ツトの５２，５４，５６のサイリスタUNは位相
制御、VP，VNは常時導通、UP，WP，WNは
常時不導通とされ、第４図イと同様の出力電圧が
発生する。モードでは単相モード運転で、第
１、第３、第５の３相全波整流ユニツト５１，５
３，５５のサイリスタUPは位相制御、VP，
UN，VNは常時導通、WP，WNは常時不導通と
され、第４図ロの出力電圧となる。また、第２、
第４、第６の３相全波整流ユニツト５２，５４，
５６のUNは位相制御、UP，VP，VNは常時導
通、WP，WNは常時不導通とされ、第４図ロと
同様の出力電圧となる。モードでは３相モード
運転であり、第１、第３、第５の３相全波整流ユ
ニツト５１，５３，５５のサイリスタUPは位相
制御、VP，WP，VN，WNは常時導通、UNは
常時不導通とされ第４図ハの出力電圧となり、第
２、第４、第６の３相全波整流ユニツト５２，５
４，５６のサイリスタUNは位相制御、VP，
WP，VN，WNは常時導通、UPは常時不導通と
され、第４図ハと同様な出力電圧となる。モード
では３相モード運転であり、第１、第３、第５
の３相全波整流ユニツト５１，５３，５５のサイ
リスタUPは位相制御、VP，WP，UN，VN，
WNは常時導通で第４図ニの出力電圧となる。ま
た、第２、第４、第６の３相全波整流ユニツト５
２，５４，５６のサイリスタUNは位相制御、
UP，VP，WP，VN，WNは常時導通で、第４
図ニと同様な出力電圧となる。更に中性点電位か
ら見た上下の平均出力電圧の差を平均的に零にす
る為次のωt＝2π〜4πの期間では３対の整流ユニ
ツトを構成する２個の３相全波整流ユニツトの制
御方式を相互に切替え即ちサイリスタUPとUN
を置き替えてゲート制御し第４図の如き出力電圧
を得る。
各モード〜において、第１と第２、第３と
第４、第５と第６の３相全波整流ユニツトは、そ
の出力電圧間に180゜の位相のずれを生じるよう各
サイリスタを選択し制御している。また、軽負荷
時各３相全波整流ユニツト５１〜５６の出力電流
が不連続になるのを防止するため、各ユニツトの
出力側はリアクトルＬ１ａ〜Ｌ６ｂを介して相互
に並列接続されている。このように構成された本
発明による装置において、第１、第３、第５の３
相全波整流ユニツト５１，５３，５５の出力電圧
は、入力端がそれぞれ相を入れ替えて３相電源１
の出力端に接続されているので相互に120゜づつの
位相のずれがあり、また、第２、第４、第６の３
相全波整流ユニツト５２，５４，５６の出力電圧
も同様の理由で相互に120゜づつの位相のずれがあ
る。一方、前述したように第１と第２、第３と第
４、第５と第６の３相全波整流ユニツトの出力電
圧相互間にも180゜の位相のずれがある。従つて、
全ての３相全波整流ユニツト５１〜５６の出力電
圧相互間には、60゜づつの位相のずれがある事に
なり、リアクトルＬ１ａ〜Ｌ６ｂを介して並列接
続された各ユニツトの合成出力電流は各モードに
おいて極めてスムースなものとなる。
第４、第５と第６の３相全波整流ユニツトは、そ
の出力電圧間に180゜の位相のずれを生じるよう各
サイリスタを選択し制御している。また、軽負荷
時各３相全波整流ユニツト５１〜５６の出力電流
が不連続になるのを防止するため、各ユニツトの
出力側はリアクトルＬ１ａ〜Ｌ６ｂを介して相互
に並列接続されている。このように構成された本
発明による装置において、第１、第３、第５の３
相全波整流ユニツト５１，５３，５５の出力電圧
は、入力端がそれぞれ相を入れ替えて３相電源１
の出力端に接続されているので相互に120゜づつの
位相のずれがあり、また、第２、第４、第６の３
相全波整流ユニツト５２，５４，５６の出力電圧
も同様の理由で相互に120゜づつの位相のずれがあ
る。一方、前述したように第１と第２、第３と第
４、第５と第６の３相全波整流ユニツトの出力電
圧相互間にも180゜の位相のずれがある。従つて、
全ての３相全波整流ユニツト５１〜５６の出力電
圧相互間には、60゜づつの位相のずれがある事に
なり、リアクトルＬ１ａ〜Ｌ６ｂを介して並列接
続された各ユニツトの合成出力電流は各モードに
おいて極めてスムースなものとなる。
第６図は上述の如く出力電流電圧レベルに応じ
４つのモードに切替え非対称点弧制御を行つた場
合の制御角αと出力電圧Edαの関係を示す特性
図、第７図は横軸に出力電圧Edα／Edo、縦軸に
無効電力Ｑ／Edo・Id（但しＱは基本波無効電力、
Idは直流出力電流を示す）をとつて両者の関係を
示す電力円線図で比較の為本発明による非対称制
御による場合ａと従来の対称制御による通常の３
相全波整流の場合ｂとを示しており、図から明ら
かな如く電力円線図に於ける弧の半径は、通常の
３相全波方式ｂにくらべ本発明の場合ａは1/6と
なつており無効電力の発生が大巾に少くなつてい
る。また、第８図は基本波力率cosφ1と出力電圧
Edα／Edoの関係を示すａは本発明によるもの、
ｂは通常の３相全波整流の場合である。図から明
らかなように、低中出力域に於ける基本波力率が
大巾に改善されている。
４つのモードに切替え非対称点弧制御を行つた場
合の制御角αと出力電圧Edαの関係を示す特性
図、第７図は横軸に出力電圧Edα／Edo、縦軸に
無効電力Ｑ／Edo・Id（但しＱは基本波無効電力、
Idは直流出力電流を示す）をとつて両者の関係を
示す電力円線図で比較の為本発明による非対称制
御による場合ａと従来の対称制御による通常の３
相全波整流の場合ｂとを示しており、図から明ら
かな如く電力円線図に於ける弧の半径は、通常の
３相全波方式ｂにくらべ本発明の場合ａは1/6と
なつており無効電力の発生が大巾に少くなつてい
る。また、第８図は基本波力率cosφ1と出力電圧
Edα／Edoの関係を示すａは本発明によるもの、
ｂは通常の３相全波整流の場合である。図から明
らかなように、低中出力域に於ける基本波力率が
大巾に改善されている。
上記説明では簡単のため、３相全波整流ユニツ
トはサイリスタ６個で構成される最も基本的なも
ので説明したが、必要とされる電圧、電流値によ
つてサイリスタ素子を直並列に接続しても、また
３相全波整流ユニツト自体の一個分を直並列域は
逆方向の出力電流が得られるよう逆並列に接続し
たものについても上記実施例と同様の効果を奏す
る。更に３相全波整流ユニツトの構成素子はサイ
リスタで説明したが、導通位相制御可能な他の素
子、例えばトランジスタ、ゲートターンオフサイ
リスタ等であつても同様の効果が得られる。
トはサイリスタ６個で構成される最も基本的なも
ので説明したが、必要とされる電圧、電流値によ
つてサイリスタ素子を直並列に接続しても、また
３相全波整流ユニツト自体の一個分を直並列域は
逆方向の出力電流が得られるよう逆並列に接続し
たものについても上記実施例と同様の効果を奏す
る。更に３相全波整流ユニツトの構成素子はサイ
リスタで説明したが、導通位相制御可能な他の素
子、例えばトランジスタ、ゲートターンオフサイ
リスタ等であつても同様の効果が得られる。
以上のように、この発明によれば複数対の整流
ユニツトを並列接続し要求される出力直流電圧レ
ベルに応じてモードを切替え、整流ユニツトを構
成するスイツチング素子を非対称点弧制御する事
により、低出力電圧域に於ても力率が良く、無効
電力の発生が少い整流方式が得られる効果があ
り、且つ入力電源の相を各対毎にずらせて接続し
ているので、非対称制御による電源側の不平衝も
防止出来る効果がある。またこのような無効電力
の発生の少い整流装置が負荷となる場合は、３相
交流電源としてフライホイール発電機等を使用す
る場合、発電機の所要皮相電力が少くて済むのは
勿論、発電機の出力電圧変動も小さくなるという
効果を有する。そしてこのような特徴を有する整
流装置は低電圧大電流を要求されるレオナード
用、無効電力の発生が多い核融合用磁場コイル電
源向として特に有効と考えられる。
ユニツトを並列接続し要求される出力直流電圧レ
ベルに応じてモードを切替え、整流ユニツトを構
成するスイツチング素子を非対称点弧制御する事
により、低出力電圧域に於ても力率が良く、無効
電力の発生が少い整流方式が得られる効果があ
り、且つ入力電源の相を各対毎にずらせて接続し
ているので、非対称制御による電源側の不平衝も
防止出来る効果がある。またこのような無効電力
の発生の少い整流装置が負荷となる場合は、３相
交流電源としてフライホイール発電機等を使用す
る場合、発電機の所要皮相電力が少くて済むのは
勿論、発電機の出力電圧変動も小さくなるという
効果を有する。そしてこのような特徴を有する整
流装置は低電圧大電流を要求されるレオナード
用、無効電力の発生が多い核融合用磁場コイル電
源向として特に有効と考えられる。
第１図は３相全波整流装置の基本構成図、第２
図は第１図の構成により可変直流出力電圧を発生
する場合の従来の点弧制御方式による出力電圧波
形と導通サイリスタの時間的変化を示す説明図、
第３図はこの発明の一実施例による整流装置の構
成図、第４図は第３図の構成による整流装置の各
モードに於ける等価回路と出力電圧波形を示す説
明図、第５図は各モードに於けるサイリスタの点
弧制御方式を示す一覧表、第６図はこの発明の整
流装置による制御角αと出力電圧の関係を示す特
性図、第７図は同じく出力電圧と無効電力の関係
を示す電力円線図、第８図は同じく基本波力率と
出力電圧の関係を示す特性図である。 図に於て、１は３相交流電源、２は３相交流電
源のＲ相、３はＳ相、４はＴ相、５は３相全波整
流ユニツト、６は３相全波整流ユニツトの入力線
Ｕ相、７はＶ相、８はＷ相、９は３相全波整流ユ
ニツトの出力線Ｐ、１０は出力線Ｎ、UPは３相
全波整流ユニツトを構成するＵ相Ｐ側のサイリス
タ、UNはＵ相Ｎ側のサイリスタ、VPはＶ相Ｐ
側のサイリスタ、VNはＶ相Ｎ側のサイリスタ、
WPはＷ相Ｐ側のサイリスタ、WNはＷ相Ｎ側の
サイリスタ、５１，５２，５３，５４，５５，５
６はそれぞれ３相全波整流ユニツト、Ｌ１ａ，Ｌ
１ｂ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ３ｂ，Ｌ４
ａ，Ｌ４ｂ，Ｌ５ａ，Ｌ５ｂ，Ｌ６ａ，Ｌ６ｂは
リアクトルを示す。なお図中同一符号は同一また
は相当部分を示す。
図は第１図の構成により可変直流出力電圧を発生
する場合の従来の点弧制御方式による出力電圧波
形と導通サイリスタの時間的変化を示す説明図、
第３図はこの発明の一実施例による整流装置の構
成図、第４図は第３図の構成による整流装置の各
モードに於ける等価回路と出力電圧波形を示す説
明図、第５図は各モードに於けるサイリスタの点
弧制御方式を示す一覧表、第６図はこの発明の整
流装置による制御角αと出力電圧の関係を示す特
性図、第７図は同じく出力電圧と無効電力の関係
を示す電力円線図、第８図は同じく基本波力率と
出力電圧の関係を示す特性図である。 図に於て、１は３相交流電源、２は３相交流電
源のＲ相、３はＳ相、４はＴ相、５は３相全波整
流ユニツト、６は３相全波整流ユニツトの入力線
Ｕ相、７はＶ相、８はＷ相、９は３相全波整流ユ
ニツトの出力線Ｐ、１０は出力線Ｎ、UPは３相
全波整流ユニツトを構成するＵ相Ｐ側のサイリス
タ、UNはＵ相Ｎ側のサイリスタ、VPはＶ相Ｐ
側のサイリスタ、VNはＶ相Ｎ側のサイリスタ、
WPはＷ相Ｐ側のサイリスタ、WNはＷ相Ｎ側の
サイリスタ、５１，５２，５３，５４，５５，５
６はそれぞれ３相全波整流ユニツト、Ｌ１ａ，Ｌ
１ｂ，Ｌ２ａ，Ｌ２ｂ，Ｌ３ａ，Ｌ３ｂ，Ｌ４
ａ，Ｌ４ｂ，Ｌ５ａ，Ｌ５ｂ，Ｌ６ａ，Ｌ６ｂは
リアクトルを示す。なお図中同一符号は同一また
は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 導通位相制御可能な複数のスイツチング素子
により構成された整流ユニツトを交流電源に接続
し、上記スイツチング素子を導通制御して上記整
流ユニツトの出力側から直流出力を得るようにし
たものに於て、上記整流ユニツトを複数対設け、
これらの整流ユニツトの入力端を上記交流電源に
対して上記整流ユニツトの各対毎に互いに異なる
相関係でそれぞれ接続すると共に各整流ユニツト
の出力端を共通接続し、かつ上記それぞれの整流
ユニツトをその発生し得る直流出力電圧の値に応
じて単相運転モード又は多相運転モードに切り替
えて運転するようにした事を特徴とする整流装
置。 ２ 各整流ユニツトは３対設けられ、各対はそれ
ぞれ２個の３相全波整流ユニツトから成り、上記
各３相全波整流ユニツトは、その発生し得る直流
出力電圧の最大値をEdoとするとき、要求される
出力電圧値が０〜1/3Edoの時はモードで単相
運転され、要求される出力電圧値が1/3Edo〜2/3
Edoの時は上記モードとは異なるモードで単
相運転され、かつ上記要求される出力電圧値が2/
３Edo〜5/6Edoの時はモードで３相運転され、
要求される出力電圧値が5/6Edo〜Edoの時は上
記モードとは異なるモードで３相運転される
ようにした事を特徴とする特許請求の範囲第１項
に記載の整流装置。 ３ ３相交流電源の出力端の相をＲ相、Ｓ相、Ｔ
相とし、各対のそれぞれの３相全波整流ユニツト
の入力端の相をそれぞれＵ相、Ｖ相、Ｗ相とした
とき、上記３相交流電源の出力端と各３対の３相
全波整流ユニツトの入力端との接続はそれぞれ
（Ｒ−Ｕ、Ｓ−Ｖ、Ｔ−Ｗ）、（Ｓ−Ｕ、Ｔ−Ｖ、
Ｒ−Ｗ）及び（Ｔ−Ｕ、Ｒ−Ｖ、Ｓ−Ｗ）となる
よう各対毎に相を替えて接続すると共に各３相全
波整流ユニツトの正側出力端Ｐ及び負側出力端Ｎ
をそれぞれリアクトルを介して並列接続し、かつ
各３相全波整流ユニツトを構成するスイツチング
素子のＵ相Ｐ側をUP、Ｕ相Ｎ側をUN、Ｖ相Ｐ
側をVP、Ｖ相Ｎ側をVN、Ｗ相Ｐ側をWP、Ｗ相
Ｎ側をWNとしたとき、モードの単相運転の時
は、各対を構成する２個の３相全波整流ユニツト
のうちの一方はそれぞれ上記スイツチング素子
UPを位相制御、VP及びVNを常時導通、WP，
UN，WNを常時非導通とするよう制御され、か
つ各対を構成する２個の３相全波整流ユニツトの
うちの他方はそれぞれ上記スイツチング素子UN
を位相制御、VP及びVNを常時導通、UP，WP，
WNを常時非導通とするよう制御され、モード
の単相運転の時は、各対を構成する２個の３相全
波整流ユニツトのうちの一方はそれぞれ上記スイ
ツチング素子UPを位相制御、VP，UN，VNを
常時導通、WP，WNを常時非導通とするよう制
御され、かつ各対を構成する２個の３相全波整流
ユニツトのうちの他方はそれぞれ上記スイツチン
グ素子UNを位相制御、UP，VP，VNを常時導
通、WP，WNを常時非導通とするよう制御さ
れ、モードの３相運転の時は、各対を構成する
２個の３相全波整流ユニツトのうちの一方はそれ
ぞれ上記スイツチング素子UPを位相制御、VP，
WP，VN，WNを常時導通、UNを常時非導通と
するよう制御され、かつ各対を構成する２個の全
波整流ユニツトのうちの他方はそれぞれ上記スイ
ツチング素子UNを位相制御、VP，WP，VN，
WNを常時導通、UPを常時非導通とするよう制
御され、モードの３相運転の時は、各対を構成
する２個の３相全波整流ユニツトのうちの一方は
それぞれ上記スイツチング素子UPを位相制御、
他の全てのスイツチング素子を常時導通とするよ
う制御され、各対を構成する２個の３相全波整流
ユニツトのうちの他方はスイツチング素子UNを
位相制御、他の全てのスイツチング素子を常時導
通とするよう制御されるようにし、かつ３対の整
流ユニツトを構成する２個の３相全波整流ユニツ
トは交流電源の一周期毎に点弧制御方式を相互に
切替えるようにした事を特徴とする特許請求の範
囲第２項に記載の整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14981283A JPS6043073A (ja) | 1983-08-17 | 1983-08-17 | 整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14981283A JPS6043073A (ja) | 1983-08-17 | 1983-08-17 | 整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6043073A JPS6043073A (ja) | 1985-03-07 |
| JPH0219704B2 true JPH0219704B2 (ja) | 1990-05-02 |
Family
ID=15483245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14981283A Granted JPS6043073A (ja) | 1983-08-17 | 1983-08-17 | 整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6043073A (ja) |
-
1983
- 1983-08-17 JP JP14981283A patent/JPS6043073A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6043073A (ja) | 1985-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mokrytzki | Pulse width modulated inverters for ac motor drives | |
| Chiang et al. | Comparison of two overmodulation strategies in an indirect matrix converter | |
| CA1073529A (en) | Current fed inverter with commutation independent of load inductance | |
| US11949348B2 (en) | Bi-directional line-interphase transformer-based converter | |
| WO2013157051A1 (ja) | インバータ回路 | |
| Hofmann et al. | A capacitor voltage balancing algorithm for hybrid modular multilevel converters in HVDC applications | |
| Morawiec et al. | Power electronic transformer based on cascaded H-bridge converter | |
| JP2019176708A (ja) | 電力変換装置、発電システム、負荷システム及び送配電システム | |
| JP3362130B2 (ja) | ４個のスイッチを備えた３相インバータの電圧補償回路及び電圧補償方法 | |
| EP2893628A2 (en) | Interleaved 12-pulse rectifier | |
| JPH02133070A (ja) | 多相全波整流回路 | |
| Song et al. | One-Cycle Control of induction machine traction drive for high speed railway part I: Multi-pulse width modulation region | |
| JPH0219704B2 (ja) | ||
| Dutta | Some aspects on 3-phase bridge inverter (180 degree mode) | |
| EP3343745B1 (en) | Inverter-generator apparatus | |
| JP3063413B2 (ja) | コンバータ回路 | |
| JPH0210669B2 (ja) | ||
| JP2002044953A (ja) | 三相半電圧出力形整流装置 | |
| JP2510116B2 (ja) | ３相整流回路 | |
| JPH0523791U (ja) | 絶縁型コンバータ装置 | |
| Xiong et al. | Modulation Strategies Based on Mathematical Construction Method for Three-to-Five-Phase Matrix Converters | |
| JPH0216111B2 (ja) | ||
| Okedu | Using braking resistor to improve the performance of neutral point clamped and parallel interleaved DFIG converters | |
| Gupta et al. | Novel topologies of power electronic transformers with reduced switch-count | |
| JP2510115B2 (ja) | ３相整流回路 |