JPH02197373A - Ｉｃチップのはんだ付け方法 - Google Patents
Ｉｃチップのはんだ付け方法Info
- Publication number
- JPH02197373A JPH02197373A JP1016793A JP1679389A JPH02197373A JP H02197373 A JPH02197373 A JP H02197373A JP 1016793 A JP1016793 A JP 1016793A JP 1679389 A JP1679389 A JP 1679389A JP H02197373 A JPH02197373 A JP H02197373A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- circuit wiring
- laser light
- laser beam
- wiring part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07202—Connecting or disconnecting of bump connectors using auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07235—Applying EM radiation, e.g. induction heating or using a laser
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Laser Beam Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフレキシブルプリント回路基板にフリップチッ
プ方式によりＩＣチップをレーザはんだ付けする方法に
関する。
プ方式によりＩＣチップをレーザはんだ付けする方法に
関する。
ＩＣチップをフリップチップ方式によりフレキシブルプ
リント回路基板（以下単に基板と略称する）に実装する
とき、以下のようにして行なうことが知られている。第
４図はそのはんだ付け方法を説明するために必要な部材
を示した模式断面図である。第４図において、図示して
ない熱源を内蔵する温度調整可能な熱板１をはんだの融
点近くの温度とし、その上に基板２を載せ、次にＩＣチ
ップ３を吸引するための吸引孔４を有する図示してない
熱源を内蔵する温度調整可能なコレット５を適度に昇温
し、図示してない真空装置を用いて吸引孔４によりＩＣ
チップ３をコレット５に吸着させながら、基板２上の電
極パターン６にＩＣチップ３のはんだバンプ７を位置決
めした後、所定の荷重で加圧する。このとき熱板１とコ
レット５からはんだ付けに必要な熱が供給されているか
ら、はんだバンプ７が溶融し、ＩＣチップ３と基板２と
のはんだ付けが行なわれる。しかし、この方法は基板２
を載せる熱板１をはんだの融点まで昇温するので、当然
基板２は全体が加熱されることになり、熱容量の低い基
板２は熱変形もしくは熱劣化を生じて、第４図に示すよ
うな電極パターン６が剥離することがあり、またはんだ
付けに必要な個所以外の領域まで加熱されるという点で
基板２に対して好ましくない熱影響を与える。
リント回路基板（以下単に基板と略称する）に実装する
とき、以下のようにして行なうことが知られている。第
４図はそのはんだ付け方法を説明するために必要な部材
を示した模式断面図である。第４図において、図示して
ない熱源を内蔵する温度調整可能な熱板１をはんだの融
点近くの温度とし、その上に基板２を載せ、次にＩＣチ
ップ３を吸引するための吸引孔４を有する図示してない
熱源を内蔵する温度調整可能なコレット５を適度に昇温
し、図示してない真空装置を用いて吸引孔４によりＩＣ
チップ３をコレット５に吸着させながら、基板２上の電
極パターン６にＩＣチップ３のはんだバンプ７を位置決
めした後、所定の荷重で加圧する。このとき熱板１とコ
レット５からはんだ付けに必要な熱が供給されているか
ら、はんだバンプ７が溶融し、ＩＣチップ３と基板２と
のはんだ付けが行なわれる。しかし、この方法は基板２
を載せる熱板１をはんだの融点まで昇温するので、当然
基板２は全体が加熱されることになり、熱容量の低い基
板２は熱変形もしくは熱劣化を生じて、第４図に示すよ
うな電極パターン６が剥離することがあり、またはんだ
付けに必要な個所以外の領域まで加熱されるという点で
基板２に対して好ましくない熱影響を与える。
そのほかコレット５によってＩＣチップ３を位置決めし
、仮はんだ付けを行なった後、全体をリフロー炉に入れ
て昇温しＩＣチップ３を基板２にはんだ付けする方法も
あるが、これも基板２の熱変形や熱劣化、さらに電極パ
ターン６の剥離などの問題については第４図の場合と同
様であり、しかもはんだ付け工程が増すので好ましくな
い。
、仮はんだ付けを行なった後、全体をリフロー炉に入れ
て昇温しＩＣチップ３を基板２にはんだ付けする方法も
あるが、これも基板２の熱変形や熱劣化、さらに電極パ
ターン６の剥離などの問題については第４図の場合と同
様であり、しかもはんだ付け工程が増すので好ましくな
い。
以上のように最近は基板２として、低熱容量の例えばポ
リイミド板などが従来のセラミックやガラスに代って用
いられるようになったため、４基板２の熱変形や熱劣化
の問題が起きている。
リイミド板などが従来のセラミックやガラスに代って用
いられるようになったため、４基板２の熱変形や熱劣化
の問題が起きている。
これに対してレーザ光を照射してＩＣチップを基板には
んだ付けする方法がある。第５図はこの様子を示した部
分的な模式断面図であり、第４図と共通の部分を同一符
号で表わしである。第５図において基板２の電極パター
ン６にＩＣチップ３のはんだバンプ７を位置決めした後
、矢印で示したレーザ光８をＩＣチップ３の裏面すなわ
ち回路配線部９とは反対の面から照射する。この方法は
前述のように熱板１を用いることなく、レーザ光８によ
る局所的な加熱であるから、基板２の熱変形や熱劣化の
問題が置きないという点では第４図の場合より勝ってい
る。
んだ付けする方法がある。第５図はこの様子を示した部
分的な模式断面図であり、第４図と共通の部分を同一符
号で表わしである。第５図において基板２の電極パター
ン６にＩＣチップ３のはんだバンプ７を位置決めした後
、矢印で示したレーザ光８をＩＣチップ３の裏面すなわ
ち回路配線部９とは反対の面から照射する。この方法は
前述のように熱板１を用いることなく、レーザ光８によ
る局所的な加熱であるから、基板２の熱変形や熱劣化の
問題が置きないという点では第４図の場合より勝ってい
る。
しかしながら、レーザ光を照射して行なうはんだ付け方
法にもなお問題が残されている。それは第５図のように
レーザ光８を照射してはんだ付けを行なうとき、ＩＣチ
ップ３の回路配線部９の密度が高く、はんだバンプ７の
密度が低い場合に、ＩＣチップ３内を透過するレーザ光
８の吸収率が回路配線部９において急激に増大すること
である。
法にもなお問題が残されている。それは第５図のように
レーザ光８を照射してはんだ付けを行なうとき、ＩＣチ
ップ３の回路配線部９の密度が高く、はんだバンプ７の
密度が低い場合に、ＩＣチップ３内を透過するレーザ光
８の吸収率が回路配線部９において急激に増大すること
である。
第６図はレーザ光８の照射方向からみて回路配線部９を
含むＩＣチップ３の全厚ｔとレーザ光８の吸収率との関
係を表わす線図である。第６図のようにＩＣチップ３内
を透過したレーザ光８はＩＣチップ３のみの厚さｔ、ま
でに４０〜５０％が吸収され、抵抗や金属膜などからな
る回路配線部９の厚さｔ１〜ｔでレーザ光８の吸収は急
激に増加する。そのため、回路配線部９の方がその近傍
のＩＣチップ母材より温度上昇が大きく、両者の間に著
しい温度差が生ずる。
含むＩＣチップ３の全厚ｔとレーザ光８の吸収率との関
係を表わす線図である。第６図のようにＩＣチップ３内
を透過したレーザ光８はＩＣチップ３のみの厚さｔ、ま
でに４０〜５０％が吸収され、抵抗や金属膜などからな
る回路配線部９の厚さｔ１〜ｔでレーザ光８の吸収は急
激に増加する。そのため、回路配線部９の方がその近傍
のＩＣチップ母材より温度上昇が大きく、両者の間に著
しい温度差が生ずる。
第７図ははんだ付け後の模式断面図であり、ＩＣチップ
３と回路配線部９との温度差による熱応力が発生して回
路配線部９は、第７図の一部を拡大して示した第８１！
Ｉのように遂には破損に至る。
３と回路配線部９との温度差による熱応力が発生して回
路配線部９は、第７図の一部を拡大して示した第８１！
Ｉのように遂には破損に至る。
本発明は上述の点に鑑みてなされたものであり、その目
的はレーザ光を照射してＩＣチップを基板に実装すると
き、ＩＣチップとその回路配線部との境界において大き
な温度差を生じることがなく、回路配線部を破損するこ
とがないはんだ付け方法を提供することにある。
的はレーザ光を照射してＩＣチップを基板に実装すると
き、ＩＣチップとその回路配線部との境界において大き
な温度差を生じることがなく、回路配線部を破損するこ
とがないはんだ付け方法を提供することにある。
上記課題を解決するために、本発明の方法はＩＣチップ
を基板に実装する際に、あらかじめＩＣチップの裏面に
、レーザ光の照射による回路配線部の温度勾配を緩やか
にする金属膜を形成しておくものである。
を基板に実装する際に、あらかじめＩＣチップの裏面に
、レーザ光の照射による回路配線部の温度勾配を緩やか
にする金属膜を形成しておくものである。
本発明ではＩＣチップの裏面に、レーザ光に対して適当
な反射率をもつＯｒなどの金属膜をあらかじめ蒸着やス
パッタなどで形成しておいたために、このＩＣチップを
基板に位置決めした後レーザ光を照射すると、レーザ光
のほぼ６０％はこの金属膜に吸収され、残りが熱変換さ
れてＩＣチップの裏面から表面の回路配線部に至るまで
の厚さ方向に比較的緩やかな勾配をもって温度上昇する
のでＩＣチップと回路配線部との境界における急激な温
度差を生ずることな（、−様な温度ではんだバンプを溶
融させ基板上の電極パターンとのはんだ付けを行なうこ
とができる。
な反射率をもつＯｒなどの金属膜をあらかじめ蒸着やス
パッタなどで形成しておいたために、このＩＣチップを
基板に位置決めした後レーザ光を照射すると、レーザ光
のほぼ６０％はこの金属膜に吸収され、残りが熱変換さ
れてＩＣチップの裏面から表面の回路配線部に至るまで
の厚さ方向に比較的緩やかな勾配をもって温度上昇する
のでＩＣチップと回路配線部との境界における急激な温
度差を生ずることな（、−様な温度ではんだバンプを溶
融させ基板上の電極パターンとのはんだ付けを行なうこ
とができる。
以下本発明を実施例に基づき説明する。
第１図は本発明によるはんだ付けの状態を第５図に做っ
て示した模式断面図である。第１図が第５図と異なる所
は第１図ではＩＣチップ３の裏面に、あらかじめ金属膜
１０を蒸着もしくはスバッタなどにより形成しであるこ
とであり、その他は第５図と同じであるから説明を省略
する。この金属膜１０はレーザ光８に対して適当な反射
率をもっていることが必要である。第２図は各種金属に
照射した光の波長と反射率との関係を示した線図である
。これらの金属のうち、比較的反射率の低い方の例えば
Ｃｒ （クロム）を用いて、金属膜１０を４〜５−程度
の厚さに裏面に形成したＩＣチップ３を基板２の電極パ
ターン６上に位置決めした後、例えばＹＡＧレーザ光（
波長１．０６ｎ）８を金属膜１０側から照射すると、レ
ーザ光８は照射面のＣｒ金属膜１０において約６２％が
反射し、残りの約３８％はここで熱変換されて、その熱
がＩＣＣチップ全体の温度上昇をもたらすことになる。
て示した模式断面図である。第１図が第５図と異なる所
は第１図ではＩＣチップ３の裏面に、あらかじめ金属膜
１０を蒸着もしくはスバッタなどにより形成しであるこ
とであり、その他は第５図と同じであるから説明を省略
する。この金属膜１０はレーザ光８に対して適当な反射
率をもっていることが必要である。第２図は各種金属に
照射した光の波長と反射率との関係を示した線図である
。これらの金属のうち、比較的反射率の低い方の例えば
Ｃｒ （クロム）を用いて、金属膜１０を４〜５−程度
の厚さに裏面に形成したＩＣチップ３を基板２の電極パ
ターン６上に位置決めした後、例えばＹＡＧレーザ光（
波長１．０６ｎ）８を金属膜１０側から照射すると、レ
ーザ光８は照射面のＣｒ金属膜１０において約６２％が
反射し、残りの約３８％はここで熱変換されて、その熱
がＩＣＣチップ全体の温度上昇をもたらすことになる。
その様子を第６図と比較するために第６図に做って金属
膜１０を備えたＩＣチップ３の全厚１Ｓとレーザ光８の
吸収率との関係線図を第３図に示した。第３図ではチッ
プ裏面からの厚さ方向に対してレーザ光８は金属膜１０
の厚さｔ、まで吸収率は急速に立ち上がるが、ＩＣチッ
プ３内では緩やかな傾斜となり、とくに回路配線部９に
相当するｔ、〜ｔ、の領域で吸収率の勾配が第６図のよ
うに急峻になることがない。そのため、ＩＣチップ全体
が一様に温度上昇し、ＩＣチップ３と回路配線部９との
間に大きな温度差は生じない。したがってＩＣチップ３
と基板２のはんだ付けを行なうに当たって、熱的応力の
発生に起因する回路配線部９の破損を招くことはないの
である。
膜１０を備えたＩＣチップ３の全厚１Ｓとレーザ光８の
吸収率との関係線図を第３図に示した。第３図ではチッ
プ裏面からの厚さ方向に対してレーザ光８は金属膜１０
の厚さｔ、まで吸収率は急速に立ち上がるが、ＩＣチッ
プ３内では緩やかな傾斜となり、とくに回路配線部９に
相当するｔ、〜ｔ、の領域で吸収率の勾配が第６図のよ
うに急峻になることがない。そのため、ＩＣチップ全体
が一様に温度上昇し、ＩＣチップ３と回路配線部９との
間に大きな温度差は生じない。したがってＩＣチップ３
と基板２のはんだ付けを行なうに当たって、熱的応力の
発生に起因する回路配線部９の破損を招くことはないの
である。
従来、裏面からレーザ光を照射してＩＣチップをフレキ
シブルプリント回路基板にはんだ付けするとき、ＩＣチ
ップ表面の回路配線部でレーザ光の吸収率が大きく、Ｉ
Ｃチップ母材との著しい温度差を生じ、そこに発生する
熱応力によって回路配線部が破損していたのに対し、本
発明では実施例で述べたごとく、レーザ光に対して適当
な反射率を有する例えばＣｒなどの金属膜をＩＣチップ
裏面に数μ被着し、この面からレーザ光を照射して、こ
のＩＣチップのはんだ付けを行なうようにしたため、レ
ーザ光の一部は金属膜で反射され、ここで吸収されて熱
変換されたレーザ光によるＩＣチップ内の温度上昇は一
様に緩やかになり、ＩＣチップ表面と回路配線部との界
面における温度差およびこの温度差に起因する熱応力の
発生を抑制し、密度の高い回路配線部の破損をなくすこ
とができる。
シブルプリント回路基板にはんだ付けするとき、ＩＣチ
ップ表面の回路配線部でレーザ光の吸収率が大きく、Ｉ
Ｃチップ母材との著しい温度差を生じ、そこに発生する
熱応力によって回路配線部が破損していたのに対し、本
発明では実施例で述べたごとく、レーザ光に対して適当
な反射率を有する例えばＣｒなどの金属膜をＩＣチップ
裏面に数μ被着し、この面からレーザ光を照射して、こ
のＩＣチップのはんだ付けを行なうようにしたため、レ
ーザ光の一部は金属膜で反射され、ここで吸収されて熱
変換されたレーザ光によるＩＣチップ内の温度上昇は一
様に緩やかになり、ＩＣチップ表面と回路配線部との界
面における温度差およびこの温度差に起因する熱応力の
発生を抑制し、密度の高い回路配線部の破損をなくすこ
とができる。
第１図は本発明におけるはんだ付け状態を示す模式断面
図、第２図は各種金属に対する光の波長と反射率との関
係を示した線図、第３図は本発明におけるチップの厚さ
とレーザ光の吸収率との関係を示した線図、第４図は従
来方法を説明するためのＩＣチップ周辺の部材を示した
模式断面図、第５図は同じくレーザ光照射による方法を
示した模式断面図、第６図は第５図におけるチップの厚
さとレーザ光の吸収率との関係を示した線図、第７図は
第５図のはんだ付け後の模式断面図、第８図は第７図の
一部拡大図である。 ２：フレキシブルプリント回路基板、３：ＩＣチップ、
６：電極パターン、７：はんだバンブ、８：レーザ光、
９：回路配線部、１０：金属膜。 第４図 第５図 第６図 第７図 第８図
図、第２図は各種金属に対する光の波長と反射率との関
係を示した線図、第３図は本発明におけるチップの厚さ
とレーザ光の吸収率との関係を示した線図、第４図は従
来方法を説明するためのＩＣチップ周辺の部材を示した
模式断面図、第５図は同じくレーザ光照射による方法を
示した模式断面図、第６図は第５図におけるチップの厚
さとレーザ光の吸収率との関係を示した線図、第７図は
第５図のはんだ付け後の模式断面図、第８図は第７図の
一部拡大図である。 ２：フレキシブルプリント回路基板、３：ＩＣチップ、
６：電極パターン、７：はんだバンブ、８：レーザ光、
９：回路配線部、１０：金属膜。 第４図 第５図 第６図 第７図 第８図
Claims (1)
- １）表面に回路配線部とはんだバンプを備えたＩＣチッ
プの前記はんだバンプをフレキシブルプリント回路基板
の所定個所に位置決めし、前記ＩＣチップの裏面からレ
ーザ光を照射することにより前記はんだバンプを溶融さ
せ、前記ＩＣチップを前記フレキシブルプリント回路基
板にはんだ付けするに際し、あらかじめ前記ＩＣチップ
の裏面に、前記レーザ光の照射による前記回路配線部の
温度勾配を緩やかにする金属膜を形成したことを特徴と
するＩＣチップのはんだ付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016793A JPH0671135B2 (ja) | 1989-01-26 | 1989-01-26 | Ｉｃチップのはんだ付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1016793A JPH0671135B2 (ja) | 1989-01-26 | 1989-01-26 | Ｉｃチップのはんだ付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02197373A true JPH02197373A (ja) | 1990-08-03 |
| JPH0671135B2 JPH0671135B2 (ja) | 1994-09-07 |
Family
ID=11926052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1016793A Expired - Lifetime JPH0671135B2 (ja) | 1989-01-26 | 1989-01-26 | Ｉｃチップのはんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671135B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249247A (ja) * | 1989-03-23 | 1990-10-05 | Casio Comput Co Ltd | 集積回路チップのボンディング方法 |
| US5481082A (en) * | 1993-07-19 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Apparatus and method for die bonding semiconductor element |
| JP2006147880A (ja) * | 2004-11-19 | 2006-06-08 | Citizen Miyota Co Ltd | 半田バンプ付き半導体接合方法および半田バンプ付き半導体接合装置 |
| JP2009070906A (ja) * | 2007-09-11 | 2009-04-02 | Shibuya Kogyo Co Ltd | ボンディング装置 |
| JP2009516378A (ja) * | 2005-11-18 | 2009-04-16 | パック テック−パッケージング テクノロジーズ ゲーエムベーハー | マイクロ電子部品とキャリア基板との間に接点構造を形成する方法、および、この方法によって形成されるアセンブリユニット |
| JP2010010196A (ja) * | 2008-06-24 | 2010-01-14 | I-Pulse Co Ltd | レーザーリフロー方法および装置 |
| TWI403378B (zh) * | 2007-09-11 | 2013-08-01 | 澁谷工業股份有限公司 | 接合裝置 |
| US9853010B2 (en) * | 2015-11-17 | 2017-12-26 | Electgronics And Telecommunications Research Institute | Method of fabricating a semiconductor package |
-
1989
- 1989-01-26 JP JP1016793A patent/JPH0671135B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02249247A (ja) * | 1989-03-23 | 1990-10-05 | Casio Comput Co Ltd | 集積回路チップのボンディング方法 |
| US5481082A (en) * | 1993-07-19 | 1996-01-02 | Mitsubishi Denki Kabushiki Kaisha | Apparatus and method for die bonding semiconductor element |
| JP2006147880A (ja) * | 2004-11-19 | 2006-06-08 | Citizen Miyota Co Ltd | 半田バンプ付き半導体接合方法および半田バンプ付き半導体接合装置 |
| JP2009516378A (ja) * | 2005-11-18 | 2009-04-16 | パック テック−パッケージング テクノロジーズ ゲーエムベーハー | マイクロ電子部品とキャリア基板との間に接点構造を形成する方法、および、この方法によって形成されるアセンブリユニット |
| JP2009070906A (ja) * | 2007-09-11 | 2009-04-02 | Shibuya Kogyo Co Ltd | ボンディング装置 |
| TWI403378B (zh) * | 2007-09-11 | 2013-08-01 | 澁谷工業股份有限公司 | 接合裝置 |
| JP2010010196A (ja) * | 2008-06-24 | 2010-01-14 | I-Pulse Co Ltd | レーザーリフロー方法および装置 |
| US9853010B2 (en) * | 2015-11-17 | 2017-12-26 | Electgronics And Telecommunications Research Institute | Method of fabricating a semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0671135B2 (ja) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6068175A (en) | System for replacing a first area array component connected to an interconnect board | |
| US4926022A (en) | Laser reflow soldering process and bonded assembly formed thereby | |
| EP0845807B1 (en) | Method and tool for making an electronic circuit having uniform solder residues after solder paste transfer | |
| US5648005A (en) | Modified quartz plate to provide non-uniform light source | |
| US3751799A (en) | Solder terminal rework technique | |
| JPH0671135B2 (ja) | Ｉｃチップのはんだ付け方法 | |
| US7199329B2 (en) | Method of soldering semiconductor part and mounted structure of semiconductor part | |
| EP0434135B1 (en) | Method of positioning and soldering of SMD components | |
| JPH02280961A (ja) | Ｉｃチップのはんだ付け方法 | |
| JPH10190210A (ja) | 回路モジュールの製造方法 | |
| EP4474093B1 (en) | Solder soldering method using laser | |
| JP2654868B2 (ja) | 銅回路付きセラミックス基板 | |
| KR102369108B1 (ko) | 기판에 배치된 디바이스 모듈 처리 장치 | |
| JPH05283477A (ja) | フリップチップ実装方法 | |
| JPH06196851A (ja) | 回路基板に金属部材を取り付けるはんだ付け方法 | |
| JP2596396B2 (ja) | フリップチップのリペア方法およびそのリペア装置 | |
| JP4077048B2 (ja) | プリント基板 | |
| JPH02247076A (ja) | レーザはんだ付け装置 | |
| JPH0613520A (ja) | 半導体電子部品 | |
| JPH1140938A (ja) | 接合材料の供給方法とその装置 | |
| JPH0630365B2 (ja) | フリツプチツプの実装方法 | |
| JP2644248B2 (ja) | 面実装型電子部品の半田付け方法 | |
| JPH0444391A (ja) | リフロー半田付け方法 | |
| JP2024048115A5 (ja) | ||
| JPS62104194A (ja) | レ−ザ半田付け用両面プリント配線板 |