JPH02249247A - 集積回路チップのボンディング方法 - Google Patents

集積回路チップのボンディング方法

Info

Publication number
JPH02249247A
JPH02249247A JP1069219A JP6921989A JPH02249247A JP H02249247 A JPH02249247 A JP H02249247A JP 1069219 A JP1069219 A JP 1069219A JP 6921989 A JP6921989 A JP 6921989A JP H02249247 A JPH02249247 A JP H02249247A
Authority
JP
Japan
Prior art keywords
chip
substrate
integrated circuit
solder bumps
connection terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1069219A
Other languages
English (en)
Other versions
JP2699283B2 (ja
Inventor
Michihiko Yamamoto
充彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1069219A priority Critical patent/JP2699283B2/ja
Publication of JPH02249247A publication Critical patent/JPH02249247A/ja
Application granted granted Critical
Publication of JP2699283B2 publication Critical patent/JP2699283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07235Applying EM radiation, e.g. induction heating or using a laser
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07236Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
[産業上の利用分野J この発明は集積回路チッ に関する。 プのボンディング方法 〔従来の技術J 従来、ICチップ等の集積回路チップを基板に形成され
た接続端子にボンディングする方法として、リフロー処
理方式のものがある。この種のボンディング方法は、I
Cチップの一面に複数の半田バンプを突出させて形成し
、このICチップを300〜400℃程度の雰囲気中で
加熱して各半田バンプを溶融し、この溶融した半田バン
プを基板に形成された各接続端子にボンディングする方
法である。しかし、このようなボンディング方法では、
300〜400℃程度の雰囲気中でICチップを加熱し
て半田バンプを溶融するため、基板側には半田の流延を
防止するためのメツキレジストを接続端子の周囲に被覆
する必要がある。そのため、ボンディング工程が複雑と
なり、作業性が悪いという問題がある。また、このよう
な方法は半田を溶融するのに時間がかかるため、生産性
が悪く。 しかも温度管理が難しく1歩留りが悪いという問題もあ
る。 そこで、最近では基板の接続端子にレザー光線を照射し
てボンディングする方法が検討されている。この種のボ
ンディング方法は、基板に透明なガラス基板を用い、こ
の透明なガラス基板を通してレザー光線を接続端子に照
射し、この接続端子を加熱して半田バンプを溶融するこ
とによりボンディングする方法である。そのため、上述
したりフロー処理方式のように接続端子の周囲に半田の
流延を防止するメツキレジストを被覆する必要がないの
で、ボンディング工程が簡単となり、しかも半田を溶融
するのに時間がかからず、温度管理も容易である。 [発明が解決しようとする課題] しかし、上述したようなレザー光線を用いたボンディン
グ方法では、レザー光線を接続端子に照射する必要があ
るため、基板としてガラス基板等の透明な基板を用いな
ければならないという制約がある。しかも、ICチップ
の半田バンプが対応する基板の接続端子に1つずつレザ
ー光線を照射してポンデイグする方式であるから、作業
能率が悪く、生産性が悪いという問題もある。 この発明の目的は、接続端子が形成される基板に制約が
なく、レザー光線を用いてICチップ等の集積回路チッ
プに形成された複数の半田バンプを基板の各接続端子に
一度にボンディングすることができ、生産能率のよい集
積回路チップのボンディング方法を提供することにある
。 [課題を解決するための手段] この発明は、集積回路チップの一面に複数の外部接続用
パッドを形成して、各外部接続用パッド上に半田バンプ
を設け、各半田バンプを基板に形成された接続端子上に
載置し、この状態で前記集積回路チップの裏面全体にレ
ザー光線を照射し。 前記複数の半田バンプを一度に前記各接続端子にボンデ
ィングする方法である。
【作 用】
この発明によれば、集積回路チップの一面に設けられた
複数の半田バンプを基板に形成された接続端子上に載置
し、この状態で集積回路チップの裏面全体にレザー光線
を照射するので、集積回路チップ全体を均一に加熱する
ことができ、これにより集積回路チップの各半田バンプ
を均一に溶かすことができる。そのため、接続端子が形
成される基板がガラス基板等の透明な基板を用いなけれ
ばならないという制約を受けることがなく、集積回路チ
ップの各半田バンプを基板の各接続端子に一度に均一に
ボンディングすることができ、ボンディング能率がよく
、生産性の向上を図ることができる。 〔実施例] 以下、第11ffl〜第3図を参照して、この発明の詳
細な説明する。 第1図はICチップにレザー光線を照射して基板の接続
端子にボンディングする状態を示し、第2図および第3
図はICチップの半田バンプを示す、これらの図におい
て、lはICチップ、2は基板、3はレザー装置である
。 ICCチップ線内部に集積回路を有するものであり、第
1図に示すように、その下面に多数の半田バンプ4・・
・が突出して形成されている。この半田バンプ4は第2
図および第3図に示すように形成されている。すなわち
、所定の集積回路が形成されたシリコン基板5の上面に
は酸化シリコン(Si02)の絶縁膜6が形成され、こ
の絶縁膜6上には集積回路のゲート等の内部電極に接続
されるパッド電極7がパターン形成されている。このパ
ッド電極7はアルミニウム、アルミニウム合金等の金属
よりなり、正方形に形成されている。このパッド電極7
および絶縁膜6上には窒化シリコンの絶縁!18がパタ
ーン形成され、この絶縁1118にはパッド電極7と対
応する部分に開口部9が形成されている。この絶縁M8
の上面および開口部9内のパッド電極7上にはアンダー
バンプメタル層lOが蒸着またはスパッタリングにより
形成されている。このアンダーバンプメタル層10はチ
タン(Ti)等の接着メタルと銅(Cu)等のバリアメ
タルの2層構造となっているが、接着メタルとバリアメ
タルの合金よりなる1層構造でもよい、このアンダーバ
ンプメタル層lO上には銅メツキにより拡散防止を補強
するバリア補強層11が電解メツキにより形成され、こ
のバリア補強層lI上には半田バンプ4が電解メツキに
より形成されている。この半田バンプ4はリフロー処理
により半田を溶融し、その表面張力により球形状に形成
されている。 このようなICCチップ上ボンディングされる基板2は
、第1図に示すように、その上面に多数の接続端子12
・・・がICチップ1の各半田バンプ4・・・と対応し
て形成されている。すなわち、基板2はエポキシ樹脂等
よりなる硬質の樹脂ボードや、あるいはポリイミド樹脂
等よりなる軟質の樹脂フィルム等である。この基板2上
に形成される接続端子12は、基板2の上面に銅箔をラ
ミネートし、この銅箔をフォトエツチングによりパター
ン形成し、その表面にニッケル(N+)メツキおよび金
(Au)メツキを順に施すことにより形成されている。 また、ICCチップ上レザー光線を照射するレザー装置
3は、レザー発振器(図示せず)、スコープ13、およ
び集光レンズ14等により構成されている。レザー発振
器はレザー光線を所定の熱エネルギで発生するものであ
る。スコープ13はレザー発振器で発生したレザー光線
をICCチップ上照射面形状、例えば四角形状に絞るも
のである。集光レンズ14はスコープ13でICチップ
1の照射面形状に絞られたレザー光線を集光してICチ
ップ1の上面全体に照射する。この場合、レザー光線の
照射面の大きさは集光レンズ14の焦点距離を調整する
ことにより任意に変えることができる。これにより、レ
ザー光線はICCチップ上上面全体にのみ照射される。 次に、このようなレザー装置3を用いて、ICチップ1
を基板2にボンディングするポンデイグ方法について説
明する。 第1図に示すように、基板2の上面に設けられた接続端
子12・・・上にICCチップ上各半田バンプ4・・・
を対応させて載置する。この状態で、レザー装!13の
レザー発振器でレザー光線を発生すると、このレザー光
線はスコープ13でICチップ1の上面と同じ形状に絞
られ、集光レンズ14で集光されてICCチップ上上面
全体に照射されるのであるが、このようにレザー光線が
スコープ13でICCチップ上同じ形状に絞られて集光
レンズ14により集光されると、レザー光線はICCチ
ップ上側方へはみだして基板2等の本来熱を加えてはな
らない部分に照射されることがなく、必要な部分つまり
ICチップ1の上面全体のみにムラなく照射される。こ
のようにレザー光線がICCチップ上上面全体に照射さ
れると、ICCチップ上短時間で全体が均一に加熱され
、この熱により各半田バンプ4・・・が同時に均一に溶
けて基板2の各接続端子12・・・に−度に接合する。 したがって、このようなICCチップ上ボンディング方
法によれば、レザー光線を直接ICチップlの上面全体
に照射するので、従来のように基板2が透明でなければ
ならないという制約を受けることがなく、ICチップ1
全体を短時間で均一に加熱することができ、この熱でI
Cチップ1に設けられた各半田バンプ4・・・を均一に
溶かすことができる。そのため、ICCチップ上総ての
半田バンプ4・・・を−度に基板2の各接続端子12・
・・にボンディングすることができ、能率よくボンディ
ングを行なうことができ、生産性の向上を図ることがで
きる。しかも、半田バンプ4と接続端子12との間、お
よび半田バンプ4とICCチップ上パッド電極7との間
に生じる化合物の成長を抑制することができる。 [発明の効果] 以上詳細に説明したように、この発明のポンデイグ方法
によれば、集積回路チップの一面に設けられた複数の半
田バンプを基板に形成された接続端子上に載置し、この
状態で集積回路チップの裏面全体にレザー光線を照射す
るので、短時間で集積回路チップ全体を均一に加熱する
ことができ、これにより集積回路チップの各半田バンプ
を均一に溶かすことができる。そのため、接続端子が形
成される基板がガラス基板等の透明な基板を用いなけれ
ばならないという制約を受けることがなく、集積回路チ
ップの各半田バンプを基板の各接続端子に一度に均一に
ボンディングすることができ、能率よくボンディングが
でき、生産性の向上を図ることができる。
【図面の簡単な説明】
第1図〜第3図はこの発明の実施例を示し、第1図はI
Cチップを基板にポンデイグする状態を示す図、第2図
はICチップの半田バンプ部分の拡大断面図、第3図は
第2図のA−A断面図である。 l・・・・・・ICチップ、2・・・・・・基板、3・
・・・・・レザー装置、4・・・・・・半田バンプ、7
・・・・・・パッド電極、12・・・・・・接続端子。

Claims (1)

    【特許請求の範囲】
  1. 集積回路チップの一面に複数の外部接続用パッドを形成
    して、各外部接続用パッド上に半田バンプを設け、各半
    田バンプを基板に形成された接続端子上に載置したうえ
    、前記集積回路チップの裏面全体にレザー光線を照射し
    、前記複数の半田バンプを一度に前記各接続端子にボン
    ディングすることを特徴とする集積回路チップのボンデ
    ィング方法。
JP1069219A 1989-03-23 1989-03-23 集積回路チップのボンディング方法 Expired - Fee Related JP2699283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1069219A JP2699283B2 (ja) 1989-03-23 1989-03-23 集積回路チップのボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1069219A JP2699283B2 (ja) 1989-03-23 1989-03-23 集積回路チップのボンディング方法

Publications (2)

Publication Number Publication Date
JPH02249247A true JPH02249247A (ja) 1990-10-05
JP2699283B2 JP2699283B2 (ja) 1998-01-19

Family

ID=13396391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1069219A Expired - Fee Related JP2699283B2 (ja) 1989-03-23 1989-03-23 集積回路チップのボンディング方法

Country Status (1)

Country Link
JP (1) JP2699283B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147880A (ja) * 2004-11-19 2006-06-08 Citizen Miyota Co Ltd 半田バンプ付き半導体接合方法および半田バンプ付き半導体接合装置
JP2009088321A (ja) * 2007-10-01 2009-04-23 Shibuya Kogyo Co Ltd ボンディング装置
KR20220106045A (ko) 2021-01-21 2022-07-28 가부시기가이샤 디스코 전극 용착 방법 및 전극 용착 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053039A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 半導体接続法
JPS6411538U (ja) * 1987-07-08 1989-01-20
JPH02197373A (ja) * 1989-01-26 1990-08-03 Fuji Electric Co Ltd Icチップのはんだ付け方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053039A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 半導体接続法
JPS6411538U (ja) * 1987-07-08 1989-01-20
JPH02197373A (ja) * 1989-01-26 1990-08-03 Fuji Electric Co Ltd Icチップのはんだ付け方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147880A (ja) * 2004-11-19 2006-06-08 Citizen Miyota Co Ltd 半田バンプ付き半導体接合方法および半田バンプ付き半導体接合装置
JP2009088321A (ja) * 2007-10-01 2009-04-23 Shibuya Kogyo Co Ltd ボンディング装置
KR20220106045A (ko) 2021-01-21 2022-07-28 가부시기가이샤 디스코 전극 용착 방법 및 전극 용착 장치

Also Published As

Publication number Publication date
JP2699283B2 (ja) 1998-01-19

Similar Documents

Publication Publication Date Title
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
JP3262497B2 (ja) チップ実装回路カード構造
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
US5985692A (en) Process for flip-chip bonding a semiconductor die having gold bump electrodes
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
WO1997018584A1 (en) Method for forming bump of semiconductor device
US5946597A (en) Semiconductor chip mounting method
JP2009218233A (ja) 半導体装置及びその製造方法
JP2699283B2 (ja) 集積回路チップのボンディング方法
TWI223425B (en) Method for mounting passive component on wafer
JPH05109824A (ja) 電子部品のフリツプチツプ実装方法
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JPH08213413A (ja) シリコン素子のはんだ付け方法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JPS62169433A (ja) 半導体装置の製造方法
GB2364172A (en) Flip Chip Bonding Arrangement
US8735277B2 (en) Methods for producing an ultrathin semiconductor circuit
JPS63168028A (ja) 微細接続構造
JP3574380B2 (ja) 半導体装置、配線基板、半導体装置の実装方法、及び半導体装置の実装構造
JP2707909B2 (ja) 集積回路チップのボンディング方法
JPS61295639A (ja) 集積回路接続方法
JPH03116838A (ja) 半導体集積回路装置およびその製造方法
JPS62287647A (ja) 半導体チツプの接続バンプ
JPH02232947A (ja) 半導体集積回路装置およびその実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees