JPH02198149A - 半導体装置のフィルムキャリア基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体の実装方式の一つとして近年注目を集
めるようになった’Ｉ’　Ａ　Ｂ　（ＴａｏｆｊＡｔｌ
ｔＯＩＩａｔｅｄ　ＢＯｎｄｉｎ（１）方式に使用され
るフィルムキャリア基板に関するものである。

［従来の技術］ 半導体の実装には、従来よりリードフレーム上に半導体
チップを搭載し、金、銅、アルミなどよりなるボンディ
ングワイヤにより半導体チップとリードフレームを接続
しな後樹脂封止する方法が一般にとられてきた。

しかし、近年半導体の高集積化が進み、それに件なって
ピン数が増大し、１００ピン以上数ｌＯＯビンといった
多ビンのものも多数市場に出廻るようになった。

このようにビン数が増大すると、従来の上記ワイヤボン
ディング方式では、ボンデインクに要する時間が大ｒｌ
に増大する結果となる。また、限られた範囲に多数のボ
ンディングパターンか集積され、これにホンディングす
るためには、ワイヤボンデインク装置そのものも非常に
高精度かつ高価なものとなることは避けられない。

そこで、リードフレームを用いたワイヤボンデインク装
置に代えて、ｉ’　Ａ　Ｂ方式と呼ばれる実装方式か提
案されるようになり、広く注１を集めるようになった。

この’ｌ’　Ａ　Ｂ方式は、基板としてリードフレーム
を用いるかわりに第１図に示すようなフィルムキャリア
基板上皿を使用し、ギヤングボンデインクと呼ばれる一
括ボンデイング方式によりすべてのピンを一括して一度
にボンディングするものである。

このＴＡＩ３方式に使用されるフィルムキャリア基板１
０はポリイミドフィルム、エポキシ樹脂含浸ガラスクロ
ス、ビスマレイミドトリアジン樹脂含浸ガラスクロス、
ｐｐｓ　＜ポリフェニレンサルファイドフィルム）、ポ
リエステルフィルム等々よりなる絶縁フィルム１の上に
アクリル、エポキシ笠の接着剤３（第２図参照）を塗布
した後、第１図に示すようなデバイスポール４，４、ス
プロケットポール５．５を形成し、その上に第４図に示
すように銅？へ２Ａをラミネートし、接着剤３を加熱硬
化して銅箔２Ａを接着ぜしめた後、その銅箔２Ａ上に第
５図に示すようなフォトレジスト８を塗布し、フォトエ
ツチング法により銅箔の余剰部分をエツチング除去し、
第１図に示すような回路パターン２，２を形成するもの
である。

第２図は、第１図の回路パターン２部分における横断面
図である。

上記銅箔よりなる回路パターン２の露ｕ１部はインナー
リード２ａおよびアウターリード２ｂを含め、さらに錫
、ニッケル、金、銀などのメツキを施し、′Ｉ″ＡＢ用
フィルムキャリア基板上旦とするのが通常である。

’Ｉ”ＡＢ方式により半導体チップ６を実装するには、
第３図に示すように半導体チップ６に金よりなるバンプ
７．７を設け、上記フィルムキャリア基板上皿のデバイ
スホール４に半導体チップ６をセットし、回路パターン
２．２のインナーリード２ａ、２ａと前記バンプ７．７
を合致さぜ、インナーリード２ａ、２ａをバンプ７．７
に加圧圧着（ギヤングボンティング）することにより、
−括して両者を接続させるものである。

［発明が解決しようとする課Ｍ］ 上記したフィルムキャリア基板Ｈの回路パターン用％Ｉ
箔としては、従来より電解銅箔、タフピッチ圧延銅箔か
用いられてきた。

しかし、ｉ’　Ａ　Ｂ用フィルムキャリア基板に電解銅
箔を用いた場合、当該電解銅箔の製造の際に銅箔の片面
に大きな凹凸が形成されているため接着剤との接着力を
高める効果があるが、半導体チップとのホンディング面
においては凹凸面の存在は好ましくなく、これを化学研
磨して平滑化する必要がある。

また、回路パターンを形成するためエツチング加工する
場合に前記凹凸面の凸部が接着剤層に深く食い込んでい
ることから、これを十分に除去するためにはオーバーエ
ヅチすることが必要になり、ファインパターンのフィル
ムキャリア基板用には不向きである。

また、タフピッチ圧延銅箔は、通常ロール圧延後の斧１
にの片面をＣｕ　、Ｎｉ　、Ｚｎ　、Ｃｒ等により電着
めつき処理しており、前記電解銅箔に比鮫して処理面の
凹凸が小さいことからファインパターンフィルムキャリ
ア基板に向いている。

しかし、この圧延銅箔は、素材がいわゆるタフピッチ銅
であり、素材中に２００〜１００００ｕ＋程度の酸素が
含有されている。この酸素の大部分は、亜酸化銅（Ｃｕ
ｚＯ）の形で析出しているが一部の酸素が素材中の不純
物と結合し、これを析出せしめて母材を清浄化させる効
果をも有するものであり、このような母材清浄化効果の
ために一般電気銅としての導電性が改善され、また、強
靭性をもなぜ得る一つの特徴点となるものであるが、こ
のように母材か清浄化されるために、軟化し易いという
特徴をも有する。すなわち、通常の加工度で加工した圧
延銅箔の１時間等時軟化特性における半軟化温度は約１
３０〜１５０°Ｃ程度となるのである。

もしも、タフピッチ圧延銅箔をフレキシブルプリント回
路に使用するのであれば、この軟化し易いという特徴は
むしろ長所となるものであり、プリントサーキットの収
扱い性を改善する上で歓迎すべきものである。

しかしながら、前述したフィルムキャリア基板１０に使
用する場合には、この軟化し易いという性質は必ずしも
好ましいものではない、すなわち、先に説明したように
絶縁フィルム１上に接着剤３を塗布し、この上に銅箔２
Ａをラミネートした後これを加熱し、接着剤を軟化させ
て接着するのであるが、この場合の接着剤の加熱キュア
処理の温度は、例えば市販の接着剤付ポリイミドフィル
ムの場合には、 ６０℃ｘ６ｈｒｓ−＞８０℃Ｘ６１１ｒＳ→１１０℃ｘ
２ｈｒｓ−＋１５０℃Ｘ　６　ｈｒｓといった高温の加
熱処理が必要であり、前記タフピッチ銅の場合には、こ
の接着剤層の加熱処理の際に容易に軟化してしまうとい
う問題点がある。

このように銅箔２Ａが軟化すると、非常に伸びやすくな
り、第４図に示すようにデバイスホール４の部分でデバ
イスポール４内に垂れ込みが発生し、この状態で第５図
のようにフォトレジスト８を塗布し、フォトエツチング
を行なった場合には、フォトレジス］へ８の厚さか不均
一となり、あるいは露光の焦点にズレが生ずるなどの不
具合か生じ、十分な回路パターンの形成ができなくなる
。

さらにまた、上記軟化が生ずると、インナーリード２ａ
の強度が大巾に低下してしまい、実装した後にインナー
リードの曲りが発生し、取板い上も問題となることか多
い。

本発明の目的は、上記した従来技術の問題点を解消し、
接着剤の加熱キュア処理後においても軟化することなく
、高い強度を保持することかｎｆ　（ｍな回路パターン
を有するフィルムキャリア基板を提供しようとするもの
である。

［課題を解決するための手段］ 本発明は、絶縁フィルム上に銅？δを接着剤により接着
し、フォトエツチング法により半導体チップをボンディ
ングするための回路パターンを形成してなる基板の前記
銅箔をジルコニウム合金圧延銅箔あるいは錫の含有量が
０．００５〜０．０３％である錫入り合金圧延銅箔によ
り構成したものである。

ジルコニウム銅合金の場合には、ジルコニウムの広い添
加範囲において優れた耐軟化性を示す。

しかし、ジルコニウム添加量か０．００５％以下になる
と半軟化温度が１９０℃以下となり接着剤の加熱キュア
時に軟化するおそれがあり、０．００５％以上とするこ
とが好ましい。

また、ジルコニウムの添加量が０．１５％以上になると
導電率が９０％未満となり好ましくない上素材として非
常に固くなることから、フィルムキャリア基板の回路用
銅箔として必要な２５〜３５μｍＩ７さば圧延加工する
ことが困難となるので０．１５％以下とすることか好ま
しい。

一方、錫の添加量については、０．００５％以下になる
と半軟化温度が１９０°Ｃ以下となり接着剤の加熱キュ
ア時に軟化するおそれがある。錫の添加量が０．０３％
以上になると導電率が９０％以下となり問題がある。

従って、錫の含有量については、０．００５〜０　、０
３％の範囲とする必要かある。

［作用コ ジルコニウム合金圧延銅箔および錫含有量の低い錫入り
合金圧延銅箔は、高い耐軟化性を有している上に合金で
あり乍ら導電率が高く、接着剤の加熱キュア温度におい
て軟化するようなことがなく、高い強度を保持すること
ができるため、デバイスポールへの銅箔の垂れ込みや半
導体チップ実装後のインナーリードの変形などのおそれ
か解消されるばかりでなく、高い導電率を保持している
どころかリード材としての好ましい特性を発揮すること
ができる。

［実施例〕 以下に、本発明について実施例を参照し説明する。

第１表は、’Ｉ’ＰＣ（タフピッチ銅、以下同じ）圧延
銅箔およびジルコニウム合金圧延銅箔の導電率と１時間
の等時軟化特性における半軟化温度を測定した結果を示
すものであり、また第２表は同じく錫入り合金圧延銅箔
の導電率および半軟化温度を測定した結果を示すもので
ある。

第 表 すでに説明したようにタフピッチ銅は優れた導電性を有
するが、半軟化温度は１４０℃であり、比較的軟化し易
いことがわかる。これに対し、ジルコニウム又は錫を添
加した圧延銅箔は、半軟化温度が高く、先に説明した接
着剤の加熱キュア温度では軟化しないことがわかる。し
かも、導電率についても９０％以上を保持し、リードパ
ターン材として好ましいことがわかる。しかし、錫入り
銅においては、上限の０．０３％を越えると導電率の低
下が大きくなり問題がある。

第 表 （２）Ｃｕ＋Ｓｎ 実施例ｌ Ｃｕ−０，０３％Ｚｒ合金よりなる３５μｍ厚さの圧延
銅箔（純度９９．９８％、導電率９７％、半軟化温度４
００℃）を用い、特開昭５９９０５０に示す交流電解粗
化処理法にまり銅箔の片面を粗化処理して凹凸を形成し
た後、東しく株）製フィルムキャリア用接着剤付ポリイ
ミドテープ（＃５９００）にラミネートし、所定条件で
加熱キュアしたう また、比軸例として同じ厚さの電解銅箔、’ｒ　ｐ　ｃ
圧延銅箔を用い同じ処理を行なった。

第３表に加熱キュア前後の引張強さを測定した結果を示
す。

また、第６図は上記供試材のジルコニウム鋼合金および
Ｔ　Ｐ　Ｏについての１時間等時軟化特性を測定した線
図である。

時軟化特性について’ｒ　ｐ　ｃと比較して測定した結
果を示す線区である。

第　　　３　　　表 実施例２ Ｃｕ−０，０３％Ｓｎ合金よりなる３　５　ａ　ｍ厚さ
の圧延銅箔（純度９９．９８％、導電率９５％、半軟化
温度３１０℃）を用い、特開昭５９−９０５０に示す交
流電解粗化処理法により銅箔の片面を粗化処理して凹凸
を形成した後、東しく株）製フィルムキャリア用接着剤
付ポリイミドテープ（＃５９００）にラミネートし、所
定条件で加熱キュアした。

第３表に加熱キュア前後の引張強さを測定した結果を示
す。

また、第７図は上記供試材についての１時間等第６およ
び７図によってわかるように、本発明に係る銅合金より
なる圧延銅箔は’ｒ　ｐ　ｃ圧延銅箔に比較して非常に
優れた耐軟化特性を有している。

このなめに、第３表に示ずように、′Ｉ″ＰＣ素材のも
のは、フィルムキャリア基板ラミネート工程における熱
履歴によって強度が著しく低下するが、本発明に係る圧
延銅箔は熱履歴を受けた後においても高い強度を保持す
ることができるのである。

従って、その後のパターニングやメツキ工程においても
第４図に示すようなデバイスホール４への銅箔２Ａの垂
れ込みもなく、インナーリード形成後のピン曲りの発生
も解消される。

上記の実施例ではフィルム上アリア基板回路導体用圧延
銅箔の粗化処理法として交流電解粗化法をあげたが、■
北方式としてはこの他ｃｕ　、　Ｎｒ、Ｚｌｌ、Ｃ「、
Ｓ［１の少なくとも１種以上を組み合ぜな電若めつき法
によっても同様の効果を得ることか可能である。

なお、本発明に係る圧延銅箔のうち錫入り鋼圧延銅箔に
おいては、フィルムキャリア基板に半導体チップをキャ
ンクボンデイングする際に約４５０℃において７〜８秒
程度の加熱が加えられると、このボンデインク温度によ
り若干軟化して伸び特性が約５〜１５％程度となる。

この程度の軟化はむしろ実装後の熱膨張収縮による歪を
吸収する効果を有し、リード破断を生じにくくするとい
う長所となって作用するものである。

［発明の効果］ 以上の通り、本発明に係るフィルムキャリア基板によれ
ば、接着剤の加熱キュア処理において軟化が生ずること
がなく、高い強度を保持できるからラミネー１へ後のパ
ターニングあるいはメツキ工程などにおいて品質良好な
回路パターンを形成できるばかりでなく、実装後のリー
ド部分の変形も容易に回避できるなど、’Ｉ’　Ａ　Ｂ
方式における取扱性を格段に向上できるものであり、そ
の工業上の価値は非常に大きなものがある。

【図面の簡単な説明】

第１図はフィルムキャリア基板の具体的構成を示す部分
見取図、第２図はその回路パターン部を含む断面図、第
３図はフィルムキャリア基板に半導体チップを実装した
様子を示す説明断面図、第４および５図は従来のタフピ
ッチ銅箔を使用したフィルムキャリア基板の製造状況を
示す説明断面図、第６および７図は本発明に係る圧延８
箔とＴ　Ｉ）　Ｃ圧延銅箔の等時軟化曲線図である。 １：絶縁フィルム、 ２：回路パターン、 ２Ａ：銅箔、 ２ａ：インナーリード、 ３：接着剤、 ４：デバイスポール、 ６：半導体チップ、 ７：バンプ、 １０：フィルムキャリア基板。 第１　図

Claims (1)

1. 【特許請求の範囲】 （１）絶縁フィルム上に銅箔を接着剤により接着し、フ
   ォトエッチング法により半導体チップをボンディングす
   るための回路パターンを形成してなる基板の前記銅箔を
   ジルコニウム合金圧延銅箔により構成してなる半導体装
   置のフィルムキャリア基板。 （２）銅＋ジルコニウムの純度が９９．９６％以上でジ
   ルコニウムの含有量が０．００５〜 ０．１５％の圧延銅箔を使用する請求項１記載のフィル
   ムキャリア基板、 （３）絶縁フィルム上に銅箔を接着剤により接着し、フ
   ォトエッチング法により半導体チップをボンディングす
   るための回路パターンを形成してなる基板の前記銅箔を
   錫の含有量が ０．００５〜０．０３％である錫入り合金圧延銅箔によ
   り構成してなる半導体装置のフィルムキャリア基板。