JPH0219912B2 - - Google Patents
Info
- Publication number
- JPH0219912B2 JPH0219912B2 JP55000812A JP81280A JPH0219912B2 JP H0219912 B2 JPH0219912 B2 JP H0219912B2 JP 55000812 A JP55000812 A JP 55000812A JP 81280 A JP81280 A JP 81280A JP H0219912 B2 JPH0219912 B2 JP H0219912B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- filter
- signal
- output
- target indicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/40—Means for monitoring or calibrating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
- G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
- G01S13/50—Systems of measurement based on relative movement of target
- G01S13/52—Discriminating between fixed and moving objects or between objects moving at different speeds
- G01S13/522—Discriminating between fixed and moving objects or between objects moving at different speeds using transmissions of interrupted pulse modulated waves
- G01S13/524—Discriminating between fixed and moving objects or between objects moving at different speeds using transmissions of interrupted pulse modulated waves based upon the phase or frequency shift resulting from movement of objects, with reference to the transmitted signals, e.g. coherent MTi
- G01S13/526—Discriminating between fixed and moving objects or between objects moving at different speeds using transmissions of interrupted pulse modulated waves based upon the phase or frequency shift resulting from movement of objects, with reference to the transmitted signals, e.g. coherent MTi performing filtering on the whole spectrum without loss of range information, e.g. using delay line cancellers or comb filters
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】
本発明はレーダーやソナー等に用いられる移動
目標指示装置のフイルタ装置に係り、固定反射波
消去用のデジタルフイルタを有するフイルタ装置
に関する。
目標指示装置のフイルタ装置に係り、固定反射波
消去用のデジタルフイルタを有するフイルタ装置
に関する。
映像回路段におけるこれらのデジタルフイルタ
は、回定目標からの反射波から出た信号を消去す
るための装置、すなわち英語の略号M.T.I.によつ
て知られている移動目標指示装置中で用いられ
る。
は、回定目標からの反射波から出た信号を消去す
るための装置、すなわち英語の略号M.T.I.によつ
て知られている移動目標指示装置中で用いられ
る。
これらのデジタルフイルタの用法は公知であ
り、時刻tにおいて得られる信号と、同じ条件に
おける時刻t+Δtにおける信号とを比較するこ
とから成り立つている。しかし乍ら、これらのデ
ジタルフイルタの構造は波のいくつかの段階を
考察するとき、急速に複雑化している。これらの
デジタルフイルタはその構造の複雑さが増すにつ
れて故障が増大する可能性があり、正規の動作中
に、これらの故障を探知するのは困難である。さ
らに公知のデジタルフイルタは通常の動作中に検
査することができない。デジタルフイルタは通常
使用前に検査され、また使用者が懸念を抱くとき
改めて検査されるが、デジタルフイルタが用いら
れるシステム外で検査が行なわれる。
り、時刻tにおいて得られる信号と、同じ条件に
おける時刻t+Δtにおける信号とを比較するこ
とから成り立つている。しかし乍ら、これらのデ
ジタルフイルタの構造は波のいくつかの段階を
考察するとき、急速に複雑化している。これらの
デジタルフイルタはその構造の複雑さが増すにつ
れて故障が増大する可能性があり、正規の動作中
に、これらの故障を探知するのは困難である。さ
らに公知のデジタルフイルタは通常の動作中に検
査することができない。デジタルフイルタは通常
使用前に検査され、また使用者が懸念を抱くとき
改めて検査されるが、デジタルフイルタが用いら
れるシステム外で検査が行なわれる。
本発明の目的は移動目標指示装置の固定反射波
消去用デジタルフイルタを、その動作中に周期的
かつ自動的に検査し得るフイルタ装置を提供する
ことにある。
消去用デジタルフイルタを、その動作中に周期的
かつ自動的に検査し得るフイルタ装置を提供する
ことにある。
本発明の他の目的は、移動目標指示装置の固定
反射波消去用デジタルフイルタを、その動作中に
周期的かつ自動的に検査し、異常が発見された場
合には、自動的に予備のデジタルフイルタに切換
える機能を有するフイルタ装置を提供することに
ある。
反射波消去用デジタルフイルタを、その動作中に
周期的かつ自動的に検査し、異常が発見された場
合には、自動的に予備のデジタルフイルタに切換
える機能を有するフイルタ装置を提供することに
ある。
本発明の前者の目的は、複数の固定反射波消去
用のデジタルフイルタを有する移動目標指示装置
のフイルタ装置であつて、受信反射波の所定回数
毎のサンプリング時に前記複数のデジタルフイル
タの1つに該受信反射波のサンプリング信号値に
影響されない所定値を有するパルス列から成る第
1のデジタル信号を供給する第1の手段と、前記
デジタルフイルタに前記第1のデジタル信号が供
給された場合に当該デジタルフイルタから出力さ
れるべき第2のデジタル信号を予め記憶しておく
第2の手段と、前記デジタルフイルタに前記第1
のデジタル信号が供給された際に当該デジタルフ
イルタから実際に出力された出力信号と前記第2
の手段に記憶されている前記第2のデジタル信号
とを比較し、比較した信号が互いに一致しない場
合は当該デジタルフイルタが故障していることを
示す第3の信号を発生する第3の手段とを備えた
移動目標指示装置のフイルタ装置によつて達成さ
れる。
用のデジタルフイルタを有する移動目標指示装置
のフイルタ装置であつて、受信反射波の所定回数
毎のサンプリング時に前記複数のデジタルフイル
タの1つに該受信反射波のサンプリング信号値に
影響されない所定値を有するパルス列から成る第
1のデジタル信号を供給する第1の手段と、前記
デジタルフイルタに前記第1のデジタル信号が供
給された場合に当該デジタルフイルタから出力さ
れるべき第2のデジタル信号を予め記憶しておく
第2の手段と、前記デジタルフイルタに前記第1
のデジタル信号が供給された際に当該デジタルフ
イルタから実際に出力された出力信号と前記第2
の手段に記憶されている前記第2のデジタル信号
とを比較し、比較した信号が互いに一致しない場
合は当該デジタルフイルタが故障していることを
示す第3の信号を発生する第3の手段とを備えた
移動目標指示装置のフイルタ装置によつて達成さ
れる。
本発明の後者の目的は、複数の固定反射波消去
用のデジタルフイルタを有する移動目標指示装置
のフイルタ装置であつて、前記デジタルフイルタ
用にそれぞれ用意された予備デジタルフイルタ
と、受信反射波の所定回数毎のサンプリング時に
前記複数のデジタルフイルタの1つに該受信反射
波のサンプリング信号値に影響されない所定値を
有するパルス列から成る第1のデジタル信号を供
給する第1の手段と、前記デジタルフイルタに前
記第1のデジタル信号が供給された場合に当該デ
ジタルフイルタから出力されるべき第2のデジタ
ル信号を予め記憶しておく第2の手段と、前記デ
ジタルフイルタに前記第1のデジタル信号が供給
された際に当該デジタルフイルタから実際に出力
された出力信号と前記第2の手段に記憶されてい
る前記第2のデジタル信号とを比較し、比較した
信号が互いに一致しない場合は当該デジタルフイ
ルタが故障していることを示す第3の信号を発生
する第3の手段と、該第3の手段から該第3の信
号が生じた場合に前記デジタルフイルタを前記予
備デジタルフイルタに切換える第4の手段と、該
デジタルフイルタあるいは該予備デジタルフイル
タから出力されたデジタルの出力信号に応じた信
号を出力する第5の手段とを備えた移動目標指示
装置のフイルタ装置によつて達成される。
用のデジタルフイルタを有する移動目標指示装置
のフイルタ装置であつて、前記デジタルフイルタ
用にそれぞれ用意された予備デジタルフイルタ
と、受信反射波の所定回数毎のサンプリング時に
前記複数のデジタルフイルタの1つに該受信反射
波のサンプリング信号値に影響されない所定値を
有するパルス列から成る第1のデジタル信号を供
給する第1の手段と、前記デジタルフイルタに前
記第1のデジタル信号が供給された場合に当該デ
ジタルフイルタから出力されるべき第2のデジタ
ル信号を予め記憶しておく第2の手段と、前記デ
ジタルフイルタに前記第1のデジタル信号が供給
された際に当該デジタルフイルタから実際に出力
された出力信号と前記第2の手段に記憶されてい
る前記第2のデジタル信号とを比較し、比較した
信号が互いに一致しない場合は当該デジタルフイ
ルタが故障していることを示す第3の信号を発生
する第3の手段と、該第3の手段から該第3の信
号が生じた場合に前記デジタルフイルタを前記予
備デジタルフイルタに切換える第4の手段と、該
デジタルフイルタあるいは該予備デジタルフイル
タから出力されたデジタルの出力信号に応じた信
号を出力する第5の手段とを備えた移動目標指示
装置のフイルタ装置によつて達成される。
本発明のフイルタ装置によれば、前記デジタル
フイルタは、通常の動作中に自動的に検査される
ので、デジタルフイルタの検査のためにシステム
全体の動作を停止させる必要がない。
フイルタは、通常の動作中に自動的に検査される
ので、デジタルフイルタの検査のためにシステム
全体の動作を停止させる必要がない。
また本発明のフイルタ装置によればデジタルフ
イルタは通常の動作中に検査され、デジタルフイ
ルタに異常が発見された場合には、システム全体
の動作を停止させることなく、自動的に予備のデ
ジタルフイルタに切換え得る。
イルタは通常の動作中に検査され、デジタルフイ
ルタに異常が発見された場合には、システム全体
の動作を停止させることなく、自動的に予備のデ
ジタルフイルタに切換え得る。
本発明の他の利点と特徴は実施例によつて、添
付図面を参照して説明される。
付図面を参照して説明される。
第1図はシフトレジスタ型の三つのメモリ1,
2,3,及び五つの定数乗算器4,5,6,7,
8を有する三段のデジタルフイルタを表わす。こ
の型のデジタルフイルタの機能は公知であり、こ
こでは特記しないが、この件に関してはこの問題
を扱つている多くの専門書の例を挙げることが出
来る。その中には例えばジエー・ダリコー(J.
DARICAU)著「物理学とレーダー理論
(Physigue et Theorie du Radar)」、1973年、
ソデイープ(Sodipe)版がある。
2,3,及び五つの定数乗算器4,5,6,7,
8を有する三段のデジタルフイルタを表わす。こ
の型のデジタルフイルタの機能は公知であり、こ
こでは特記しないが、この件に関してはこの問題
を扱つている多くの専門書の例を挙げることが出
来る。その中には例えばジエー・ダリコー(J.
DARICAU)著「物理学とレーダー理論
(Physigue et Theorie du Radar)」、1973年、
ソデイープ(Sodipe)版がある。
このデジタルフイルタに入力される信号はあら
かじめサンプルされ、各サンプルは2進数の例え
はP語と呼ばれる語の形でコード化された振幅を
有し、P語は、例えばレーダーの掃引に対応する
繰返し周期を有し、他のメモリのP語と先の周期
のP語とを加える加算器9を通つてから次々にメ
モリ1に入る。この加算は、乗算器7及び8によ
つてなされる代数的加算で、この乗算器はメモリ
1,2に記憶されている2進数の語を所定の定数
倍にする。この操作は固定反射波の部分的消去を
可能ならしめる。この結果を改良するために、P
語のメモリ1への入力がそこに蓄えられていたP
語をメモリ2へシフトすることを引起し、以下同
様であることに注目しながら、三段階中で演算が
繰り返される。加算器10による加算後、デジタ
ルフイルタの出力において、2進数の語は固定反
射波に対応しつつ、大変弱い振幅のパルスを表わ
し、従つてこれらのパルスは消去されたものと考
えることが出来る。
かじめサンプルされ、各サンプルは2進数の例え
はP語と呼ばれる語の形でコード化された振幅を
有し、P語は、例えばレーダーの掃引に対応する
繰返し周期を有し、他のメモリのP語と先の周期
のP語とを加える加算器9を通つてから次々にメ
モリ1に入る。この加算は、乗算器7及び8によ
つてなされる代数的加算で、この乗算器はメモリ
1,2に記憶されている2進数の語を所定の定数
倍にする。この操作は固定反射波の部分的消去を
可能ならしめる。この結果を改良するために、P
語のメモリ1への入力がそこに蓄えられていたP
語をメモリ2へシフトすることを引起し、以下同
様であることに注目しながら、三段階中で演算が
繰り返される。加算器10による加算後、デジタ
ルフイルタの出力において、2進数の語は固定反
射波に対応しつつ、大変弱い振幅のパルスを表わ
し、従つてこれらのパルスは消去されたものと考
えることが出来る。
第2図は二つのデジタルフイルタを備えた固定
反射波消去装置の図式的ダイヤグラムを表わす。
このダイヤグラム中で、回路21は映像回路をも
含むレーダーまたはソナー検出回路もしくは受信
回路を表している。
反射波消去装置の図式的ダイヤグラムを表わす。
このダイヤグラム中で、回路21は映像回路をも
含むレーダーまたはソナー検出回路もしくは受信
回路を表している。
回路21は二つの直角位相の出力27,28に
サンプルされた映像信号を送り、この信号の各サ
ンプルはA―D変換器25,26によつて2進数
に変換される。各変換器は、第1図に例として記
載された型のデジタルフイルタ22,23に連結
されている。これらのデジタルフイルタは固定反
射波を消去し、出力で数ビツトの2進数の形で移
動反射波信号を与える。これらの信号はモジユー
ル数値検出器24に送られる。この回路内で、二
つの径路からの信号は2乗され、次いで加えら
れ、最後にこの加算によつて得られた数は出力に
おいて平方根がとられる。この結果、レーダーま
たはソナー検出回路21によつて受信した反射波
信号のうち、固定反射波を取除いたものの振幅が
再び与えられる。
サンプルされた映像信号を送り、この信号の各サ
ンプルはA―D変換器25,26によつて2進数
に変換される。各変換器は、第1図に例として記
載された型のデジタルフイルタ22,23に連結
されている。これらのデジタルフイルタは固定反
射波を消去し、出力で数ビツトの2進数の形で移
動反射波信号を与える。これらの信号はモジユー
ル数値検出器24に送られる。この回路内で、二
つの径路からの信号は2乗され、次いで加えら
れ、最後にこの加算によつて得られた数は出力に
おいて平方根がとられる。この結果、レーダーま
たはソナー検出回路21によつて受信した反射波
信号のうち、固定反射波を取除いたものの振幅が
再び与えられる。
デジタルフイルタの一つが部分的もしくは全体
的な故障の場合、従来の技術では、受信した情報
の変質を見わけるのは、特に運転中に於いては、
大変困難でしばしば不可能であつた。あり得る故
障を直すために、フイルタ装置の機能を周期的に
止めて、デジタルフイルタの正しい機能を確めて
いた。
的な故障の場合、従来の技術では、受信した情報
の変質を見わけるのは、特に運転中に於いては、
大変困難でしばしば不可能であつた。あり得る故
障を直すために、フイルタ装置の機能を周期的に
止めて、デジタルフイルタの正しい機能を確めて
いた。
第3図に本発明のフイルタ装置を示す。第2図
にすでに描かれている固定反射波消去装置の全要
素に加えて幾つかの要素が示されている。すなわ
ち、第3図の装置には、検出回路21、二つのA
―D変換器25,26、二つの固定反射波消去用
デジタルフイルタ22,23、モジユール検出器
24、計数回路35、検査信号発生回路39、使
用されるデジタルフイルタの理論的応答を記憶す
るためのアドレス制御回路を有するメモリ回路3
6、メモリ回路36と検査されるデジタルフイル
タ22または23の出力との間に設けられた比較
回路38、故障判定回路37、故障時の利得を調
整するための利得調整回路40及びD―A変換器
41が備えられている。
にすでに描かれている固定反射波消去装置の全要
素に加えて幾つかの要素が示されている。すなわ
ち、第3図の装置には、検出回路21、二つのA
―D変換器25,26、二つの固定反射波消去用
デジタルフイルタ22,23、モジユール検出器
24、計数回路35、検査信号発生回路39、使
用されるデジタルフイルタの理論的応答を記憶す
るためのアドレス制御回路を有するメモリ回路3
6、メモリ回路36と検査されるデジタルフイル
タ22または23の出力との間に設けられた比較
回路38、故障判定回路37、故障時の利得を調
整するための利得調整回路40及びD―A変換器
41が備えられている。
第3図の装置の機能は次の通りである。
検出回路21のアナログ出力信号は各繰返し周
期内でサンプリングされている。計数回路35に
よつて定められる所定の周期毎に、検査信号発生
回路(選択回路)39が一方のデジタルフイルタ
の数値入力にパルス列からなる2進の検査信号を
注入する。このデジタルフイルタの選択は交互に
行なわれる。検査されるデジタルフイルタの前記
検査信号に対する応答は、計数回路35によつて
選ばれたアドレスを付与されたメモリ回路36内
の信号と比較回路38で比較される。この比較の
結果は次に故障判定回路37に送られ、この回路
が故障時に故障しているデジタルフイルタを禁止
する。
期内でサンプリングされている。計数回路35に
よつて定められる所定の周期毎に、検査信号発生
回路(選択回路)39が一方のデジタルフイルタ
の数値入力にパルス列からなる2進の検査信号を
注入する。このデジタルフイルタの選択は交互に
行なわれる。検査されるデジタルフイルタの前記
検査信号に対する応答は、計数回路35によつて
選ばれたアドレスを付与されたメモリ回路36内
の信号と比較回路38で比較される。この比較の
結果は次に故障判定回路37に送られ、この回路
が故障時に故障しているデジタルフイルタを禁止
する。
回路40は、一方のデジタルフイルタが故障し
た場合に、モジユール検出器24の出力における
信号の大きさが所定の値に保たれるように、回路
21の利得を調整する。
た場合に、モジユール検出器24の出力における
信号の大きさが所定の値に保たれるように、回路
21の利得を調整する。
本発明の実施例のより詳細な記述が第4図によ
つて与えられていて、第4図は第3図の構成に二
つの予備デジタルフイルタとしてのデジタルフイ
ルタ29,30と二つのアンド回路74,75と
を加えたものである。計数回路35は、例えばサ
ンプル計数器42、周期計数器43、サンプル数
復号器44、周期数復号器45、及び、準備回路
48を含んでいる。検査信号発生回路39は例え
ば三つのアンド回路60,62,63、二つのオ
ア回路53,54及びフリツプフロツプ61を含
む。メモリ回路36はアドレス制御回路49と読
出専用メモリ50とを含む。比較回路38は比較
器51とマルチプレクサ52とを含む。故障判定
回路37は例えば三つのアンド回路66,67,
69、フリツプフロツプ70、二つの単安定回路
71,72、二つの記憶用フリツプフロツプ6
8,73、オア回路64、及び二つのアンド回路
57,58を含む。
つて与えられていて、第4図は第3図の構成に二
つの予備デジタルフイルタとしてのデジタルフイ
ルタ29,30と二つのアンド回路74,75と
を加えたものである。計数回路35は、例えばサ
ンプル計数器42、周期計数器43、サンプル数
復号器44、周期数復号器45、及び、準備回路
48を含んでいる。検査信号発生回路39は例え
ば三つのアンド回路60,62,63、二つのオ
ア回路53,54及びフリツプフロツプ61を含
む。メモリ回路36はアドレス制御回路49と読
出専用メモリ50とを含む。比較回路38は比較
器51とマルチプレクサ52とを含む。故障判定
回路37は例えば三つのアンド回路66,67,
69、フリツプフロツプ70、二つの単安定回路
71,72、二つの記憶用フリツプフロツプ6
8,73、オア回路64、及び二つのアンド回路
57,58を含む。
第4図の装置の機能は次の通りである。
サンプル計数器42は4096の計数を行うよう設
定されており、周波数がサンプリングの周波数に
等しいクロツク信号46によつてインクリメント
する。同期信号47は各周期の初め毎にこの計数
器42を零に戻し、且つ、256の計数を行うよう
設定された周期計数器43をインクリメントす
る。最後の段階では、例えば、これらの計数器の
出力ビツトがすべて1のとき、例えばアンド回路
から成る復号器44及び45はパルスを出す。二
つの復号器が同時にパルスを与えるとき、アンド
回路60はパルスを発生し、このパルスはアンド
回路62,63及びフリツプフロツプ61を介し
てオア回路53,54の入力の一つにパルスを与
える。
定されており、周波数がサンプリングの周波数に
等しいクロツク信号46によつてインクリメント
する。同期信号47は各周期の初め毎にこの計数
器42を零に戻し、且つ、256の計数を行うよう
設定された周期計数器43をインクリメントす
る。最後の段階では、例えば、これらの計数器の
出力ビツトがすべて1のとき、例えばアンド回路
から成る復号器44及び45はパルスを出す。二
つの復号器が同時にパルスを与えるとき、アンド
回路60はパルスを発生し、このパルスはアンド
回路62,63及びフリツプフロツプ61を介し
てオア回路53,54の入力の一つにパルスを与
える。
これらのオア回路はフリツプフロツプからパル
スを受信すると、例えば全てのビツトが論理1で
ある第1の信号としての検査信号をデジタルフイ
ルタの入力に加える。フリツプフロツプ61はこ
こでは検査されるデジタルフイルタの選択手段と
して働く。メモリ回路36のアドレス制御回路4
9は選ばれたデジタルフイルタの論理的応答に相
当する第2の信号を格納している読出専用メモリ
50のアドレスに応ずる二進の語を周期計数器4
3から受けとる。
スを受信すると、例えば全てのビツトが論理1で
ある第1の信号としての検査信号をデジタルフイ
ルタの入力に加える。フリツプフロツプ61はこ
こでは検査されるデジタルフイルタの選択手段と
して働く。メモリ回路36のアドレス制御回路4
9は選ばれたデジタルフイルタの論理的応答に相
当する第2の信号を格納している読出専用メモリ
50のアドレスに応ずる二進の語を周期計数器4
3から受けとる。
比較器51は、ここでは例えば排他的論理和回
路であつて、一方からは読出専用メモリ50のア
ドレスされた内容を、他方からは検査されるデジ
タルフイルタに加えられた検査信号に対するこの
デジタルフイルタの応答を受けとり、前記デジタ
ルフイルタは切換器の役を果すマルチプレクサ5
2によつて選択され、該マルチプレクサ52は周
期計数器43を介して検査信号発生回路39の選
択によつて同期化されている。もし、アドレスさ
れたメモリからの2進の論理的応答とマルチプレ
クサ52によつて選ばれたデジタルフイルタ2
2,23からの2進の応答とが同一のものでない
ならば、比較器51はデジタルフイルタが故障し
ていることを示す第3の信号としてのパルスを発
する。このパルスは、準備回路48によつて発生
したパルスと共にアンド回路66に加えられてお
り、この回路の出力においては信号はそれゆえ1
であつて、このことはまた、マルチプレクサ52
を介してフリツプフロツプ70によつて交互に選
ばれるアンド回路67,69のいずれか一方の出
力に信号1を生起させる。
路であつて、一方からは読出専用メモリ50のア
ドレスされた内容を、他方からは検査されるデジ
タルフイルタに加えられた検査信号に対するこの
デジタルフイルタの応答を受けとり、前記デジタ
ルフイルタは切換器の役を果すマルチプレクサ5
2によつて選択され、該マルチプレクサ52は周
期計数器43を介して検査信号発生回路39の選
択によつて同期化されている。もし、アドレスさ
れたメモリからの2進の論理的応答とマルチプレ
クサ52によつて選ばれたデジタルフイルタ2
2,23からの2進の応答とが同一のものでない
ならば、比較器51はデジタルフイルタが故障し
ていることを示す第3の信号としてのパルスを発
する。このパルスは、準備回路48によつて発生
したパルスと共にアンド回路66に加えられてお
り、この回路の出力においては信号はそれゆえ1
であつて、このことはまた、マルチプレクサ52
を介してフリツプフロツプ70によつて交互に選
ばれるアンド回路67,69のいずれか一方の出
力に信号1を生起させる。
このときに、フリツプフロツプ66及び73に
よつて取消し命令、即ちゼロ信号がアンド回路5
7,58のいずれか一方に加えられ、関連するデ
ジタルフイルタの出力をゼロにする結果となる。
これと平行して、前記故障信号としてのパルス
は、出力が可視の表示器に接続されている単安定
装置71,72を動作させる。もしフリツプフロ
ツプ68,73が各デジタルフイルタについての
故障および禁止のパルスを発生するならば、オア
回路64はアンド回路66にゼロ信号を送つてさ
らに禁止信号を発生させ、また故障警報を発す
る。
よつて取消し命令、即ちゼロ信号がアンド回路5
7,58のいずれか一方に加えられ、関連するデ
ジタルフイルタの出力をゼロにする結果となる。
これと平行して、前記故障信号としてのパルス
は、出力が可視の表示器に接続されている単安定
装置71,72を動作させる。もしフリツプフロ
ツプ68,73が各デジタルフイルタについての
故障および禁止のパルスを発生するならば、オア
回路64はアンド回路66にゼロ信号を送つてさ
らに禁止信号を発生させ、また故障警報を発す
る。
前記実施例において、本発明の第1の手段は、
計数回路35及び検査信号発生回路39によつて
構成され、第2の手段はメモリ回路36によつて
構成され、第3の手段は比較回路38によつて構
成され、第4の手段は故障判定回路37によつて
構成され、第5の手段はモジユール検出器24及
び利得調整回路40によつて構成される。
計数回路35及び検査信号発生回路39によつて
構成され、第2の手段はメモリ回路36によつて
構成され、第3の手段は比較回路38によつて構
成され、第4の手段は故障判定回路37によつて
構成され、第5の手段はモジユール検出器24及
び利得調整回路40によつて構成される。
本発明によるこのフイルタ装置の実施例は限定
的ではない。特に検査信号発生回路39及び故障
判定回路37が別の簡単な回路から作られ得るこ
とは当業者にとつて明らかである。
的ではない。特に検査信号発生回路39及び故障
判定回路37が別の簡単な回路から作られ得るこ
とは当業者にとつて明らかである。
本発明によれば異なる回路からの全容量をデジ
タルフイルタの個数に合わせさえすれば、任意個
数のデジタルフイルタを検査出来るのである。唯
一つのデジタルフイルタという特別な場合は故障
デジタルフイルタの禁止の不要ということから、
故障判定回路37の使用は不要である。
タルフイルタの個数に合わせさえすれば、任意個
数のデジタルフイルタを検査出来るのである。唯
一つのデジタルフイルタという特別な場合は故障
デジタルフイルタの禁止の不要ということから、
故障判定回路37の使用は不要である。
本発明装置は直列または並列につながれたデジ
タルフイルタに適用され得、検査信号としてのパ
ルス列からなる2進の検査信号は検査されるデジ
タルフイルタの入力に加えられ、デジタルフイル
タの応答は検査されるデジタルフイルタの出力で
取り出される。
タルフイルタに適用され得、検査信号としてのパ
ルス列からなる2進の検査信号は検査されるデジ
タルフイルタの入力に加えられ、デジタルフイル
タの応答は検査されるデジタルフイルタの出力で
取り出される。
更に本発明装置は非周期的信号を波するため
のデジタルフイルタに適用され得る。この場合に
は周期計数回路は除去され、反射波信号が所定回
数サンプリングされる毎にデジタルフイルタの検
査が実施される。
のデジタルフイルタに適用され得る。この場合に
は周期計数回路は除去され、反射波信号が所定回
数サンプリングされる毎にデジタルフイルタの検
査が実施される。
本発明装置では故障デジタルフイルタの禁止が
予備デジタルフイルタとの交換に結びつけられ得
る。この交換はフリツプフロツプ73,68の第
二の出力を、故障デジタルフイルタの代りに二つ
の予備デジタルフイルタ29,30の使用を命じ
る二つのアンド回路74,75に連結することに
よつて行うことが出来る。
予備デジタルフイルタとの交換に結びつけられ得
る。この交換はフリツプフロツプ73,68の第
二の出力を、故障デジタルフイルタの代りに二つ
の予備デジタルフイルタ29,30の使用を命じ
る二つのアンド回路74,75に連結することに
よつて行うことが出来る。
その上、デジタルフイルタの入力ビツトに相当
する短かいパルスの組を除く他のあらゆる検査信
号としてのパルス列からなる2進信号を注入する
ことが可能であろう。
する短かいパルスの組を除く他のあらゆる検査信
号としてのパルス列からなる2進信号を注入する
ことが可能であろう。
レーダーまたはソナーの固定反射波の消去装置
に特に用いられるデジタルフイルタの自動検査を
行う本発明のフイルタ装置の説明は以上の如くで
ある。即ち、本発明のフイルタ装置は、受信反射
波の所定回数毎のサンプリング時に複数のデジタ
ルフイルタの1つに該受信反射波のサンプリング
信号値に影響されない所定値を有するパルス列か
ら成る第1のデジタル信号を供給する第1の手段
を備えているため、通常の受信と全く同じ時期に
同じ状態にあるデジタルフイルタを検査できる。
従つて、検査の信頼性が大幅に向上する。しかも
テスト信号を挿入するためのパルスゲートや凝似
受信信号発生回路のごとき特別な回路が検査系に
設けられないため、回路構成が著しく簡単とな
り、信頼性がさらに高くなる。
に特に用いられるデジタルフイルタの自動検査を
行う本発明のフイルタ装置の説明は以上の如くで
ある。即ち、本発明のフイルタ装置は、受信反射
波の所定回数毎のサンプリング時に複数のデジタ
ルフイルタの1つに該受信反射波のサンプリング
信号値に影響されない所定値を有するパルス列か
ら成る第1のデジタル信号を供給する第1の手段
を備えているため、通常の受信と全く同じ時期に
同じ状態にあるデジタルフイルタを検査できる。
従つて、検査の信頼性が大幅に向上する。しかも
テスト信号を挿入するためのパルスゲートや凝似
受信信号発生回路のごとき特別な回路が検査系に
設けられないため、回路構成が著しく簡単とな
り、信頼性がさらに高くなる。
第1図は三段のデジタルフイルタの説明図、第
2図は二つのデジタルフイルタを備えた固定反射
波の消去装置の図式的説明図、第3図は本発明の
実施例のフイルタ装置の図式的説明図、第4図は
第3図の本発明のフイルタ装置の詳細な実施例の
説明図である。 1,2,3…メモリ、4,5,6,7,8…乗
算器、9,10…加算器、21…検出回路、2
2,23…デジタルフイルタ、24…モジユール
検出器、25,26…A―D変換器、35…計数
回路、36…メモリ回路、37…故障判定回路、
38…比較回路、39…検査信号発生回路、40
…利得調整回路。
2図は二つのデジタルフイルタを備えた固定反射
波の消去装置の図式的説明図、第3図は本発明の
実施例のフイルタ装置の図式的説明図、第4図は
第3図の本発明のフイルタ装置の詳細な実施例の
説明図である。 1,2,3…メモリ、4,5,6,7,8…乗
算器、9,10…加算器、21…検出回路、2
2,23…デジタルフイルタ、24…モジユール
検出器、25,26…A―D変換器、35…計数
回路、36…メモリ回路、37…故障判定回路、
38…比較回路、39…検査信号発生回路、40
…利得調整回路。
Claims (1)
- 【特許請求の範囲】 1 複数の固定反射波消去用のデジタルフイルタ
を有する移動目標指示装置のフイルタ装置であつ
て、受信反射波の所定回数毎のサンプリング時に
前記複数のデジタルフイルタの1つに該受信反射
波のサンプリング信号値に影響されない所定値を
有するパルス列から成る第1のデジタル信号を供
給する第1の手段と、前記デジタルフイルタに前
記第1のデジタル信号が供給された場合に当該デ
ジタルフイルタから出力されるべき第2のデジタ
ル信号を予め記憶しておく第2の手段と、前記デ
ジタルフイルタに前記第1のデジタル信号が供給
された際に当該デジタルフイルタから実際に出力
された出力信号と前記第2の手段に記憶されてい
る前記第2のデジタル信号とを比較し、比較した
信号が互いに一致しない場合は当該デジタルフイ
ルタが故障していることを示す第3の信号を発生
する第3の手段とを備えたことを特徴とする移動
目標指示装置のフイルタ装置。 2 前記第1の手段は、受信反射波の所定回数毎
のサンプリング時に前記デジタルフイルタに論理
1のパルス列から成る第1のデジタル信号を供給
するように構成されている特許請求の範囲第1項
に記載の移動目標指示装置のフイルタ装置。 3 前記第1の手段は、受信反射波のサンプリン
グ信号及び前記第1のデジタル信号がそれぞれ印
加される2つの入力端子と、前記デジタルフイル
タに接続された出力端子とを有するオア回路を備
えている特許請求の範囲第2項に記載の移動目標
指示装置のフイルタ装置。 4 前記第1の手段は、前記2つのデジタルフイ
ルタにそれぞれ接続された2つの出力端子と、該
出力端子を介して前記2つのデジタルフイルタに
交互に前記第1のデジタル信号を供給する選択回
路とを備えている特許請求の範囲第1項から第3
項のいずれか一項に記載の移動目標指示装置のフ
イルタ装置。 5 前記第2の手段は、読出専用メモリと、該読
出専用メモリをアドレスするためのアドレス制御
回路とを備えている特許請求の範囲第1項から第
4項のいずれか一項に記載の移動目標指示装置の
フイルタ装置。 6 前記第3の手段は、前記複数のデジタルフイ
ルタからそれぞれ出力される出力信号を選択的に
受取るマルチプレクサを備えている特許請求の範
囲第1項から第5項のいずれか一項に記載の移動
目標指示装置のフイルタ装置。 7 複数の固定反射波消去用のデジタルフイルタ
を有する移動目標指示装置のフイルタ装置であつ
て、前記デジタルフイルタ用にそれぞれ用意され
た予備デジタルフイルタと、受信反射波の所定回
数毎のサンプリング時に前記複数のデジタルフイ
ルタの1つに該受信反射波のサンプリング信号値
に影響されない所定値を有するパルス列から成る
第1のデジタル信号を供給する第1の手段と、前
記デジタルフイルタに前記第1のデジタル信号が
供給された場合に当該デジタルフイルタから出力
されるべき第2のデジタル信号を予め記憶してお
く第2の手段と、前記デジタルフイルタに前記第
1のデジタル信号が供給された際に当該デジタル
フイルタから実際に出力された出力信号と前記第
2の手段に記憶されている前記第2のデジタル信
号とを比較し、比較した信号が互いに一致しない
場合は当該デジタルフイルタが故障していること
を示す第3の信号を発生する第3の手段と、該第
3の手段から該第3の信号が生じた場合に前記デ
ジタルフイルタを前記予備デジタルフイルタに切
換える第4の手段と、該デジタルフイルタあるい
は該予備デジタルフイルタから出力されたデジタ
ルの出力信号に応じた信号を出力する第5の手段
とを備えたことを特徴とする移動目標指示装置の
フイルタ装置。 8 前記第1の手段は、受信反射波の所定回数毎
のサンプリング時に前記デジタルフイルタに論理
1のパルス列から成る第1のデジタル信号を供給
するように構成されている特許請求の範囲第7項
に記載の移動目標指示装置のフイルタ装置。 9 前記第1の手段は、受信反射波のサンプリン
グ信号及び前記第1のデジタル信号がそれぞれ印
加される2つの入力端子と、前記デジタルフイル
タに接続された出力端子とを有するオア回路を備
えている特許請求の範囲第8項に記載の移動目標
指示装置のフイルタ装置。 10 前記第1の手段は、前記2つのデジタルフ
イルタにそれぞれ接続された2つの出力端子と、
該出力端子を介して前記2つのデジタルフイルタ
に交互に前記第1のデジタル信号を供給する選択
回路とを備えている特許請求の範囲第7項から第
9項のいずれか一項に記載の移動目標指示装置の
フイルタ装置。 11 前記第2の手段は、読出専用メモリと、該
読出専用メモリをアドレスするためのアドレス制
御回路とを備えている特許請求の範囲第7項から
第10項のいずれか一項に記載の移動目標指示装
置のフイルタ装置。 12 前記第3の手段は、前記複数のデジタルフ
イルタからそれぞれ出力される出力信号を選択的
に受取るマルチプレクサを備えている特許請求の
範囲第7項から第11項のいずれか一項に記載の
移動目標指示装置のフイルタ装置。 13 前記第4の手段は、前記第3の手段から前
記第3の信号が生じた場合に前記デジタルフイル
タを前記第5の手段から切離し、前記予備デジタ
ルフイルタを該第5の手段に接続する切換回路を
備えている特許請求の範囲第7項から第12項の
いずれか一項に記載の移動目標指示装置のフイル
タ装置。 14 前記第4の手段は、前記2つのデジタルフ
イルタの両方が故障していると前記第3の手段に
より検出されたときは予備デジタルフイルタへの
切換を禁止するように構成されている特許請求の
範囲第10項に記載の移動目標指示装置のフイル
タ装置。 15 前記第5の手段は、前記2つのデジタルフ
イルタから出力される出力信号の2乗の和の平方
根に等しい大きさを有する信号を出力するように
構成されている特許請求の範囲第10項に記載の
移動目標指示装置のフイルタ装置。 16 前記第5の手段は、当該第5の手段の出力
を所定の大きさに保つべく、前記第3の手段によ
り一方の前記デジタルフイルタが故障していると
検出されたときは他方の前記デジタルフイルタに
供給される入力信号のレベルを自動的に制御する
利得自動制御回路を備えている特許請求の範囲第
10項に記載の移動目標指示装置のフイルタ装
置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7900419A FR2446487A1 (fr) | 1979-01-09 | 1979-01-09 | Dispositif de test automatique des filtres numeriques plus particulierement utilises pour l'elimination des echos fixes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5595882A JPS5595882A (en) | 1980-07-21 |
| JPH0219912B2 true JPH0219912B2 (ja) | 1990-05-07 |
Family
ID=9220561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP81280A Granted JPS5595882A (en) | 1979-01-09 | 1980-01-08 | Automatic tester for numerical filter for removing fixed reflected wave |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4305076A (ja) |
| EP (1) | EP0013641B1 (ja) |
| JP (1) | JPS5595882A (ja) |
| DE (1) | DE3069438D1 (ja) |
| FR (1) | FR2446487A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116U (ja) * | 1996-09-09 | 1997-03-11 | シーケーディ株式会社 | マニホールドシリンダ |
| JPH09220U (ja) * | 1996-09-09 | 1997-04-15 | シーケーディ株式会社 | マニホールドシリンダ |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477811A (en) * | 1979-07-02 | 1984-10-16 | California Microwave, Inc. | Automatic MDS level analyzer |
| US4694298A (en) * | 1983-11-04 | 1987-09-15 | Itt Gilfillan | Adaptive, fault-tolerant narrowband filterbank |
| US4622556A (en) * | 1984-10-02 | 1986-11-11 | The United States Of America As Represented By The Secretary Of The Air Force | Technique for rapid determination of probability of detection in pulse doppler radars |
| US4940985A (en) * | 1988-11-02 | 1990-07-10 | Westinghouse Electric Corp. | Radar stability measurement system |
| US5752216A (en) * | 1994-07-06 | 1998-05-12 | Dimensions International, Inc. | Non-intrusive data interface system for air traffic control |
| DE19934296C2 (de) * | 1999-07-21 | 2002-01-24 | Infineon Technologies Ag | Prüfanordnung und Verfahren zum Testen eines digitalen elektronischen Filters |
| DE102014203608A1 (de) * | 2014-02-27 | 2015-08-27 | Lenze Automation Gmbh | Elektrisches Steuergerät |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4003054A (en) * | 1974-10-03 | 1977-01-11 | Raytheon Company | Method of compensating for imbalances in a quadrature demodulator |
| JPS5834787B2 (ja) * | 1975-09-18 | 1983-07-28 | 株式会社東芝 | 故障診断装置 |
| JPS5256888A (en) * | 1975-11-05 | 1977-05-10 | Nippon Telegr & Teleph Corp <Ntt> | Trouble announcing system |
| DE2606669C2 (de) * | 1976-02-19 | 1983-07-07 | Fried. Krupp Gmbh, 4300 Essen | Verfahren zum Testen digitaler Systeme und Vorrichtung zur Durchführung des Verfahrens |
| JPS5396797A (en) * | 1977-02-04 | 1978-08-24 | Toshiba Corp | Self-diagnosis apparatus of radar receiving system |
-
1979
- 1979-01-09 FR FR7900419A patent/FR2446487A1/fr active Granted
-
1980
- 1980-01-04 DE DE8080400011T patent/DE3069438D1/de not_active Expired
- 1980-01-04 EP EP80400011A patent/EP0013641B1/fr not_active Expired
- 1980-01-07 US US06/110,254 patent/US4305076A/en not_active Expired - Lifetime
- 1980-01-08 JP JP81280A patent/JPS5595882A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116U (ja) * | 1996-09-09 | 1997-03-11 | シーケーディ株式会社 | マニホールドシリンダ |
| JPH09220U (ja) * | 1996-09-09 | 1997-04-15 | シーケーディ株式会社 | マニホールドシリンダ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3069438D1 (en) | 1984-11-22 |
| FR2446487A1 (fr) | 1980-08-08 |
| EP0013641A1 (fr) | 1980-07-23 |
| US4305076A (en) | 1981-12-08 |
| JPS5595882A (en) | 1980-07-21 |
| FR2446487B1 (ja) | 1981-10-30 |
| EP0013641B1 (fr) | 1984-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5588115A (en) | Redundancy analyzer for automatic memory tester | |
| US4503536A (en) | Digital circuit unit testing system utilizing signature analysis | |
| US5051996A (en) | Built-in-test by signature inspection (bitsi) | |
| US3573751A (en) | Fault isolation system for modularized electronic equipment | |
| US7251757B2 (en) | Memory testing | |
| US4084262A (en) | Digital monitor having memory readout by the monitored system | |
| EP3683797A1 (en) | Toggled buffer memory apparatus and method of processing time series data | |
| US4926425A (en) | System for testing digital circuits | |
| KR970004077B1 (ko) | 메모리의 잔류 결함을 검출하는 방법 및 장치 | |
| US4059749A (en) | Digital monitor | |
| NO152070B (no) | Apparat for testing av en eller flere digitale kretser | |
| EP0110354B1 (en) | Detecting improper operation of a digital data processing apparatus | |
| US4305076A (en) | Device for the automatic testing of digital filters in moving-target indicators | |
| WO1997014974A1 (en) | Testable circuit and method of testing | |
| US3646554A (en) | Video pulse converter for the track signal processor | |
| US3814920A (en) | Employing variable clock rate | |
| JPH0412431B2 (ja) | ||
| Sogomonjan et al. | Self-testing and self-checking combinational circuits with weakly independent outputs | |
| SU1013956A2 (ru) | Устройство дл контрол логических схем | |
| JPH0915301A (ja) | 半導体集積回路のテスト回路およびそのテスト方法 | |
| SU1520517A1 (ru) | Устройство дл диагностировани цифровых узлов | |
| SU1624535A1 (ru) | Запоминающее устройство с контролем | |
| SU1705875A1 (ru) | Устройство дл контрол оперативной пам ти | |
| SU1161991A1 (ru) | Устройство дл диагностического контрол пам ти | |
| SU1674267A1 (ru) | Запоминающее устройство с контролем информации |