JPH0219976A - 論理回路合成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は論理設計に関し、さらに具体的には、特定の技
術のための規則が、技術から独立した論理モデルに割り
当てられたときに出会うタイミング上の問題を訂正する
ことに関するものである。

Ｂ、従来技術 特定の技術のための論理データ・アレイのマツピング及
び最適化を自動化すると、設計時間の節約と、製造され
た回路の性能の大幅な向上をもたらすことができる。機
能仕様のハードウェア・インプリメンテーションへの変
換を自動化できるかどうかは、長い間研究の課題であっ
た。この仕事の複雑性とその自動化の潜在的な価値は、
設計される装置の複雑さが増し、設計時間の短縮に対す
る圧力が高まるに従って、増大し続けてきた。

自動化された論理合成における初期の試みは、機能仕様
におけるゲート数を減少させるため、最小のプール式を
得ることに集中していた。もっと最近の試みでは、技術
固をの設計をもたらし、技術がますます複雑になるにつ
れ、合成システムは、受は入れ可能なインプリメンテー
ションを実現スるため、増大する技術固有の基準を扱わ
ざるを得なくなっている。ゲート・カウントは引続き設
計が受入れ可能なものとなるための主な要素であるが、
タイミング上の制約及び、特定の技術で使用可能なブ’
Ｊ　ミティブの効率的な使用がますます重要になってい
る。

あるモデルを特定の技術で実施するための論理合成手順
は一般に、前述のプール変換等、技術から独立したモデ
ルについて論理減少変換を実行することから始まる。次
に、タイミング基準、及びそのモデルについて必要とさ
れるその他の技術固有の特徴を実現するため、技術をモ
デルにマツプした後、その技術に適したモデルについて
後続の変換が実行される。

タイミングは、米国特許第４２８３６５１号に開示され
ているように、経路遅延の解析によって最適化すること
ができる。しかし、この解析ではモデル全体に対するタ
イミング・データを計算する。−旦タイミングの訂正が
加えられると、こうして計算されたタイミング・データ
は古くなってしまう。モデルに対するタイミング・デー
タを再計算しない限り、その後のタイミング訂正が誤っ
たものになる恐れがある。しかし、現在の技術状態で必
要とされる論理アレイのサイズは、この種の力ずくの再
計算が設計工程の効率に大きな損失をもたらす程度にま
で増大してきている。

技術固有のプリミティブの使用を最大にしてゲート・カ
ウントを最小にする論理合成方法が、１９８７年１０月
２７日に発行され、本出願人に譲渡された米国特許第４
７０３４３５号に開示されている。この既知の方法は、
技術から独立したモデルの論理ブロックの数を減少させ
、ファンインを制限し、そのモデルでの否定論理ＨＡＮ
Ｄゲート及びＮＯＲゲートの使用を最大にしてから、所
与の技術をモデルにマツプするものである。この予備的
モデルに技術をマツプする前に、サイズまたは速度が最
大になるようにモデルを修正することができるが、タイ
ミングの制約は、その技術に適した「ハードウェア」モ
デルが定義されるまで実現されない。

しかし、ある種の変換は、モデルのブロックに対する技
術の当初の割振りを訂正するために使用することができ
ない。これらの変換のために、その他の点では技術に適
したモデルで、後のこの段階で技術規則の違反が生じる
ことを許容すると、論理合成過程が壊れてしまう。した
がって、この方法で作成したハードウェア・モデルは、
必要とされるタイミングの制約を溝たすことができず、
技術から独立したモデルの必要とされるハードウェア・
インプリメンテ−シロンを実現する前に、論理合成過程
の繰返しが必要になる。さらに、この方法は、結果とし
て得られる技術レベルのモデルのサイズを余り制御でき
ず、本発明に従ってもたらされるものよりも約３０％高
いセル・カウントをもたらす。

所与の装置割振り内で選択可能な電力レベルを割り振る
ことによってタイミングを最適化する方２去が、１９８
７年１０月６日にレンバッハ（Ｌｅｍｂａｃｈ）等に対
して発行され、本出願人に譲渡された米国特許第４８９
８７８０号に開示されている。しかし、この方法は、最
初の装置割振りによって割り当てられた装置をもっと高
い電力を供給される装置で置き換えた場合に得られる利
点を活用することができない。その代りに、この方法は
、それらの装置自体の電力／性能特性の変動性に依存し
ている。

Ｃ９発明が解決しようとする問題点 本発明の目的は、特定の技術を技術から独立したモデル
にマツプすることによって作成されたその技術に適した
モデルが、タイミング訂正変換によってその技術に適し
たモデルを所定のタイミング制約に合致させることがで
きる限界を越えないようにすることである。

本発明の他の目的は、タイミング訂正アルゴリズムの複
雑さ、したがって、その実行時間を減少させると同時に
、有用な技術に適したモデルを作成するためのアルゴリ
ズムの宵効性を高めることである。

本発明の他の目的は、所定のタイミング要件に合致する
方式で、技術から独立したモデルの技術に適したモデル
への系統的な予備的拡張を提供することである。この拡
張は、ゲート・ローディングの名目値に基づいて計算し
たゲート・アレイを通るデータ経路の相対的タイミング
を使って、予備的解析を簡単にする。このことは、負荷
容量に対して極めて敏感な０ＭＯ８等の技術にとって特
に重要である。この技術にとって非定型的である、技術
から独立したモデルにおけるファンアウト負荷は、異常
なりリティカル・バス解析をもたらす。

本発明の他の目的は、特定の技術でうまく働かないブロ
ックの代りとして、その特定技術によってサポートされ
る最も適合する装置を選択することにより、予備的クリ
ティカル・パス解析を簡単にすることである。

Ｄ０問題点を解決するための手段 本発明によれば、技術から独立したモデル内にある、特
定の技術でうまく働かない論理ブロックを識別し、うま
く働かない論理ブロックの代りに、その特定技術によっ
てサポートされる最も適合する装置を使用する方法及び
装置が提供される。またモデルを通るクリティカル・パ
スのタイミング値が、その特定技術における最適な装置
割振りと整合する遅延時間に制限された、装置遅延時間
を使用して推定される。このモデルについて、特定技術
の規則が完全にモデルに割り当てられる前にモデルに課
されるタイミング制約に合致するように、タイミング訂
正変換が実行される。

したがって、本発明は、特定技術を技術から独立したモ
デルにマツプする過程で訂正不能なタイミングの問題を
生じることのない、技術に適したモデルを提供する。

Ｅ、実施例 本発明の好ましい実施例による論理合成方法を第１図な
いし第３図に概略的に示す一本発明によるシステムのい
くつかの態様を記載した従来の刊行物には以下のものが
ある。それらの記載を、すべて引用により本明細書に組
み込む。Ｊ、Ａ、ダリンジャ（Ｄａｒｒｉｎｇｅｒ）　
Ｎ　ｆニエル・ブランド（Ｄａｎｉｅｌ　Ｂｒａｎｄ）
　、Ｊ　、　Ｖ、ガービ（Ｇｅｒｂ　ｉ　）、Ｗ、Ｈ，
ジロイナ（Ｊｏｉｎｅｒ）２世及びルイス・トレビリャ
ン（Ｌｏｕｉｓｅ　Ｔｒｅｖｉｌｌｙａｎ）のｒＬＳＳ
：推論論理合成のためのシステム（ＬＳＳ：ＡＳｙｓｔ
ｅｍ　ｆｏｒ　Ｐｒｏｄｕｃｔｉｏｎ　Ｌｏｇｉｃ　５
ｙｎｔｈｅｓｉｓ）　Ｊ　１１ＢＭ　Ｊｏｕｒｎａｌ　
ｏｆ　Ｒｅ５ｅａｒｃｈ　ａｎｄ　Ｄｅｖｅｌｏｐｍｅ
ｎｔｚＶｏｌ、２８、Ｎ００５、（１９８４年９月）、
ｐｐ、４３７−４４５、Ｗ、Ｈ，ジ日イナ２世、Ｌ、Ｈ
，トレビリャン、ダニエル・ブランド、Ｔ、Ａ、エック
ス（Ｈｉｘ）及び　Ｓ、Ｃ，ガンダーセン（Ｇｕｎｄｅ
ｒｓｅｎ　）の「論理合成における技術適合（Ｔｅｃｈ
ｎｏｌｏｇｙ　Ａｄａｐｔａｔｉｏｎ　ｉｎ　Ｌｏｇｉ
ｃＳｙｎｔｈｅｓｉｓ）　Ｊ　Ｐｒｏｃｅｅｄｉｎｇｓ
　ｏｆ　ｔｈｅ　ＩＥＥＥ　２３ｒｄＤｅｓｉｇｎ　　
Δｕｔｏｍａｔｉｏｎ　　Ｃｏｎｆｅｒｅｎｃｅ　　（
１９８６）ｓ　　１）　　ｐ　。

９４−１００１１９８７年１０月６日にレンバツハ等に
対して発行された米国特許第４６ｉ９８７６０号、及び
１９８７年１０月２７日にダリンジャ等に対して発行さ
れた米国特許第４７０３４３５号。

本発明による方法は、技術から独立したモデルの表示及
びデータ管理システムでうまく働くコンピュータ・プロ
グラムを含む。本発明の好ましい実施例によれば、その
データ管理システムは、Ｆ。

Ｅ、　アレン（Ａｌｉｅｎ）等の論文「実験的コンパイ
ル・システム（Ｔｈｅ　Ｅｘｐｅｒｉｍｅｎｔａｌ　Ｃ
ｏｍｐｉｌｉｎｇＳｙｓｔｅｍ）　　Ｊ　　％　　ＩＢ
Ｍ　　Ｊｏｕｒｎａｌ　　ｏｆ　　Ｒｅ５ｅａｒｃｈ　
　ａｎｄＤｅｖｅｌｏｐｍｅｎｔｌＶｏ　１．２４　（
１９８０年）、ｐｐ、６９５−７１３に記載されたシス
テムにほぼ類似している。ただし、木切ｉｉ５書て開示
する好ましい実施例では、基本構成単位は、「ブロック
」と呼ばれシステムによって呼び出されるルーチンのパ
ラメータを括弧に入れて示す。

本発明の好ましい実施例に従って相補型金属酸化物半導
体（０ＭＯ８）技術を技術から独立したモデルにマツプ
するための自動化論理合成コンピュータ・プログラム・
リストを下記の表１に示す。この好ましい実施例で使用
する個々の変換ルーチンは当接術では周知であり、本発
明の好ましい実施例に従ってこれらのルーチンに使用さ
れるコードのリストを、本明細書の末尾の表２に示す。

これらの周知のルーチンについてはとくに本発明に従っ
て提供される論理合成過程の有利な順序付は及び制御に
関して、以下で考察する。

プログラムのフェーズＩは２つの部分を含む。

フェーズＩの最初の部分では、技術から独立したモデル
をプログラムによる解析のため準備する。

モデル中の特定技術の規則に違反するブロックの代りと
して、特定技術と整合する特性ををする最も適合するブ
ロックが使用され、こうして「予備的」モデルが得られ
る。

フェーズエの第２の部分では、この予備的モデルにおけ
る推定クリティカル・パスが速度の点で最適化される。

第１図はフェーズＩの概略的流れ図である。

好ましい実施例のフェーズエで経路遅延時間及びクリテ
ィカル・パスの局部的変化を推定するために使用される
遅延値は、その特定技術に対する最適の装置割振りと整
合する値に制限される。モデルに対する装置のこの予備
的「最適合」割振りの解析で最適割振りが使用されるも
のと仮定すると、訂正不能なタイミング・エラーを防ぐ
には十分に正確な推定クリティカル・パス時間の便利な
計算が可能になるが、普通ならそのような技術の「最適
合」マツピングにおけるクリティカル・パスの解析に支
障となるはずの異常値は回避される。

最も重大な技術違反には次の２つがある。

ファンイン違反ニブロックに対する入力の数が、その技
術によって許容される数より大きい。

ファンアウト違反ニブロック上の合計負荷が、その技術
によって許容される最大負荷よりも大きい。

フェーズ■では、フェーズＩの終りに得られた推定モデ
ルにおける技術違反が訂正されるので、フェーズ■の終
りまでに、そのモデルは特定技術によって設定される妥
当な要件をほぼ滴たすようになる。プログラムのフェー
ズ■を第２図に概略的に示す。

フェーズ■では、クリティカル・パス・タイミングの局
部的変化が、やはり最適装置割振りという仮定を用いて
調節される。フェーズ■の終りでは、そのモデルの経路
遅延時間が、フェーズ■で得られた技術に適したモデル
における装置の実際の遅延時間を使って計算し直される
。

フェーズ■も２つの部分からなる。フェーズ■の最初の
部分では、技術に適したモデルがその生産及び性能特性
を最適化すると同時に、所定のタイミング制約を満たす
ように微調整される。フェーズ■で許されるタイミング
訂正の範囲は、狭い範囲に制約されている。一般に、フ
ェーズ■で使用されるルーチンは、特定の接続またはス
ワツピング接続、すなわちファンイン違反を生じる可能
性がなく、ファンアウト負荷に最小の影響しか及ぼさな
いような動作を再配置することだけに限定される。別方
法としては、装置割振りを変更すると技術違反が生じる
場合に、モデル内の装置割振りを変更しない自己制限ル
ーチンを使用する。

フェーズ■の第２の部分では、モデルに対する技術の詳
細なマツピングが完了し、完成したモデルに対する実際
の最終タイミング・データが計算され、文書化される。

第３図はプログラムのフェーズ■の概略的流れ図である
。

」Ｌユ フェーズ■ ＡＰＰＬＹ　Ｂ１１ＩＬＤ１４ＤＬ ΔＰＰＬＹ　ＮＯＲＭＡＬＩＺ ＡＰＰＬＹ　ＴＩＲＥＤＵＣＴ ＡＰＰＬＹ　ＡＳＧＮＲＵＬＥ ＡＰＰＬＹ　ＧＴＡＣＩＯＡＤ ＡＰＰＬＹ　ＧＴＡＡＬＬＯＣ ＡＰＰＬＹ　ＧＴＡＢＫＰＴ； ＡＰＰＬＹ　ＧＴＡＩＨＩＯ； ＡＰＰＬＹ　　ＧＴ八へＮ）ｌＥＲ（１）；ＳＥＴ　Ｍ
ＡＸＦＯ２０００ ＳＥＴ　ＣＲＩＴ　５ＬＡＣＫ　ＴＩＩＲＥＳＨ＝　０
；ＡＰＰＬＹ　ＧＴＡＣＡＬＣ； ＲＥＰＥＡＴ　ＧＴＡＰＲＯＰＣ。

ＧＴＡＣＭＰＲＳ。

ＧＴＡＰＲＥＤＣ。

ＧＴＡＲＥＤｔｌＨ。

ＧＴＡＲＥＤＩＨ。

ＧＴＡＲＥＤＢＹ： 八ＰＰＬＹ　　ＧＴＡＰＷＲＵＰ　　（１）ｉＡＰＰＬ
Ｙ　ＧＴＡＲＥＤＦＯ（７００，２）ＡＰＰＬＹ　ＧＴ
ＡＤＵＡＬＲ； 八ＰＰＬＹ　　ＧＴＡＳＩＮＧＲ； ＡＰＰＬＹ　ＧＴＡＴＩＩＲＳｌｌ　（５０，５００）
ＡＰＰＬＹ　ＧＴＡＳＩＨＶＴ　　（２）ｉＡＰＰＬＹ
　ＧＴＡＭＩＮＶＴ　　（２）：ＳＥＴ　ＣＲＩＴ　　
５ＬＡＣＫ　　ＴＩＩＲＥＳＩＩ　　＝　　Ｏ；ＡＰＰ
ＬＹ　　ＧＴＡＤＩＪＡＬＲ； 八ＰＰＬＹ　　ＧＴＡＴＩＩＲＳｌｌ　　（５０，３０
０）ＳＡＰＰＬＹ　ＧＴＡＲＥＤＦＯ（１５０，２）；
ＳＥＴ　ＣＵＴ　５ＬＡＣＫ　　ＴＩＩＲＥＳＩＩ　　
＝　　Ｏ；ＡＰＰＬＹ　ＧＴＡｔｉＮＢＩＪＦ　　（２
）；ＡＰＰＬＹ　ＧＴＡＦＯ（２０００）；ＳＥＴ　Ｍ
ＡＸＦＯ９９９９９９； ＡＰＰＬＹ　　ＧＴＡＣＡＬＣ； フェーズ■ ＡＰＰＬＹ　ＧＴＡＦＯＢＡＬ； ＡＰＰＬＹ　ＧＴＡＴＨＲＳｌｌ　（５０゜ＡＰＰＬＹ
　ＧＴＡＰＲＯＭＯ（０゜ ＡＰＰＬＹ　ＧＴＡＴＩ（ＲＳＩ＋　（５０゜ＡＰＰＬ
Ｙ　ＧＴＡＲＥＤＦＩ　（９゜ＡＰＰＬＹ　ＧＲＡＴＩ
ＲＳＩ＋　（５０゜ＡＰＰＬＹ　　ＧＴＡＰＲＯＭＯ（
０゜ＲＥＰＥＡＴ　ＧＴＡＰＲＯＰＣ。

ＧＴＡＲＥＤＵＨ。

ＧＴＡＲＥ［）Ｉ）ｌ。

ＧＴＡＲＥＤＢＹ； ＡＰＰＬＹ　ＧＴＡＴＨＲＳｌｌ　（５０゜１００）； １００．１０）； ３００）； １．１５０）； １００．１０）； １００）　； ＡＰＰＬＹ　　ＧＴＡＳＩＨＶＴ　　（２）；ＳＥＴ　
ＣＲＩＴ　５ＬＡＣに−ＴＩＩＲＥＳＩＩ　＝　０；Ａ
ＰＰＬＹ　ＧＴＡＣＭＰＲＳ； ＡＰＰＬＹ　　ＧＴＡＤＥＭＯＲ（１５０，２）；ＡＰ
ＰＬＹ　ＧＴＡＣＭＰＲＳ； ＡＰＰＬＹ　ＧＴＡＴＩＩＲＳＩ　　（５０，４００）
ＡＰＰＬＹ　ＧＴＡＣＡＮＤ　　（０，２）：ＳＥＴ　
ＣＲＩＴ　５ＬＡＣＫ　ＴＩＩＲＥＳＩ　＝　Ｏ；八Ｐ
ＰＬＹ　　ＧＴＡＣＭＰＲＳ；− ＡＰＰＬＹ　ＧＴＡＢＡＯ（３，４００）；ＡＰＰＬＹ
　ＧＴＡＴＩＩＲＳｌｌ　　（５０，４００）ＡＰＰＬ
Ｙ　ＧＴＡＣＡＯ（２００，２）；ＳＥＴ　ＣＲＩＴ　
５ＬＡＣ）ｊＴＩＩＲＥｓＩ　＝　０八ＰＰＬＹ　　Ｇ
ＴＡＣＭＰＲＥＳ： 八ＰＰＬＹ　　ＧＴＡＴＨＲＳＨ（７０，３００）ＡＰ
ＰＬＹ　ＧＴＡＲＥＧＲＰ ＡＰＰＬＹ　ＧＴＡＴＩＩＲＳＩＩ　　（Ｚｏｏ、　３
００）八ＰＰＬＹ　　ＧＴＡＲＥＤＦＩ　　（９，１，
１５０）フェーズ■ ＳＥＴ　ＣＲＩＴ　５ＬＡＣＫ　ＴＩＩＲＥＳＩＩ　＝
　Ｏ；ＡＰＰＬＹ　ＧＴＡＦＩ； ＡＰＰＬＹ　　ＧＴＡＦＩＸＯＲ（６，３）；ＡＰＰＬ
Ｙ　ＧＲＡＰＲＥＤＥＣ２ ＡＰＰＬＹ　ＧＴＡＴＩＩＲＳＩ　（７０，３００）；
ＡＰＰＬＹ　ＧＴＡＲＥＧＲＰ； ＳＥＴ　　ＣＲＩＴ−ＳＬＡＣに−ＴＩＩＲＥＳ［Ｉ　
　＝　　ＯＳΔＰＰＬＹ　ＧＴＡＦＩ； 八ＰＰＬＹ　　ＧＴＡＦＯ（２０００）；ＡＰＰＬＹ　
ＧＴＡＦＯＢＡＩ、； ＡＰＰＬＹ　ＧＴＡＵＮＢＵＦ　　（２）：ＡＰＰＬＹ
　ＧＴＡＳＩＨ（２）Ｓ ＡＰＰＬＹ　　ＧＴＡＣＥＬＤＨＳ ΔＰＰＬＹ　　ＧＴＡＲＥＰυＲ（２５）ｉＡＰＰＬＹ
　ＧＴＡＵＮＢＵＦ（２）ＳＡＰＰＬＹ　　ＧＴＡＦＩ
ＬＬ： ＡＰＰＬＹ　ＧＴＡＳＬＯＷ； ＡＰＰＬＹ　ＧＴＡＦＯ（２０００）ｉＡＰＰＬＹ　Ｒ
ＣＩＩＴＯＴＥＣ； ＡＰＰＬＹ　ＧＴＡＣＡＬＣ： 八ＰＰＬＹ　　ＧＴＡＩＩＩＳＴＯＳ 八ＰＰＬＹ　　ＧＴへＳＬＩＳＴ； ＡＰＰＬＹ　　ＧＴＡＣＩＯＤＥ； ＮＤ フェーズＩは、技術から独立したモデルをプロセッサに
読み込む命令ＡＰＰＬＹ　ＢＵＩＬＤＭＤＬから始まる
。次に、ルーチンＮ０Ｒ）４ＡＬＩＺＥがい（つかの標
準のモデル表示形式のいずれか１つを受は入れ、それを
、このプログラムの論理合成過程で必要とされる様式に
合致させる。ルーチンＴＩＲＥＤ［ｊＣＴは、技術から
独立したモデルをその最小プール式に減少させる。

ＡＳＧＨＲＯＬＥは技術に固有の遅延値を各ブロックに
割り当てる。各ブロックは、そのブロックに割り振られ
た技術で使用する最低の電力レベルによって発生される
遅延値を最初に割り当てられる。こレバ後テＧＴＡＰＷ
Ｒ［ＪＰ及びＧＴＡＲＥＰＶＲニよってＨ節される。Ａ
ＳＧＨＲｌｌＬＥによって与えられる遅延値は、続いて
ＧＴＡＣＡＬＣがモデルの各出力ピンに対する実際の到
着時間及び各入力ピンに対する予想到着時間を定義する
ために使用する。

ＡＳＧ）ＩＲＵＬＥは「最も適合する」遅延値を割り当
てる。したがって、ファンインまたはファンアウト要件
が特定技術で利用可能なファンインを超えたブロック、
すなわちその技術の「規則」に違反したブロックに、そ
の特定技術で最大のファンイン容量を有するブロックの
遅延値が割り当てられる。５つの入力が、その特定技術
でサポートされる最大のファンインである場合は、その
５つの入力を有するブロックに対する遅延値が、その最
大数よりも多数の入力を有するブロックに割り当てられ
る。

技術から独立したモデルの各プロ、りは一般に、そのブ
ロックを他のブロックに接続する入力端子及び出力端子
を有する。ＡＳＧＨＲＯＬＥは一般に、そのブロックを
通るこれらのピンの任意の対の間の遅延を、そのブロッ
クに対する単一値として扱う。

しカシ、ＡＳＧＨＲＵＬＥ　ルー　５−　ｙ　ハ、ＣＭ
Ｏ８技術によるＡＮＤ−ＯＲブロック等、ピン間で遅延
時間が大きなばらつきのあるブロック上のピン接続に特
定の遅延調整値を割り当てる。これらのブロックは後で
プログラム内でＧＴＡＲＥＧＲＰルーチンが再検討して
、クリティカル・パスの速度が増大するように、これら
のブロック上のピン接続を交換する。

あるブロックの各入力及び各出力に対する特定の遅延調
整値をそのブロックの入力と出力の間の平均遅延に加え
て、これらのブロックを通る各経路に対する遅延の推定
値を得る。これにより入力及び出力のすべての可能な組
合せについて経路遅延を記憶する必要がなくなるが、ま
たこれらの特定のブロックについて均一の平均遅延を使
用することから生じる不正確さもなくなる。

ＧＴＡＢにＰＴ　　ＧＴＡＩＮＩＯ及びＧＴＡＩＮＭＥ
Ｍは、技術から独立したモデルにインターフェース設計
基準を追加する。これらの外部基準は、そのモデルの必
要な性能を決定するものである。各モデルは、１つまた
は複数の主ブロックを有し、それにＧＴＡＩＮＩＯがイ
ンターフェース・タイミング・データを割り当てる。こ
れらの主ブロックはそれぞれ出力または入力だけしかも
つことができない。したがって、ＧＴＡｒＮＩＯがタイ
ミング遅延データをモデルに割り当てる前に、そのモデ
ル内で定義された各両方向ピンごとにダミー・ブロック
を加えなければならない。これはＧＴＡＣＩＯＡＤルー
チンによって行なわれる。

ＧＴＡＩＨＩＯルーチンは次に両方向ピンに対する実際
の到着時間データ及び入力遅延データをダミー装置に割
り当てる。ダミー装置は主入カブロックになるが、第４
図に示すように、モデルの出力とも直列である。出力遅
延は両方向ピン上のトランシーバに帰属させられ、予想
時間は主出力ブロックに対する入力に帰属させられる。

ＳＥＴ　ＭＡＸＦＯ及びＳＥＴ　ＣＲＩＴ　５ＬＡＣに
ＴＩＩＲＥＳＨは、推定クリティカル・パスを識別する
ためのパラメータを設定する。これらのパラメータは、
フェーズエの第２の部分で速度について最適化される。

命令ＳＥＴ　ＭＡＸＦＯ２０００は、２０００ＸＯ，０
０１ピコフアラツドの最大値を超える予備的モデルのす
べてのファンアウト負荷を、許容される最大値で置き換
える。命令ＳＥＴ　ＣＲＩＴ　５ＬＡＣＫ　ＴＨＲＥＳ
Ｈ＝　０は、通常は「クリティカル」バスとして識別さ
れる経路のタイミング特性を定義する。

これらの命令゛は、モデル内の装置が最適の形で割り振
られているという仮定に合致する予備的モデルのタイミ
ング・データをもたらす。予備的モデルにおけるタイミ
ング・データの最初の割振りに関するこの制約により、
技術から独立したモデルのブロックに対する特定技術の
最初の割当ての後に、−時的に必要なパラメータのはる
か外側にある経路の訂正が過度に強調されることが防止
されるので、すべてのクリティカル・パス・タイミング
がより効果的に訂正される。したがって、その最大値よ
りも大きなファンアウト容量値は、２０００Ｘ０．００
１ピコフアラツドで置き換えられ、実際の到着時間が少
なくとも予想到着時間を滴定しないすべての経路は、ク
リティカル・パスとして扱われる。

ＧＴＡＣＡＬＣは、この予備的モデル内の経路に対する
実際の到着時間及び予想到着時間をすべて計算すると、
フェーズエの最初の部分を終了する。次に、プログラム
内の個々のルーチンにより、特定のルーチンに対して定
義された閾値パラメータに基づいて、予備的モデル内の
クリティカル・パスが決定される。

予想時間が実際時間よりも早い経路は、タイミングが一
般に「クリティカル」と考えられる経路である。すなわ
ち、命令ｒＳＥＴ　ＣＲＩＴ　５ＬＡＣＫＴＩＩＲＥＳ
ＩＩ　＝　ＯＪによれば、差が０よりも小さい経路であ
る。経路の相対的クリティカル度は、１８８１年４月２
１日にドネイス（Ｄｏｎａｔｈ　）等に発行された米国
特許第４２６３８５１号に開示されるように、経路に沿
ったたるみ（スラック）、すなわち、実際時間と予想時
間の差で定義される。上記特許を引用により本明細書に
組み込む。

フェーズＩの残りの部分でモデル内のブロックに対して
多くの変更が加えられる可能性はあるが、モデル全体に
ついてのこの経路解析がフェーズエで再び実行されるこ
とはない。これは大きなモデルの場合は非常に時間のか
かる過程なので、表１に示す好ましい実施例では、もう
２回実行されるだけである。すなわち、フェーズ■での
モデルの適正化の終了時と、フェーズ■の終り近くの技
術に適したモデルの実現完了後である。

フェーズＩの第２の部分で、最適割振りという仮定に基
づいて、技術から独立したモデルから作成された予備的
モデル内のクリティカル・パスがＧＴＡＣＡＬＣによっ
て暫定的に識別された後、プログラムはＧＴＡＰＲＯＰ
Ｃ，ＧＴＡＲＥＤＵＮｌＧＴＡＲＥＤＩＨ及びＧＴＡＲ
ＥＤＢＹを通ってループして、定数出力と冗長ゲートを
除去し、矛盾した入力を取り除く。このループはフェー
ズ■でも繰り返される。ただし、フェーズ■ではこのル
ープ中に２つの追加項目、ＧＴＡＣＭＰＲＳとＧＴＡＰ
ＲＥＤＣが存在するが、フェーズ■では、時間訂正変換
に制約が課せられているため、それらの項目は現われな
い。

ＧＴＡＣＭＰＲＳは、可能な場合、１つのファンアウト
を存するブロックを他のブロックと組み合わせてファン
インを増大させる。従って、ＧＴＡＣＭＰＲＳは、特定
技術で許容される最大ファンインを超える危険がある。

このため、フェーズエでは、他のルーチンによって挿入
された処分可能なブロックを除去するためにＧＴＡＣＭ
ＰＲＳが頻繁に繰り返されるが、フェーズ■の初めのＧ
ＴＡＦ　Ｉより後にはＧＴＡＣＭＰＲＳは全く実行され
ない。

一方、ＧＴＡＰＲＥＤＣは並列ブロックを除去するが、
それらの並列ブロックは、ファンアウト違反を訂正する
ために付加された可能性があるので、ファンアウト違反
を引き起こす可能性がある。したがって、他のルーチン
によって挿入された処分可能なブロックを除去するため
に、フェーズ■の早期にＧＴＡＰＲＥＤＣが再び繰り返
されるが、フェーズ■の終りのＧＴＡＦＯより後ではＧ
ＴＡＰＲＥＤＣは全く実行されない。

この６つのルーチンは、ループを繰り薬すことによって
それ以上変更が発生しなくなるまで、このループで繰り
返される。ループの各繰返しの後で、第５図に示す好ま
しい実施例では、タイミング・データを更新し、各ルー
プによって発生された変更の後にモデル内のクリティカ
ル・パスの位置を確認するために、そのモデルについて
のタイミング・データの局部的再計算が行なわれる。

第５図の論理シーケンスは左から右に進む。ブロック出
力の実際の到着時間は、そのソース・ブロックの最後の
出力の到着時間を取り出し、当該の各ブロックの内部に
示したブロック遅延を加えることによって計算される。

同様に、プロ、り入力の予想到着時間は、後続ブロック
の最も早い入力の予想到着時間を取り出し、ブロック遅
延を差し引くことによって計算される。

第５図で括弧内に示した経路のたるみは、ブロック間の
当該経路の右端の入力の予想到着時間と、経路の左端に
示した出力の実際の到着時間との差である。第５図に示
した１組の論理ブロックを通ルクリティカル・パスは、
それぞれ−４時間単位のたるみを有する要素を含む経路
である。

このデータは、各ルーチンの後にモデル全体について再
計算されない。その代りに、モデルがルーチンによって
変更されるたびに、影響を受けるブロックについてのタ
イミング・データが再計算される。次に、伝播によって
変更が生じなくなるかまたは経路の終りに達するまで、
変更された出力の実際の到着時間が、影響を受ける経路
に沿って伝播される。同様に、データに変更が生じなく
なるかまたは経路の始めに達するまで、これらのブロッ
クの変更によって影響を受ける入力の予想到着時間が伝
播される。この局部的再計算は、フェーズエの残りの部
分での各変更ごとにも行なわれ、フェーズ■及び■では
、プログラムによって実行される個々のルーチンの一部
として行なわれる。

フェーズエの残りの部分に現われる新しいルーチンは、
以下の機能を実行するものである。

ＧＴＡＰＶＲＵＰはクリティカル・パスにおけるブロッ
クの電力レベルを増大させ、必要電力がより大きな割り
振られた装置に対してより高い電力レベルを使用するこ
とによってクリティカル・パスの速度を増大させること
ができる。たとえば、その入力のうちの２つだけを使用
するとき、大きい方のゲートの方が小さい方のゲートよ
りも速い場合、クリティカル・パス中の２つのファンイ
ンを有するゲートは、消費電力がより亮い５つのファン
インを有するゲートで置き換えられる。ＧＴＡＰＷＲＵ
Ｐはクリティカル・パスに対する概略の技術に固をの電
力レベル定義をもたらす。この定義は、ＡＳＧＮＲＵＬ
Ｅによって全ブロックに割り当てられた低い電力レベル
によって生じる大幅に誇張されたクリティカル・パス遅
延を減少させる。ただし、これらの遅延の誇張は、ＧＴ
ＡＰＷＲＵＰルーチンによって行なわれる再割振りから
ファンアウト違反が生じるかどうかに関係なく減少され
る。

ＧＴＡＲＥＤＦＯは、あまりクリティカルでない負荷を
扱う出力接続を緩衝することにより、クリティカルなブ
ロックに対する有効ファンアウト負荷を減少させる。第
７図で、クリティカル・パスは入力Ａを出力Ｗに接続し
ている。第７図のステップ（ｂ）では、クリティカル・
パス内の最初のブロックに対する負荷を減少させるため
に、ステップ（ａ）で示したＸ、Ｙ及びＺにおける信号
出力の非クリティカル・パスが緩衝された。これは、緩
衝されたブロック上のファンアウト違反を訂正する働き
があるが、緩衝ブロック自体でファンアウト違反を引き
起こす危険がある。

括弧内の最初のＧＴＡＲＥＤＦＯパラメータは遅延の１
／１００ナノ秒単位で示した閾値パラメータである。こ
の閾値パラメータが、ある特定技術でバッファによって
引き起こされた経路遅延の増加に加えられる。バッファ
が加えられる経路のたるみは、この和よりも大きくなけ
ればならない。第２のパラメータは、適格な負荷を識別
するために使用される、論理回路を通る通過の回数であ
る。

ＧＴＡＲＥＤＦＯは、少数の明らかに訂正可能な違反の
みに影響を及ぼすように、早期にフェーズＩの第２の部
分で、７００という閾値パラメータを用いて厳しく制限
された形で最初に実行される。これは後になってフェー
ズ■で再び実行される。その場合、閾値パラメータはわ
ずか１５０であり、したがってクリティカル・パスに沿
ってファンアウト負荷を減少させることにより、クリテ
ィカル・パスを微調整することができる。

ＧＴＡＤＵＡＬＲは、それがクリティカル・パス速度に
とって利益になるなら、可能な場合、２重レール装置を
使用する。第９図では、ステップ（ａ）及び（ｂ）の出
力Ｙ及びＺに接続されたＡＮＤブロックとインバータ・
ブロックの組合せの代りとして、ステップ（Ｃ）の２重
し−ルＡＮＤ　ブロックが使用される。反対に、ＧＴＡ
ＳＩＮＧＲは、それがクリティカル・パスにとって利益
になる場合、２重レール装置を単一レール装置に変換す
る。

ＧＴＡＳＩＮＧＲは、単一レール装置の方がそれに対応
する２重レール装置よりも速い０ＭＯ８技術で有利であ
る。

ＧＴＡＳＩＨＶＴはプリミティブ・ブロックの機能を反
転する。ＧＴＡＳＩＨＶＴは次に、プリミティブ・ブロ
ックによって供給されるクリティカル・パス中のインバ
ータ上のファンアウト接続を、そのインバータによって
供給されるものよりもクリティカルでない装置を供給す
る、そのブロック上のファンアウト接続と交換する。た
とえば、第６図のステップ（Ｃ２）に示すように、先行
ＡＮＤ　ブロックが反転されてＨＡＮＤブロックを形成
する場合は、ステップ（ａ）で信号ｒＺＪを発生するイ
ンバータ上のファンアウト接続を、先行ＡＮＤ　ブロッ
ク上の信号「Ｙ」のファンアウト接続と交換することが
できる。そのＨＡＮＤ　ブロックが、次にステップ（ｃ
ｌ）の既存のＡＮＤ　ブロックと並列にモデルに加えら
れる。括弧内のパラメータは、適格なブロックを識別す
るために行なわれる、モデルを通る通過の回数である。

ＧＴＡＴＩＩＲＳＩＩはＧＴＡＳＩＮＶＴ　ニ先行し、
フェーズＩでのそのアクシロンを制限する。パラメータ
が（５０，５００）　のとき、ＧＴＡＳＩＨＶＴハ、モ
デルの現在の最悪のたるみの５０％よりも小さいか、ま
たは５ナノ秒よりも小さいたるみを有する適格なブロッ
クを無視する。このため、合成に必要な時間が減少し、
微調整訂正が他のルーチンによってアントウーされる可
能性があるときに、５ＩＨＶＴが微調整訂正を行なうこ
とが妨げられる。

ＧＴＡＴＩＩＲＳＩＩ　（５０，５００’）　（Ｄ効果
は、ＧＴＡＳＩＨＶＴルーチンの後に続＜　ＳＥＴ　Ｃ
ＲＩＴ　５ＬＡＣＫ　ＴＨＲＳＨ＝　０によって取り消
される。

この時点で、ＧＴＡＳＩＮＶＴが最初に使用された後、
ルーチンＧＴＡＣＭＰＲＳが繰り返される。他の多数の
ルーチンがプログラムの後段で再び現われて、それらの
各ルーチンが先に実行された後にモデルに加えられた変
更の意図しない効果を打ち消す。ただし、　ＧＴＡＣＭ
ＰＲＳルーチンは、フェーズエで数回繰り返されるが、
上記のモデルの適正化に対して破壊的な効果を与える可
能性があるため、フェーズＩが完了した後には再び現わ
れない。

ＧＴＡＤＥＭＯＲは、ＯＲをＨＡＮＤで交換し、または
ＡＮＤをＮＯＲで交換すると、モデル内のインバータの
数が減少し、またはより高速な代りのプリミティブ機能
がより活用される場合、ドウモルガン（ＤｅＭｏｒｇａ
ｎ　）の規則を適用してモデル内のブロックを変換する
。たとえば、０ＭＯ８技術では、１（ＡＮＤは等価なＯ
Ｒブロックよりも速い。

ＧＴＡＳＩＮＶＴと同様に、ＧＴＡＤＥ１４０Ｒハ、直
列再電力配線のためにＧＴＡＦＯによって加えられたイ
ンバータを取り除くので、ＧＴＡＦＯの後では実行され
ない。

１／１００ナノ秒単位で示した括弧内の最初のＧＴＡＤ
ＥＭＯＲパラメータが、ブロックのたるみに加えられて
、ＧＴＡＤＥ）ＩＯＲ動作に対する閾値を決定する。Ｇ
ＴＡＤＥＭＯＲによってその経路にインバータを加える
には、適格なソースに対するたるみが、その和よりも大
きくなければならない。第２のパラメータは、適格なブ
ロックを識別するために行なわれる、モデルを通る通過
の回数である。

ＧＴＡＣＡＮＤ　はクリティカルなＡＮＤ　ブロックの
入力を後続のクリティカルなブロックに複写する。

ＧＴΔＣＭＰＲＳ　とは異なり、このルーチンは、１の
ファンアウトを有するブロックだけには限定されない。

さらに、ＧＴＡＣＡＮＤはＡＮＤ　ブロックの最もクリ
ティカルな出力経路に対するファンアウトを圧縮するだ
けである。第１０図では、クリティカルなＡＮＤの２つ
の入力ＢとＣが、出力信号Ｙを発、生する後続のＡＮＤ
　ブロックに複写される。

後続ブロックの他の入力は、その八ＮＯブロックを通る
クリティカル・パスのたるみと、そのＡＮＤブロックが
圧縮される資格を有するための１／１００ナノ秒単位で
括弧内に示した最初のパラメータとの和よりも大きなた
るみをもたなければならない。各ルーチンに対する括弧
内の第２の数は、適格なブロックを識別するために行な
われる、モデルを通る通過の回数である。

ＧＴＡＣＡ）ＩＤルーチンの前に、クリティカルなたる
みに対する閾値を上げるＧＴＡＴＨＲＳＨ（５０，４０
０）ステートメントがある。そのため、ＧＴＡＣＡＮＤ
が、その複写動作を実行する間にモデルのセル・カウン
トを大幅に増大させることが妨げられる。

その複写動作は、クリティカルな入力が複写されるブロ
ックでファンイン違反を引き起こし、それらの入力のソ
ースでファンアウト違反を引き起こす恐れがあり、その
ため追加のブロックが必要となる。

ＧＴＡＣＡＮＤはファンイン違反及びファンアウト違反
を引き起こす可能性があるので、ＧＴＡＦＩ　またはＧ
ＴＡＦＯの後では決して実行されない。そのときはＧＴ
ＡＣＡＮＤの代りにＧＴＡＰＲＯＭＯ及びＧＴＡＳＩＨ
が使用され、同様の作業を行なうが、技術違反を引き起
こす可能性は少ない。

ＧＴＡＣＡＯはＧＴＡＣＡＨＤと類似しているが、ＡＮ
Ｄ−ＯＲブロックを圧縮する。ＧＴＡＣＡＮＤの場合と
同様に、ブロックの他の出力は、ＡＮＤ−ＯＲブロック
を通るクリティカル・パスのたるみと、そのＡＮＤ−Ｏ
Ｒブロックが圧縮される資格を有するための、１７１０
０ナノ秒単位で括弧内に示した最初のパラメータとの和
よりも大きいたるみをもたなければならない。各ルーチ
ンに関する括弧内の第２の数は、適格なブロックを識別
するために行なわれる、モデルを通る通過の回数である
。

ＧＴＡＢΔ０は、ＧＴＡＣＡＯとは対照的に、ＧＴＡＲ
ＥＤＦＩと同じく比較的クリティカルでない入力をＡＮ
Ｄ−ＯＲ１ＡＮＤ−）１０Ｒ，０Ｒ−ＡＮＤ及び０Ｒ−
ＨＡＮＤブロックから切り離す。このルーチンは、ＧＴ
ＡＣＡＯによって圧縮される資格があるＡＮＤ−ＯＲブ
ロックの数を増大させるために、常にＧＴＡＣＡＯの前
に実行される。括弧内の最初のＧＴＡＢＡＯパラメータ
は、適格ブロックで許容されるクリティカルな入力の最
大数である。１／１００ナノ秒単位で示した第２のパラ
メータは、ブロックに対する入力の最悪のたるみに加え
られる。他の入力は、そのたるみがその和よりも大きい
場合、クリティカルでない。

ＧＴＡＲＥＧＰＲは、経路に割り当てられたピンたとえ
ばＡＮＤ−ＯＲゲートに応じて遅延が大きく異なる、選
択されたブロック上の接続を、最もクリティカルな経路
が最も速いビンの組合せを通るように配列し直す。

ＧＴＡＲＥＤＦＩ　は、クリティカルな入力を残し、ク
リティカルでない入力を取り除く。ＧＴＡＦＩ　とは対
照的に、ＧＴＡＲＥＤＦＩはクリティカル・パス内のブ
ロックのファンインを減少させるだけである。第７図で
は、クリティカル・パスは入力Ａと出力Ｗの間の接続で
ある。ステップ（Ｃ）で、ステップ（ａ）及び（ｂ）に
示したクリティカルでない入力Ｂ、Ｃ１Ｄ及びＥがステ
ップ（Ｃ）のクリティカル・パスの最初のブロックから
切り離されて、追加のＡＮＤ　ブロックに割り当てられ
、そのため、クリティカルなＡＮＤ　ブロックのファン
インが減少する。

括弧内の最初のパラメータは、残されるクリティカルな
入力の最大数であり、第２のパラメータは、ＧＴＡＲＥ
ＤＥＦＩルーチンによって除去されるクリティカルでな
い入力の最小数である。１／１００ナノ秒単位で示した
第３のパラメータは、入力経路中の最もクリティカルな
たるみに加えらる。この和よりも大きいたるみををする
経路はクリティカルでない。

ＧＴＡＦＩはプログラムのフェーズ■、すなわち、クリ
ティカル・パス速度について最適化された推定モデルの
適正化の始めをマークする。ＧＴＡＦＩは、ブロックに
対する入力の数が、その特定の形式のブロックに対して
技術が許容する数を超える場合に、ブロックのファンイ
ンを減少させる。

ＧＴＡＦＩＸＯＲは、大きなりリティカルなＸＯＲブロ
ックまたはパリティ・ブロックのファンインを減少させ
る。一般に、これらのブロックは大きな遅延を有する。

括弧内の最初のパラメータは、この動作を受ける資格が
あるＸＯＲの最小ファンインである。第２のパラメータ
は、この変換によって加えられる新しいＸＯＲで許容さ
れる最大ファンインである。

ＧＴＡＭＩＨＶＴは、ＧＴＡＭＩＮＶＴに先行するＧＴ
ＡＳＩＮＶＴとは対照的に、そのプリミティブと並列で
あるが逆の機能を有する新しいブロックを生成し、次に
インバータのファンアウト・ツリーを新しいブロックに
移す。第６図のステップ（ａ）で、信号ｒＺＪを発生す
るインバータが直前のＡＮＤ　ブロックと組み合わされ
てＨＡＮＤ　ブロックを形成する。そのＨＡＮＤ　ブロ
ックは、次にステップ（ｃｌ）で、既存のＡＮＤ　ブロ
ックと並列にモデルに加えられる。

別法として、ステップ（ｃ２）に示すように、直前のＡ
ＮＤ　ブロックが反転されてＨＡＮＤ　ブロックを形成
する場合、ステップ（ａ）で信号ｒＺＪを発生するイン
バータ上のファンアウト接続を、直前のＡＮＤ　ブロッ
ク上の信号ｒＹＪのファンアウト接続と交換することが
できる。そのＨＡＮＤ　ブロックは、次にステップ（ｃ
ｌ）で、既存のＡＮＤブロックと並列にモデルに加えら
れる。どの場合にも、括弧内のパラメータは、適格なブ
ロックを識別するために行なわれる、モデルを通る通過
の回数である。

ＧＴＡＵＮＢＵＦはクリティカル・パスから緩衝を除去
する。括弧内のパラメータは、適格なバッファを識別す
るために使用される、論理回路を通る通過の回数である
。これは、後で繰り返される微調整手順であるが、モデ
ルを通る通過を２回実行するだけなので特に時間を消費
することはなく、後続のＧＴＡＣＡＬＣタイミング計算
の信顆性を向上させる。

ＧＴＡＦＯは２つの方法で、すなわち、クリティカルで
ない出力をバッファ・ブロックに割り当てることにより
過大負荷を分配する直列群電力配線、またはブロックを
複写し過大負荷をそのコピーに移す並列電力配線のいず
れかによって、ファンアウトを減少させる。第８図で、
出力Ｘは、ステップ（ａ）に示したブロックのファンア
ウト限界に違反する負荷を運ぶ。ステップ（ｂｌ）及び
（ｂ２）で、ファンアウト違反が、それぞれＸｌ及びＸ
２を負荷に接続する直列または並列再電力配線によって
訂正されている。ステップ（Ｃ）で、直列群電力配線及
び並列再電力配線が組み合わされ、したがってＸｌ、Ｘ
２及びＸ３はすべて負荷に接続されて、出力負荷をさら
に減少させる。１／１００ナノ秒単位で示したこのパラ
メータは、それを超えるとファンアウトが通常の限界を
超えてしまう、たるみの閾値である。

変換ＧＴＡＳＩＨＶＴは、ＧＴＡＦＯによって加えられ
たインバータを直列群電力配線のために移動させるので
、ＧＴＡＦＯの後では使用されない。同様に、ＧＴＡＤ
ＵＡＬＲ及びＧＴＡＳＩＮＧＲは、正と負の出力を有す
るブロックに対してインバータの削除及び追加を行ない
、ＧＴＡＦＯの後では使用されない。

ＧＴＡＭＩＮＶＴはインバータを取り除くのではな（ブ
ロックを複製するが、ブロックを追加すると、複製ブロ
ックに先行するブロックが運ぶ負荷が増大するので、Ｇ
ＴＡＭＩＨＶＴはファンアウト違反を発生させる可能性
がある。ＧＴＡＭＩＨＶＴもＧＴＡＦＯの後では使用さ
れない。

ＧＴＡＵＮＢＵＦ　ルー　ｆ　ｙは、ＧＴＡＦＯによっ
てクリティカル・パスに加えられた緩衝をアントウーす
る。

ただし、このルーチンは、その活動が技術違反を引き起
こす場合は働かないようにコーディングされティる。し
たがッテ、ＧＴＡＳＩＨＶＴ、　ＧＴＡＤＵＡＬＲ。

ＧＴＡＳＩ）ＩＧＲ及びＧＴＡＭＩＮＶＴ　と異なり、
自己制限的であり、後でプログラムのフェーズ■の最初
の部分で行なわれる微調整の際に実行することができる
。

ＧＴＡＦＯの後に続＜　ＳＥＴＭＡＸＦＯ９９９９９９
Ｌｔ、命令ＳＥＴ　ＭＡＸＦＯ（２０００）によってフ
ァンアウト値に対して以前にセットされた最大限界を取
り除く。このため、後続の遅延計算ですべてのブロック
について実際の遅延値を使用することが可能となる。Ｇ
ＴＡＣＡＬＣは次に、この時点までに完了したステップ
で技術から独立したモデルのブロックに割り当てられた
実際の装置に基づいて、モデル内の遅延時間の完全な再
計算を行なって、フェーズ■を終了する。

フェーズ■で現われる新しいルーチンは、フェーズ■で
行なわれた技術マツピング、及びフェーズ■で行なわれ
たクリティカル・パスの最適化を微調整するものである
。これらの新しいルーチンには次のものがある。

ＧＴＡＦＯＢＡＬはモデル内のブロックのファンアウト
負荷を均衡させることによって、それらのブロックの処
理能力が向上するように、それらのブロックのファンア
ウト接続を再配置する。このルーチンは、ファンアウト
接続を等価な出力位置、すなわちそれぞれクリティカル
な接続またはクリティカルでない接続に適した位置に移
し、均衡化により、ＧＴＡＦＯによって残される最大フ
ァンアウトが効果的に減少する。

ＧＴＡＰＲＯ）１０は、第６図に示すように、その経路
からあるブロックを取り除くことによって、単一のクリ
ティカルな信号の経路を短縮する。第６図でステップ（
ａ）に３つのブロックを通るものとして示したクリティ
カル信号経路「Ｅ」は、ステップ（ｂ）では経路からＡ
ＮＤ　ブロックを取り除くことによって格上げされてお
り、したがって２つのブロックのみを通る。これはＧＴ
ＡＣＡＮＤ　と類似しているが、選択されたブロックを
通るすべての信号が影響を受けるのではなく、１つの信
号だけが影響を受け、経路内の後続のすべてのブロック
が影響を受ける。

ルーチンＧＴＡＰＲＯＭＯは、２つの理由で、フェーズ
■の最初の部分で行なわれる微調整に使用するのに適し
ている。第１に、ＧＴＡＰＲＯＭＯは、モデルがクリテ
ィカル・パスの速度に関して適正化され最適化された後
は、フェーズ■まで実行されない。

したがって、クリティカルな信号の経路を短縮する機会
はほとんどない。そのため、それらの経路に沿ったファ
ンアウトに対するこのルーチンの影響は最小になる。第
２に、ＧＴＡＰＲＯＭＯは、その活動がファンイン違反
を引き起こす場合、活動を行なわないようにコーディン
グされている。

ＧＴＡＰＲＯＭＯに続＜１／１００ナノ秒単位で示した
最初の２つのパラメータは、それぞれ通常ブロック及び
ＸＯＲブロックに対する閾値パラメータであり、候補経
路のたるみに加えられる。後続ブロックに対する他のす
べてのたるみは、候補経路のたるみと閾値の和よりも大
きな値をもたなければならない。括弧内の第３のパラメ
ータは、適格な経路を識別するために使用される、論理
回路を通る通過の回数である。

ＧＴ八へＲＯＰＣ，ＧＴＡＲＥＤＵＨ，ＧＴＡＲＥＤＩ
Ｎ及びＧＴＡＲＥＢＹは単に定数を伝播し、冗長論理回
路を除去するだけなので、それらが技術違反を引き起こ
す機会は少ない。ＧＴＡＲＥＧＲＰ　もブロック内で接
続を交換するだけである。したがって、これらのルーチ
ンは、ＧＴＡＰＲＯＭＯの後でＧＴＡＰＩの最終適用の
前に、終結処置のために実行される。

しかし、ピンが異なる負荷値を何する場合、ＧＴＡＲＥ
ＧＲＰがピン間で入力を移動させる間に先行ブロックで
ファンアウト違反を引き起こす機会はわずかなので、閾
値ＧＴＡＴＩＩＲＳ１１　（５０，１００）は、フェー
ズ■での閾値ＧＴＡＴＩＩＲＳＨ（７０，３００）より
も低く設定される。このためＧＴＡＲＥＧＲＰの活動が
さらに制限される。

ＧＴＡＳＩＨは入力接続を交換する。接続を前方に格上
げだけするのではなく、第９図に示すように、一方の接
続が交換によって格上げされ、他方の接続が格下げされ
る。ＧＴＡＳＩＨルーチンは、クリティカルでない入力
Ｆが格下げされる先のブロックの出力を、ステップ（ａ
）に示したクリティカルな出力Ｅがステップ（ｂ）で格
上げされるブロックにのみ接続しなければならない点で
、制限されている。したがって、ＧＴＡＳＩＨは幾分Ｇ
ＴＡＰＲＯＭＯに似ているとはいえ、ファンアウト違反
を生じる可能性はより少ない。括弧内のパラメータは、
適格なブロックを識別するために使用される、モデルを
通る通過の回数である。

ＧＴＡＣＥＬＤＮ　とＧＴＡＰＶＲＵＰ　ハ密接に関連
しテイル。

ＧＴＡＣＥＬＤＮ　は、クリティカルでないブロックに
対する必要面積及び必要電力が最小の技術ブロックを選
択する。そのため、クリティカルでないブロックに影響
を及ぼすＧＴＡＰＩＪＲＵＰ電力の増大が不要となる。

　ＧＴＡＲＥＰＷＲは、ＧＴＡＰＩＪＲＵＰがクリティ
カルなブロックに対して行なわれた装置及び電力レベル
の割振りを微調整することにより、これらのクリティカ
ルなブロックの処理能力を最適化する。１／１００ナノ
秒単位で示した括弧内のＧＴＡＰＩＪＲ１ｌＰパラメー
タは、ＧＴＡＰＶＲＵＰ　の活動がセル・カウントを増
大させる場合に実行しなければならない最小限の改善で
ある。どちらのルーチンも、その活動が技術違反を引き
起こす場合には曇かないようにコーディングされている
。

ＧＴＡＦＩＬＬ及びＧＴＡＳＬＯＷもタイミング及び割
振りに関する影響の点で類似している。ＧＴＡＦＩＬＬ
は、技術が特定のブロックについて一層多くの入力を必
要とする場合に、定数に結合された入力を加える。ＧＴ
ＡＳＬＯυ、は、信号がクロック・サイクルの早過ぎる
時点でブロックに到達したときにタイミング・エラーが
起こるのを防止するため、短すぎる経路に遅延を付加す
る。どちらもクリティカル・パスにはほとんど影響を及
ぼさない。ＧＴＡＳＬＯＷはファンイン割振りもファン
アウト割振りも増加させない。ＧＴＡＦＩＬＬは、定数
信号に結合された入力、技術の要件を溝たすために必要
な入力のみを供給する。したがって、ＧＴＡＦＩＬＬも
タイミングにほとんど影響を及ぼさず、割振りを変更し
ない。

ＲＣＨＴＯＴＥＣは、最後のＧＴＡＦＯルーチンが実行
された後で、モデルの最終的な技術に適したハードウェ
ア・インプリメンテ−シロンにおける経路遅延の最終的
な完全な再計算の阜備として、技術から独立したモデル
上にマツプされた装置に関する詳細な仕様を供給する。

ＧＴＡＣＡＬＣは次にそのモデルについてたるみの最終
的な再計算を行なう。

ＧＴＡＨＩＳＴＯは次に、その結果得られたたるみをグ
ラフで表わし、ＧＴＡＳＬＩＳＴは、各装置に対する最
悪のたるみを遅延の大きい順にリストする。最後に、Ｇ
ＴＡＩＯＤＥは、ＧＴＡＣＩＯＡＤによって付加された
ダミー・ブロックを除去し、プログラムは終了する。

本発明は頭書の特許請求の範囲によって規定される。し
かし、当業者には明らかなように、本発明の精神及び範
囲内で変更及び変形を行なうことができる。具体的には
、本発明に基づく技術から独立したモデルについてのハ
ードウェア・インプリメンテーションの推定及び適正化
を依然としてもたらしながら、この論理合成方法で使用
する変換の特定の数及び性質をかなり変えることが可能
である。

Ｆ１発明の効果 本発明を用いれば、効率的に論理回路の設計を行なうこ
とができる。

表　　２ 擬似コード 手順ＧＴＡＣＡＬＣ ／：タイミング・データを計算する＊／ｆｏｒ各ブロッ
クＢについて実行スる ＤＥＬＡＹ（Ｂ）　：　＝　Ｂブロック遅延ｆｏｒ　ブ
ロックＢの各出力Ｏについて実行するＬＯＡＤ　（０）
　：　＝　Ｏのファンアウト負荷ｆｏｒ終了 ｆｏｒ終了 ｆｏｒ各ブロックＢについて実行する ｉｆ　Ｂに対する入力がまだ初期設定されていない場合
、ｔｈｅｎ ＩＮＩＴＩＡＬＩＺＥ　ＥＸＰＥＣＴＥＤ　ＴＩＭＥＳ
（Ｂ）を呼び出す。

ｉｆ終了 ｉｆ終了 ｉｆ　Ｂに対する出力がまだ初期設定されていない場合
、ｔｈｅｎ ＩＮＩＴＩＡＬＩＺＥ　ＡＣＴＵＡＬ　ＴＩＭＥＳ（Ｂ
）を呼び出すｉｆ終了 ｆｏｒ終了 サブルー　チア　ＩＮＩＴＩＡＬＩＺＥ　ＥＸＰＥＣＴ
ＥＤ　ＴＩＭＥＳ　（Ｂ）再帰的 ＥＸＰＥＣＴＥＤ　ＴＩＭＥ：　＝　９９９９９９；ｆ
ｏｒ　ブロックＢに対する各出力０について実行する ｆｏｒ出力Ｏの各ファンアウトＦについて実行する ｉｆ　Ｆの予想時間がまだ初期設定されていない場合、
ｔｈｅｎ ■旧ＴＩＡＬＩＺＥ　ＥＸＰＥＣＴＥＤ　ＴＩＭＥＳ（
Ｆに対するブロック）を呼び出す ＥＸＰＥＣＴＥＤ　ＴＩＭＥ：　＝　ｗｉｎ（ＥＸＰＥ
ＣＴＥＤＴＩＭＥ、　ＥＸＰＥＣＴＥＤ（Ｆ））ｆｏｒ
終了 ｆｏｒ終了 ｆｏｒ　ブロックＢに対する各人力Ｉについて実行する ＥＸＰＥにＴＥＤ（Ｉ）：＝　ＥＸＰＥＣＴＥＤ　ＴＩ
ＭＥ　−ＤＥＬＡＹ（Ｂ） ｆｏｒ終了 ＩＮＩＴＩＡＬＩＺＥ　ＥＸＰＥＣＴＥＤ　ＴＩＭＥＳ
終了ｒｏｒ　ブロックＢの各出力Ｏについて実行するＡ
ＣＴＵＡＬ（０）　：　＝　ＥＸＰＥＣＴＥＤ　ＴＩＭ
Ｅ＋ＤＥＬＡＹ（Ｂ）ｆｏｒ終了 ＩＮＩＴＩＡＬＩＺＥ　ＥＸＰＥＣＴＥＤ　ＴＩＭＥＳ
終了ＧＴＡＣＡＬＣ終了 サブルーチンＩＮＩＴＩＡＬＩＺＥ　ＡＣＴＵＡＬ　Ｔ
ＩＭＥＳ　（Ｂ）再帰的 ＡＣＴＵＡＬ　ＴＩＭＥ：＝　−９９９９９９ｉｆｏｒ
ブロツクＢに対する各入力の各ソースＳについて実行す
る ｉｆ　Ｓの実時間がまだ初期設定されていない場合、ｔ
ｈｅｎ ＩＮＩＴＩＡＬＩＺＥ　ＡＣＴＵＡＬ　ＴＩＭＥＳ（Ｓ
に対するブロック）を呼び出す ＡＣＴＵＡＬ　ＴＩＭＥ：　＝　ｗａｘ（ＡＣＴＵＡＬ
　ＴＩＭＥ。

ＡＣＴＵＡＬ　（Ｓ）　） ｆｏｒ終了 手順ＧＴＡＣＭＰＲＳ ／：ファンイン・ツリーを圧縮する＊／ｆｏｒ各ブロッ
クＢについて実行する ｉｆ　Ｂがちょうど１つの出力を有し、かつＢに対する
出力がちょうど１つのファンアウトを有し、 かつ（（ＢがＡＮＤ　ブロックであり、ファンアウト・
ブロックがＡＮＤ。

ＨＡＮＤ、　ＡＮＤ−ＯＲまたはＡＮＤ−ＮＯＲブロッ
クである） または（ＢがＯＲブロックであり、 ファンアウト・ブロックがＯＲ。

ＮＯＲ，ＯＲ−八ＨＤ　または０Ｒ−ＨＡＮＤブロック
である） または（ＢがＸＯＲブロックであり、 ファンアウト・ブロックはＸＯＲ またはＮＸＯＲブロックである）） 場合、ｔｈｅｎ Ｂに対する入力をファンアウト・ブロックに移す Ｂを削除する ファンアウト・ブロックに対する規則を再割当てする 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 ＧＴＡＣＭＰＲＳ終了 手順ＧＴＡＰＲＥＤＣ ／＊重複した並列ブロックを削除する：／「ｏｒ各ブロ
ックＢについて実行する Ｓ二二　Ｂに対する最初の入力のソースｆｏｒ　Ｓの各
ファンアウト・ブロックＦについて実行する ｉｆ　ＦがＢに等しい場合、ｔｈｅｎ Ｆの出力のファンアウトをＢの出力に移す Ｆを削除する 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 ｆｏｒ終了 ＧＴＡＰＲＥＤＣ終了 手順 ＧＴＡＰすＲＩＩＰ （ＰＡＳＳＥＳ） ／＊クリティカル・ブロックの電力を増強する：１ＰＡ
ＳＳＥＳ回繰り返す ｆｏｒ各ブロックＢについて実行する ｉｆ　５ＬＡＣＫ（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣにＴＩＩＲＥＳＨＯＬＤの場合、ｔｈｅｎ ＢＥＳＴ　ＲＵＬＥ＝　Ｂの規則 ＢＥＳＴ　ＤＥＬＡＹ＝　ＤＥＬＡＶ（Ｂ）ｆｏｒ　ブ
ロックＢに割り当てることができる各規則Ｒについて実
行する 規則ＲをブロックＢに割り当てる ＤＥＬＡＹ　（Ｂ）を再計算する ｉｆ　ＤＥＬＡＹ（Ｂ）　＜ＢＥＳＴ　ＤＥＬＡＹ　の
場合、ｔｈｅｎ ＢＥＳＴ　ＲＯＬＥ＝　Ｒ ＢＥＳＴ　５ＬＡＣＫ　Ｂ＝　ＤＥＬＡＶ（Ｂ）ｉｆ終
了 ｆｏｒ終了 規則ＢＥＳＴ　ＲＩＪＬＥをブロックＢに割り当てる 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 繰返し終了 ＧＴＡＰＩＪＲＵＰ終了 手順ＧＴＡＲＥＤＦＯ（ＭＡＲＧＩＮ、　ＰＡＳＳＥＳ
）／＊クリティカルでないファンアウトを緩衝すること
によりファンアウト負荷を減少させる＊／ ＰＡＳＳＥＳ回繰り返す ｆｏｒ各ブロックＢについて実行する ｆｏｒブロックＢの各出力Ｏについて実行すｉｆ　５Ｌ
ＡＣＫ（０）　＜ＣＲＩＴＩＣＡＬ　５ＬＡＣＫＴＩＩ
ＲＥＳＩＩＯＬＤの場合、ｔｈｅｎｆｏｒ出力Ｏの各フ
ァンアウトＦについて実行する ｉ「Ｆがバッファ・ブロックに対す る入力ではなく、 かつ５ＬＡＣＫ　（Ｆ）≧５ＬＡＣＫ（０）　＋ＭＡＲ
ＧＩＮである場合、ｔｈｅｎ ＦをＯからＯのファンアウト上の バッファ・ブロックの出力に移動 することによりＦを緩衝する 変更されたタイミング・データを 再計算する ｉｆ終了 ｆｏｒ終了 ｉｆ終了 ｆｏｒ終了 ｆｏｒ終了 繰返し終了 ＧＴＡＲＥＤＦＯ終了 手順ＧＴＡＤＵＡＬＲ ／：クリティカル・パスの利益となるように２重レイル
・ブロックを使用する：／ ｆｏｒ各フロックＢについて実行する ｉｆ　５ＬＡＣＫ（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫ　Ｔ１１ＲＥＳＨＯＬＤかつ技術がＢに対する２重
レイル・ブロックをサポートする場合、ｔｈｅｎ ｆｏｒ　ブロックＢの各出力０について実行する ｆｏｒ出力Ｏの各ファンアウト・ブロックＦについて実
行する ｉｆ　Ｆがインバータ・ブロックである場合、ｔｈｅｎ ｉｆ　Ｏに対するＢの２重しイル出カｂｉ　ｔ、にい場
合、ｔｈｅｎ Ｏに対する２重レイル出力を作成する Ｂに対する規則を再割当てする ｉｆ終了 Ｆの出力のファンアウトを０に対す るＢの２重レイル出力に移す Ｆを削除する 変換されたタイミング・データを再 計算する ｉｆ終了 ｆｏｒ終了 ｆｏｒ終了 ｉｆ終了 ｆｏｒ終了 ＧＴＡＤ口ΔＬＲ終了 手順ＧＴＡＳＩＨＧＲ ／：クリティカル・パスの利益となるように単一レイル
・ブロックを使用する＊／ ｆｏｒ各ブロックＢについて実行する ｉｆ　Ｂが２重レイルである場合、ｔｈｅｎＯ：＝　Ｂ
の最もクリティカルな出力 ｉｆ　５ＬＡＣＫ（０）　＜ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫ　ＴＩＩＲＥＳＩＩＯＬＤかつＢが０の２重レイル
出力を有し、 かつ５ＬＡＣＫ（Ｏの２重レイル出力）ＤＥＬＡＹ　（
インバータ）＞　５ＬＡＣＫ（０）の場合、ｔｈｅｎ Ｏのファンアウト上でイン／＜−タ・ブロックを作成す
る ０の２重レイル出力のファンアウトをインバータ・ブロ
ックの出力に移す ０の２重レイル出力を削除する Ｂに対する規則を再割当てする 変更されたタイミング・データを再３＋算する ｉｆ終了 ｉｆ終了 ｆｏｒ終了 ＧＴＡＳＩＮＧＲ終了 手順ＧＴＡＳＩＮＶＴ ＧＴＡＳＩＨＶＴ終了 ／：反転ファンアウトを非反転ファンアウトと交換する
：／ ｆｏｒ各ブロックＢについて実行する ｉｆ　　５ＬＡＣＫ（Ｂ）＜ＣＲＩＴＩＣＡＬ　　５Ｌ
ＡＣＫ　　ＴＩＩＲＥＳＩＩＯＬＤかつＢは反転可能で
あり、 かつインバータであるＢのファンアウト・ブロックＦで
あり、 かつ５ＬＡＣＫ（Ｆ）　＝ＳＬＡＣＫ（Ｂ）の場合、ｔ
ｈｅｎ Ｂの機能を反転する インバータのそれを除くＢのファンアウトをインバータ
のファンアウトと交換するＢに対する規則を再割当てす
る 変換されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 手順ＧＴＡＭＩＮＶＴ　（ＰＡＳＳＥＳ）／：ｆ２列の
反転ブロックを作成するネ／ＰＡＳＳＥＳ回繰り返す ｆｏｒ各ブロックＢについて実行する ｉｆ　　５ＬＡＣに（Ｂ）＜ＣＲＩＴ、ＩＣＡＬ　　５
ＬＡＣに−ＴＩＩＲＥＳＩＩＯＬＤかつＢが反転可能で
あり、 かつインバータであるＢのファンアウ ト・ブロックＦがあり、 かつ５ＬＡＣに（Ｆ）　＝ＳＬＡＣＫ（Ｂ）、かつイン
バータでないＦ゛のファンア ウト・ブロックがあり、 かつ５ＬＡＣＫ（Ｆ’）　−ＤＥＬＡＹ（インバータ）
＜５ＬＡＣＫ（Ｂ）の場合、ｔｈｅｎ 反転された機能をもつもの以外のブロックＢのコピーを
作成する インバータのファンアウトをＢの反転コピーに移す インバータ・ファンアウトを削除する Ｂの反転コピーに対する規則を割り当てる 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 ＰＡＳＳＥＳ回繰返し終了 ＧＴＡＭＩＮＶＴ終了 手順ＧＴＡＤＥＭＯＲ（１４ＡＲＧＩＮ、　ＰＡＳＳＥ
Ｓ）／：それが有利な場合、ドウモルガンの規則を適用
する：／ ＰＡＳＳＥＳ回繰り返す ｆｏｒ各ブロックＢについて実行する ｉｆ　Ｂが八ＨＤ、　ＯＲ，ＨＡＮＤ、　またはＮＯＲ
ブロックであり、 かつ（（ＳＬＡＣに（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５Ｌ
ＡＣＫＴＩＩＲＥＳＩＩＯＬＤ かつ５ＬＡＣＫ　（インバータを挿入しなければならな
いＢのすべての入力 ソース）〉 ５ＬＡＣＫ（Ｂ）　＋ＭＡＲＧＩＨ） または（ＳＬＡＣＫ（Ｂ）≧ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫＴＩＩＲＥＳＩＩＯＬＤ かつドウモルガンの規則を適用 するとインバータ・ブロッ クの数が減少する））場合、 ｔｈｅｎ Ｂに入ってくる入力信号を反転する Ｂの機能をそれぞれＨＯＲ，ＨＡＮＤ、　ＯＲ。

ＡＮＤに変更する Ｂに対する規則を再割当てする 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 繰返し終了 ＧＴＡＤＥＭＯＲ終了 手順　ＧＴＡＣＡＮＤ　　（１４ΔＲＧＩＮ、　　ＰＡ
ＳＳＥＳ）／：クリティカルＡＮＤ　ブロックをクリテ
ィカル・ファンアウト・ブロックに圧縮する：／＃　Ｇ
ＴＡＣＡＯは、類似しているが、Δ）１０−ＯＲブロッ
クと共に働＜：／ ＰＡＳＳＥＳ回反復する ｆｏｒ各ブロックＢについて実行する ｉｆ　　５ＬＡＣＫ（Ｂ）＜ＣＲＩＴＩＣＡＬ　　５Ｌ
ＡＣＫ　　ＴＩＩＲＥＳＩＩＯＬＤかつＢがＡＮＤ　ブ
ロックである場合、ｔｈｅｎ ｆｏｒブロックＢの出力の各ファンアウト・ブロックＦ
について実行する ｉｆ　ＦがＡＮＤ、　ＯＲ，ＨＡＮＤ、　ＮＯＲ，ＡＮ
Ｄ−ＯＲまたはＡＮＤ−ＮＯＲブロックであり、かつ５
ＬＡＣＫ　（そのソースがＢであるＦの入力）＝ＳＬ八
Ｃへ（Ｂ） かつ５ＬＡＣＫ（Ｆの１つ置きの入力）≧５ＬＡＣＫ（
Ｂ）　＋ＭＡＲＧ工Ｎ　の場合、ｔｈｅｎ Ｂの入力をＦに複写する Ｂの出力のファンアウトからＦを除 去する ｉｆ　Ｂの出力がファンアウトを持た ない場合、ｔｈｅｎ Ｂを解除する Ｆに対する規則を再割当てする 変更されたタイミング・データを再 計算する ｉｆ終了 ｆｏｒ終了 ｉｆ終了 ｆｏｒ終了 繰返し終了 ＧＴＡＣＡＮＤ終了 手順　ＧＴＡＢＡＯ（ＭＡＸ　　ＣＲＩＴＩＣＡＬ　　
ＧＲＯＵＰＳ、　　ＭＡＲＧＩＮ）／：クリティカルな
合成ブロックからクリティカルでないグループを切り離
す：／ ｆｏｒ各ブロックＢについて実行する ｉｆ”　　５ＬＡＣＫ（Ｂ）＜ＣＲＩＴＩＣＡＬ　　５
ＬＡＣＫ　　ＴＩＩＲＥＳＩＩＯＬＤかつＢがＡＮＤ−
ＯＲＸＡＮＤ−ＨＯＲ，０Ｒ−ＡＮＤまたは０Ｒ−Ｎｆ
ＶＨＤ　ブロックであり、かつＢが、５ＬＡＣＫ　（ｇ
ｒｏｕｐ）≧５ＬＡＣＫ（Ｂ）　＋ＭＡＲＧＩ１４　と
なるようなグループを少なくとも２個有し、 かつＢがＳＬ八へＫ（ｇｒｏｕｐ）　＜５ＬＡＣＫ（Ｂ
）　＋ＭＡＲＧＩＮ　となるようなグループをＭＡＸ　
ＣＲＩＴＩＣＡＬ　　ＧＲＯＵＰＳ個しか持たない場合
、ｔｈｅｎ Ｂに対してそれぞれＡＩ（Ｄ−ＯＲ，ＡＮＤ−ＯＲ１０
Ｒ−ＡＮＤ　または０Ｒ−ＡＮＤ　ブロックを作成する
Ｂの「クリティカルでない」グループを新しいブロック
に移す 新しいブロックをＢにリンクする ｉｆ　Ｂの各グループがこのとき１つの入力しか有さな
い場合、ｔｈｅｎ Ｂの機能をそれぞれＯＲ，ＮＯＲ，ＡＮＤ。

ＨＡＮＤに変換する ｉｆ終了 Ｂに対する規則を再割当てする 新しいブロックに対する規則を割り当てる変更されたタ
イミング・データを再計算する ｉｆ終了 ｆｏｒ終了 ＧＴＡＢ八〇終へ 手順ＧＴＡＲＥＧＲＰ ／ニブロックを通る最もクリティカルな経路がブロック
を通る最も速い経路を取るようにクリティカルな合成ブ
ロックを再グループ化する：／ ｆｏｒ各ブロックＢについて実行する ｉｆ　５ＬＡＣＫ（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫ　ＴＩＩＲＥＳＩＩＯＬＤカッＢ　７５（ＡＮＤ−
ＯＲ，ＡＮＤ−ＮＯＲ，０Ｒ−ＡＮＤまたは０Ｒ−ＮＡ
ＮＤ　ブロックである場合、ｔｈｅｎ （Ｂのグループの数−１）回繰り返す ０ＬＤＧ：＝再割当てされていないＢの最もクリティカ
ルなグループ １（ＥＷＧ：＝グループを再割当てされていないＢを通
る最も早い経路を含む グループ グループ０１．Ｄ　Ｇの入力をグループＮＥＷＧの入力
と交換する 割り当てられたクリティカル・グループとしてＯＬＤ　
Ｇをマークする 繰返し終了 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 ＧＴＡＲＥＧＲＰ終了 手順ＧＴＡＲＥＤＦＩ　（ＭＡＸ　ＣＲＩＴＩＣＡＬ　
ＩＨＰＵＴＳｌＨＩＮ　）１０８　　ＣＲＩＴＩＣＡＬ
　　ＩＨＰＵＴＳ。

ＭＡＲＧＩＮ） ／＊クリティカル・ブロックからクリティカルでない入
力を切り離す＊／ ｆｏｒ各ブロックＢについて実行する ｉｆ　５ＬＡＣＫ（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫ　ＴＩＩＲＥＳＩＩＯＬＤかつＢがＡＮＤ、　０Ｒ
ＳＸＯＲ，ＨＡＮＤ、　ＮＯＲ。

ＮＸＯＲ，ＡＮＤ−ＯＲ，ＡＮＤ−ＮＯＲＸＯＲ−ＡＮ
Ｄ　または０Ｒ−ＨＡＮＤ　ブロックの場合、ｔｈｅｎ
ｆｏｒ　Ｂの各入力グループＧについて実行スる ｉｆ　　　Ｇ　が　５ＬＡＣＫ（ｉｎｐｕｔ）　　≧　
５ＬＡＣに（Ｇ）＋ＭＡＲＧＩＮ　となるような入力を
少なくとも）！ＩＮ　ＨＯＷ　ＣＲＩＴＩＣＡＬ　ＩＮ
ＰＵＴＳ個有し、かつＧが５ＬＡＣＫ（ｉｎｐｕｔ）　
＜５ＬＡＣＫ（Ｇ）　十ＭＡＲＧＩＮ　となるような入
力を ＭＡＸ　ＣＲＩＴＩＣＡＬ　ｌＮＰｔｌＴＳ個しか持た
ない場合、ｔｈｅｎ Ｇに対しテソれぞれＡＮＤ、　ＯＲ，ＸＯＲ。

ＡＮＤ、　ＯＲ，Ｘ０Ｒ１ＡＮＤ、　ＡＮＤ　ＯＲまた
はＯＲブロックを作成する Ｇの「クリティカルでない」入力を 新しいブロックに移す 新しいブロックをＢのグループＧに リンクする ｉｆ終了 ｉｆ　　Ｂが、ＡＮＤ−ＯＲ，ＡＮＤ−ＮＯＲＸＯＲ−
ＡＮＤ　＊たは０Ｒ−ＨＡＮＤ　ブロックであり、がっ
Ｂの各グループがこのとき１つの入 力しか持たない場合、ｔｈｅｎ Ｂ１７）機能をそれぞれ０ＲＳＮＯＲ，ＡＮＤ。

ＨＡＮＤに変更する ｉｆ終了 Ｂに対する規則を再割当てする 新しいブロックに対する規則を割り当てる 変更され−たタイミング・データを再計算する ｆｏｒ終了 ｉｆ終了 ｆｏｒ終了 ＧＴ八へＥＤＦＩ終了 手順 ／： ＴＡＦＩ ファンイン違反を有するブロックを訂正する：／ ｆｏｒ各ブロックＢについて実行する ｉｆ　ＢがＡＮＤ、　０Ｒ１ＸＯＲ，ＨＡＮＤ％Ｎ０Ｒ
１ＮＸＯＲ。

ＡＮＤ−ＯＲ，ＡＮＤ−ＮＯＲ，０Ｒ−ＡＮＤまたは０
Ｒ−ＨＡＩ（Ｄ　ブロックである場合、ｔｈｅｎｆｏｒ
　Ｂの各入力グループＧについて実行する ｉｆこのグループにおけるＢの入力の数〉Ｂに割り当て
られた規則によってサ ポートされるこのグループに対する 入力の数である場合、ｔｈｅｎ 根きしてそれぞれブロックＢのグルー プＧを備えた、ブロックＢのグルー プＧに対するＡＮＤ、　ＯＲ，ＸＯＲ，ＡＮＤ。

ＯＲ，ＸＯＲ，ＡＮＤ、　Ａｌ４Ｄ１０Ｒ，ＯＲブロッ
クのツリーを作成する グループＧの過大入力のうち最もクリ ティカルでない入力をツリーの葉に移 す ツリーの根基外の各ノードに規則を割 り当てる 変更されたタイミング・データを再計 算する ｉｒ終了 ｆｏｒ終了 ｉｆ終了 ｆｏｒ終了 ＧＴＡＦＩ終了 手順ＧＴＡＰＩＸＯＲ（ＭＩＮＦΔＮ　ＩＬ　ＭＡＸ　
ＦＡＮ　ＩＮ）／＊大きなりリティカルＸＯＲブロック
を分割する′Ｐ／ ｆｏｒ各ブロックＢについて実行する ｉｆ　　５ＬＡＣＫ（Ｂ）＜ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫ　ＴｔｌＲＥＳＩＩＯＬＤかつＢ７５（ＸＯＲブロ
ックであり、 かつＢが少なくともＭＩＮ　ＦＡＮ　ＩＮの入力を有す
る場合、ｔｈｅｎ それぞれがＭＡＸ　ＦＡＮ　ＩＮ個の入力しか持たない
ＸＯＲブロックのツリーにＢを分割する ツリーの各ノードに規則を割り当てる 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 ＧＴＡＦＩＸＯＲ終了 手順ＧＴＡｔｌＮＢＦＵ　（ＰＡＳＳＥＳ）／：クリテ
ィカル・パスからバッファ・ブロックを除去する：／ ＰＡＳＳＥＳ回繰り返す ｆｏｒ各ブロックＢについて実行する ｉｆ　５ＬＡＣＫ（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫ　ＴＨＲＥＳＩＩＯＬＤかつＢがバッファ・ブロッ
クであり、 かつ５ＬＡＣＫ（Ｂに対する入力のソース・ブロック）
　＝ＳＬＡＣＫ（Ｂ）の場合、ｔｈｅｎ Ｆ：　＝ＳＬＡＣＫ（Ｆ）　＝ＳＬＡＣＫ（Ｂ）である
Ｂの出力のファンアウト ＦをＢの出力のファンアウトからＢに対する入力のソー
スのファンアウトに移すｉｆ　Ｂの出力がファンアウト
を持たない場合１ｔｈｅｎ Ｂを削除する ｉｆ終了 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 繰返し　終了 ＧＴＡＵＮＢＵＦ終了 手順ＧＴＡＦＯ（ＭＡＲＧＩＮ） ／：ファンイン負荷違反を有する出力ピンを備えたブロ
ックを訂正するネ／ ｆｏｒ各ブロックＢについて実行する ｆｏｒ　ブロックＢの各出力Ｏについて実行するｉｆ’
　ＬＯＡＤ（０）　＞　Ｂに割り当てられた規則によっ
て許容される数 かつＳＬΔＣＫ（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５ＬＡＣ
ＫＴＩＩＲＥＳＩＩＯＬＤ　＋　ＭＡＲＧＩＮである場
合、ｉｆ　５ＬＡＣＫ（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５
ＬＡＣＫ　Ｔｌ（ＲＥＳＩＩＯＬＤかつＢが小さなブロ
ックである場合、 ｔｈｅｎ ＬＯＡＤ（０）が許容レベルまで減少するように、Ｏの
十分なファンアウトをそこ に移すことが可能なブロックＢの十分 なコピーを作成する ｅｌｓｅそうでない場合、 ＬＯＡＤ　（０）が許容レベルまで減少されるように、
０の十分なファンアウトを そこに移すことが可能なＯからファ ンアウトするバッファ・ブロックを 作成する ｉｆ終了 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 ｆｏｒ終了 ＧＴＡＦＯ終了 手順ＧＴＡＦＯＢＡＬ ／＊等価な出力間のファンアウト負荷をそれらのたるみ
が最大になるように均衡させる：／ｆｏｒ等しい出力の
各セットＳについて実行するＴＯＰ　ＯＦ　ＬＯＯＰ： ０：＝Ｓにおける最もクリティカルな出力ｉｆ　Ｏがク
リティカルである場合、ｔｈｅｎＯＬＤ　５ＬＡＣＫ　
Ｏ：　−５ＬＡＣＫ（０）Ｆ：＝０の最もクリティカル
なファンアウトｆｏｒセットＳの各出力０°について実
行する ｉｆ　Ｏ’＝Ｏの場合、ｔｈｅｎ ＦをＯのファンアウトからＯｏのファ ンアウトに移す 変更されたタイミング・データを再計 算する ｉｆ　５ＬＡＣＫ（０’）　＞ＯＬＤ　５ＬＡＣＫ　Ｏ
の場合、ｔｈｅｎ ＴＯＰ　ＯＦ　ＬＯＯＰ　に戻る ｉｆ終了 ０′のファンアウトからＯのファンア ウトにＦを再び移す 変更されたタイミング・データを再計 算する ｉｆ　　終了 ｆｏｒ　　終了 ｆｏｒセットＳの各出力Ｏ“について実行する ｉｆ　Ｏ°＝０の場合、ｔｈｅｎ ｆｏｒ出力Ｏ“の各ファンアウトＦ°について実行する Ｆを０のファンアウトからＯｏのファ ンアウトに移す Ｆ　ｙを０′のファンアウトから０の ファンアウトに移す 変更されたタイミング・データを再 計算する ｉｆ　５ＬＡＣＫ（０’）　＞ＯＬＤ　５ＬＡＣＫ　Ｏ
かつ５ＬＡＣＫ（０）　＞ＯＬＤ　５ＬＡＣＫ　Ｏの場
合、ｔｈｅｎ ＴＯＰ　ＯＦ　ＬＯＯＰに戻る ｉｆ終了 ＦをＯ“のファンアウトからＯのファ ンアウトに再び移す ＦをＯのファンアウトから０１のファ ンアウトに再び移す 変更されたタイミング・データを再 計算する ｆｏｒ終了 ｉｆ終了 ｆｏｒ終了 ｉｆ終了 ｆｏｒ終了 ＧＴＡＦＯＢＡＬ終了 手順ＧＴＡＰＲＯＭＯ（ＭＡＲＧＩＮ、　ＸＯＲＭＡＲ
ＧＩＮ、　ＰＡＳＳＥＳ）／：クリティカル入力をファ
ンアウト・ブロックに格上げする：／ ＰＡＳＳＥＳ回繰り返す ｆｏｒ各ブロックＢについて実行する ｉｆ　５ＬＡＣＫ（Ｂ）＜ＣＲＩＴＩＣＡＬ　５ＬＡＣ
Ｋ　ＴＩＩＲＥＳＩＩＯＬＤかつＢがＡＮＤ、　ＯＲま
たハＸＯＲブロックである場合、ｔｈｅｎ ｆｏｒ　Ｂの出力のすべてのファンアウト・ブロックＦ
について実行する ｉｆ　（（ＢがＡＮＤ　ブロックであり）かつ（ＦがＡ
ＮＤ、　ＨＡＮＤ、　ＡＮＤ−ＯＲまたはへ〇〇−ＮＯ
Ｒブロック ではない）） または（（ＢがＯＲブロックであり） かつ（ＦがＯＲ，ＮＯＲ，０Ｒ−ＡＮＤまたは０Ｒ−Ｈ
ＡＮＤブロックで はない）） または（（ＢがＸＯＲブロックであり）かつ（ＦがＸＯ
ＲまたはＮＸＯＲブ ロックではない））場合、 ｔｈｅｎ ＮＥＸＴ　ＢＬＯＣＫに進む ｉｆ終了 汀Ｆに対するもう１つの入力をサポー トする規則がない場合、ｔｈｅｎ ＮＥＸＴ　ＢＬＯＣＫ　ニ進む ｉｆ終了 ｆｏｒブロックＦの各人力■について実行する ｉｆ　　ＩのソースがＢでなく かつ（（ＢはＡＮＤまたはＯＲ ブロックであり、 かつ５ＬＡＣＫ（Ｉ）　−ＭＡＲＧＩ）Ｉ＜５ＬＡＣＫ
（Ｂ） または（ＢがＸＯＲブロックで あり かつ５ＬＡＣＫ（Ｉ）　−ＸＯＲＭＡＲＧＩＮ＜５ＬＡ
ＣＫ（Ｂ）））の場合、 ｔｈｅｎ ＮＥＸＴ　ＢＬＯＣＫに進む ｉｆ終了 ｆｏｒ終了 ｆｏｒ終了 ■：＝Ｂに対する最もクリティカルな入力ｆｏｒ　Ｂの
出力のすべてのファンアウト・ブロックＦについて実行
する 入力Ｉをファンアウト・ブロックＦに 複写する ファンアウト・ブロックＦに対する規 則を再割当てする ｆｏｒ終了 ブロックＢから入力Ｉを削除する ｉｆ　ブロックＢが１つの入力しか持たない場合、ｔｈ
ｅｎ Ｂを論理から除去する ｅｌｓｅそうでない場合、 ブロックＢに対する規則を再割り当て する ｉｆ終了 変更されたタイミング・データを再計算する ｉｆ終了 ＮＥＸＴ　　ＢＬＯＣＫ　　： ｆｏｒ終了 繰返し終了 ＧＴＡＰＲＯＭＯ終了 手順ＧＴＡＳＩＮ　（ＰＡＳＳＥＳ） ／：クリティカル入力をクリティカルでない入力と交換
する：／ ＰＡＳＳＥＳ回繰り返す ｆｏｒ各ブロックＢについて実行する ｉｆ　５ＬＡＣＫ（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫ　ＴＨＲＥＳＩＩＯＬＤかつＢがＡＮＤ、　ＯＲま
たはＸＯＲブロックであり、 かつＢがちょうど１つの出力Ｏを有し、かつＯがちょう
ど１つのファンアウト・ブロックＦを何し、 かつ５ＬＡＣＫ（Ｆ）　＝ＳＬＡＣＫ（Ｂ）の場合、ｔ
ｈｅｎ ＯＬＤ　５ＬＡＣに　Ｆ　　＝　　５ＬＡＣＫ（Ｆ）Ｃ
＝Ｈに対する最もクリティカルな大力−’：　＝　Ｆに
対する最もクリティカルな入力 ｉｆ　Ｉ’のソース・ブロック”二Ｂの場合、ｔｈｅｎ 入力ＩをブロックＢからブロックＦに 移す 大カニ゛をブロックＦからブロックＢ に移す 変更されたタイミング・データを再計 算する ｉｆ　５ＬＡＣに（Ｆ）　＜ＯＬＤ　５ＬＡＣＫ　Ｆの
場合、ｔｈｅｎ 入力ＩをブロックＢからブロックＢ に再び移す 大力■゛をブロックＦからブロック Ｆに再び移す 変更されたタイミング・データを再 計算する ｉｆ終了 ｉｆ終了 ｉｆ終了 ｆｏｒ終了 繰返し終了 ＧＴＡＳＩＨ終了 手順 ＧＴＡＣＥＬＤＮ ／＊クリティカルでないブロックに対するサイズが最小
とする規則を選択するネ／ ｆｏｒ各ブロックＢについて実行する ｉｆ　５ＬＡＣＫ（Ｂ）≧ＣＲＩＴＩＣＡＬ　５ＬＡＣ
Ｋ　ＴＩＩＲＥＳＨＯＬＤの場合、ｔｈｅｎ ＢＥＳＴ　ＲＵＬＥ　＝　Ｂの規則 ＢＥＳＴ　５ＩＺＥ　Ｂ　＝　Ｂの規則のサイズｆｏｒ
　ブロックＢに割り当てることができる各規則Ｒについ
て実行する ｉｆ　Ｒの大きさくＢＥＳＴ　５ＩＺＥ　Ｂの場合、ｔ
ｈｅｎ 規則ＲをブロックＢに割り当てる 変更されたタイミング・データを再計 算する ｉｆ　５ＬＡＣＫ（Ｂ）　＞ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫＴＩＩＲＥＳＩＩＯＬＤの場合、ｔｈｅｎＢＥＳＴ
　ＲＵＬＥ＝Ｒ ＢＥＳＴ　５ＩＺＥ　Ｂ＝規則Ｒのサイズｉｆ終了 ｉｆ終了 ｆｏｒ終了 規則ＢＥＳＴ　ＲＵＬＥをブロックＢに割り当てる 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 ＧＴＡＣＥＬＤＮ終了 手順 ＧＴＡＲＥＰＷＲ（ＨＩＭ　　Ｉ１４ＰＲＯＶＥＭＥＨ
Ｔ）／＊クリティカル・ブロックに対する、たるみが最
大となる規則を選択するネ／ ｆｏｒ各ブロックＢについて実行する ｉｆ　５ＬＡＣＫ（Ｂ）　＜ＣＲＩＴＩＣＡＬ　５ＬＡ
ＣＫ　ＴＩＩＲＥＳＨＯＬＤの場合、ｔｈｅｎ ＢＥＳＴ　ＲＵＬＥ＝　Ｂの規則 ＢＥＳＴ　５ＬＡＣＫ　Ｂ＝ＳＬＡＣＫ（Ｂ）ｆｏｒ　
ブロックＢに割り当てることができる各規則Ｒについて
実行する 規則ＲをブロックＢに割り当てる 変更されたタイミング・データを再計算する ｉｆ　５ＬＡＣＫ（Ｂ）　＞ＢＥＳＴ　５ＬＡＣＫ　Ｂ
の場合、ｔｈｅｎ ＢＥＳＴ　ＲＵＬＥ　＝　Ｒ ＢＥＳＴ　５ＬＡＣＫ　Ｂ＝ＳＬΔＣＫ（Ｂ）ｉｆ終了 ｆｏｒ終了 規則ＢＥＳＴ　ＲＵＬＥをブロックＢに割り当てる 変更されたタイミング・データを再計算する ｉｆ終了 ｆｏｒ終了 ＧＴＡＲＥＰＩＪＲ終了

【図面の簡単な説明】

第１図は、本発明の好ましい実施例による論理合成方法
のフェーズＩの概略的流れ図、第２、特許請求の範囲第
１項の論理合成方法のフェーズ■の概略的流れ図、 第３図は特許請求の範囲第１項の論理合成方法のフェー
ズ■の概略的流れ図、 第４図は、両方向ビンに関連するタイミング・データの
割振りを示すブロック・ダイヤグラム、第５図は、特許
請求の範囲第１項の好ましい実施例による局部的クリテ
ィカル・パス再計算を示すブロック・ダイヤグラム、 第６図は、好ましい実施例によるＧＴＡＰＲＯＨＯｌＧ
ＴＡＭＩＮＶＴ及びＧＴＡＳＩＮＶＴ　Ｘテップを示す
ブロック・ダイヤグラム、 第７図は、好ましい実施例によるＧＴＡＲＥＤＦＯ及び
ＧＴＡＲＥＤＦＩ　ステップを示すブロック・ダイヤグ
ラム、 第８図は、本実施例によるＧＴＡＦＯステップを示すブ
ロック・ダイヤグラム、 第９図は、本発明によるＧＴＡＳＩＨ及びＧＴＡＤＵＡ
ＬＲステップを示すブロック・ダイヤグラム、 第１０図は、本発明によるＧＴＡＣＡＨＤ　ステップを
示すブロック・ダイヤグラムである。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーシジン

Claims (2)

【特許請求の範囲】
1. （１）所定の技術で動作不可能な、技術独立なモデルに
   おける論理ブロックを識別し、 上記所定の技術によりサポートされる装置を上記動作不
   可能なブロックに最良適合方式で割り当てて、予備的モ
   デルを提供し、 所定の最大負荷に制限されたファン・アウト負荷の値を
   用いて、上記予備的モデルに関するタイミング値を計算
   し、 上記予備的モデル中のクリティカル・パスにタイミング
   訂正ルーチンを適用して、推定モデルを提供し、 上記推定モデル中の上記所定の技術の規則の違反を訂正
   して、技術に適合したモデルを提供するステップを含む 論理回路合成方法。
2. （２）所定の技術に関する規則を技術独立な論理モデル
   に割り当てることにより論理回路を合成するための装置
   であって、 上記所定の技術において動作不可能な上記モデル中の論
   理ブロックを識別する手段と、 上記所定の技術によりサポートされる装置を上記動作不
   可能な論理ブロックに最良適合方式で割り当てて予備的
   モデルを提供する手段と、 所定の最大負荷に制限されたファン・アウト負荷の値を
   用いて、上記予備的モデルに関するタイミング値を計算
   する手段と、 上記予備的モデル中のクリティカル・パスにタイミング
   訂正ルーチンを適用して、推定モデルを提供する手段と
   、 上記推定モデル中の上記所定技術の規則の違反を訂正し
   て、技術に適合したモデルを提供する手段とを有する 論理回路を合成するための装置。