JPH02199838A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02199838A JPH02199838A JP1761189A JP1761189A JPH02199838A JP H02199838 A JPH02199838 A JP H02199838A JP 1761189 A JP1761189 A JP 1761189A JP 1761189 A JP1761189 A JP 1761189A JP H02199838 A JPH02199838 A JP H02199838A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- wiring
- silicon
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高集積度の半導体装置、特に微細で高アスペク
ト比の接続配線を有する半導体装置に関する。
ト比の接続配線を有する半導体装置に関する。
半導体装置の高集積化のため特に配線層間の微細接続配
線（電極）の形成法が問題となっている。
線（電極）の形成法が問題となっている。
従来から用いられてきたアルミニウム配線については、
微細な接続孔を埋めるため通常のスパツタ法を改良した
。バイアススパッタ法（特願昭５６−３５２６６ ）が
提案されている。
微細な接続孔を埋めるため通常のスパツタ法を改良した
。バイアススパッタ法（特願昭５６−３５２６６ ）が
提案されている。
この方法では、バイアス電圧を印加して加速したアルゴ
ンイオンを基板に入射させ、段差部付近に付着したアル
ミニウムの一部を再度スパッタし段差部の側面、底面に
供給することにより段差部の被覆性向上を実現しようと
するものである。現時点では必ずしも十分な性能が得ら
れていないが、これは主に次の２点による。■埋め込み
特性が不十分である。■アルミニウムの膜質が劣化し信
頼度面で不十分である。
ンイオンを基板に入射させ、段差部付近に付着したアル
ミニウムの一部を再度スパッタし段差部の側面、底面に
供給することにより段差部の被覆性向上を実現しようと
するものである。現時点では必ずしも十分な性能が得ら
れていないが、これは主に次の２点による。■埋め込み
特性が不十分である。■アルミニウムの膜質が劣化し信
頼度面で不十分である。
従来技術が上記のような状態であるため満足できる性能
を持った高集積素子の製造が困難になりつつある０本発
明の目的は上記２点の問題点を解決したアルミニウム配
線系を形成し、高集積で高信頼度の半導体装置を提供す
ることにある。
を持った高集積素子の製造が困難になりつつある０本発
明の目的は上記２点の問題点を解決したアルミニウム配
線系を形成し、高集積で高信頼度の半導体装置を提供す
ることにある。
段差被覆性の良いポリシリコンもしくはアモルファスシ
リコン層とこれに接するアルミニウム合金層を形成し熱
処理によって両者を置換しシリコンの領域をアルミニウ
ム配線に変える。
リコン層とこれに接するアルミニウム合金層を形成し熱
処理によって両者を置換しシリコンの領域をアルミニウ
ム配線に変える。
〔作用）
上記のうち、段差被覆性の良い実質的にノンドープなシ
リコンによる埋め込み、熱処理によるアルミニウムとシ
リコンの置換の２点がこの技術の鍵である。特に後者の
置換反応を物質移動の方法として用いることが従来にな
い点である。
リコンによる埋め込み、熱処理によるアルミニウムとシ
リコンの置換の２点がこの技術の鍵である。特に後者の
置換反応を物質移動の方法として用いることが従来にな
い点である。
高温での熱処理はシリコンのアルミニウム中への固溶量
を増加させ、アルミニウム中での移動を促進するため結
果的にシリコンとアルミニウムとを置換することになる
。Ｗｔ換が完全に起こればシリコンと同程度の優れた被
覆性が得られ、前述■の埋め込み特性の問題は解決でき
る。
を増加させ、アルミニウム中での移動を促進するため結
果的にシリコンとアルミニウムとを置換することになる
。Ｗｔ換が完全に起こればシリコンと同程度の優れた被
覆性が得られ、前述■の埋め込み特性の問題は解決でき
る。
またバイアススパッタ法における膜質劣化は、アルゴン
イオンがアルミニウム膜中に混入するために起こるが１
本発明の方法ではアルゴンイオンの混入は発生しないた
め前述■の膜質劣化も生じない。
イオンがアルミニウム膜中に混入するために起こるが１
本発明の方法ではアルゴンイオンの混入は発生しないた
め前述■の膜質劣化も生じない。
以下図を用いて本発明を説明する。
実施例１
第１図乃至第６図は本発明の基本部分を説明する図で、
第４図の実質的にドープされていないポリシリコンまた
はアモルファスシリコンで埋めた層間接続孔１を熱処理
によって第６図のようにアルミニウム２′で置換するも
のである。
第４図の実質的にドープされていないポリシリコンまた
はアモルファスシリコンで埋めた層間接続孔１を熱処理
によって第６図のようにアルミニウム２′で置換するも
のである。
第１図は、シリコン基板３上にポリシリコンおよびシリ
サイド等の配線層（３’ 、３′）を形成した状態であ
る。続いて第２図に示すように、０．３μｍ厚のＢＰＳ
Ｇ （ボロ ホスフォシリケートグラス： Ｂｏｒｏ−
Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）で覆
い、９００℃ ３０分間の熱処理（フローによる平坦化
処理）後、接続孔等を加工し、再度熱処理によって加工
後の形状を滑らかにした酸化膜層４を形成するこの上に
タングステン配線５、（膜厚０．３ μｍ、スパッタ
法で成膜）、層間絶縁膜層６ （ＣＶＤ−８ｉｆｔ、０
．５μｍ厚）を形成し、接続孔を加工する。
サイド等の配線層（３’ 、３′）を形成した状態であ
る。続いて第２図に示すように、０．３μｍ厚のＢＰＳ
Ｇ （ボロ ホスフォシリケートグラス： Ｂｏｒｏ−
Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）で覆
い、９００℃ ３０分間の熱処理（フローによる平坦化
処理）後、接続孔等を加工し、再度熱処理によって加工
後の形状を滑らかにした酸化膜層４を形成するこの上に
タングステン配線５、（膜厚０．３ μｍ、スパッタ
法で成膜）、層間絶縁膜層６ （ＣＶＤ−８ｉｆｔ、０
．５μｍ厚）を形成し、接続孔を加工する。
さらに引き続き第３図に示すように、接続孔がほぼ完全
に埋まるまで、ポリシリコンもしくはアモルファスシリ
コン層７を堆積する。このシリコン層の厚さは接続孔径
の約半分あればよい０本実施例の場合、接続孔は０．３
−１．０μｍの範囲にあるため０．５μｍ厚のシリコン
層をＣＶＤ （ケミカル ベーパ デポジション： Ｃ
ｈｅｍｌｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法
で被覆性良くウェハ全面に形成した１次にエッチバック
法によってシリコン層７を後退させ、第４図に示すよう
に接続孔部１のみに残す、シリコン層７の膜厚が薄くて
アルミニウムに対するシリコンの量が十分少なく、数％
以下にできる場合はシリコン７が全面にあっても良い。
に埋まるまで、ポリシリコンもしくはアモルファスシリ
コン層７を堆積する。このシリコン層の厚さは接続孔径
の約半分あればよい０本実施例の場合、接続孔は０．３
−１．０μｍの範囲にあるため０．５μｍ厚のシリコン
層をＣＶＤ （ケミカル ベーパ デポジション： Ｃ
ｈｅｍｌｃａｌ ＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法
で被覆性良くウェハ全面に形成した１次にエッチバック
法によってシリコン層７を後退させ、第４図に示すよう
に接続孔部１のみに残す、シリコン層７の膜厚が薄くて
アルミニウムに対するシリコンの量が十分少なく、数％
以下にできる場合はシリコン７が全面にあっても良い。
第５図ではアルミニウムもしくはその合金層２を所定の
厚さ（今の場合約０．５μｍ）まで被着する。この段階
で熱処理を施すとアルミニウムとシリコンの置換反応が
起こり第６図に示すようなアルミニウム合金配線層２′
が形成される。アルミニウム層２に一旦固溶したシリコ
ンは析出粒子９となる。第６図は更にアルミニウム層２
′を配線の形状にパターンニング状態を示している。
厚さ（今の場合約０．５μｍ）まで被着する。この段階
で熱処理を施すとアルミニウムとシリコンの置換反応が
起こり第６図に示すようなアルミニウム合金配線層２′
が形成される。アルミニウム層２に一旦固溶したシリコ
ンは析出粒子９となる。第６図は更にアルミニウム層２
′を配線の形状にパターンニング状態を示している。
熱処理は必ずしもアルミニウム層の形成後に行う必要は
無く、形成中に製膜装置内で実施しても良い、熱処理条
件は例えば、４５０℃で３０分程度で良い、また、逆に
熱処理をアルミニウムのパターンユング後にしてもよい
。
無く、形成中に製膜装置内で実施しても良い、熱処理条
件は例えば、４５０℃で３０分程度で良い、また、逆に
熱処理をアルミニウムのパターンユング後にしてもよい
。
このようにして、低抵抗で高信頼度の層間接続配線を形
成することができる。
成することができる。
実施例２
第７図と第８図は実施例２を説明する図である。
この実施例は実施例１の配線構造で最上層のアルミニウ
ム合金層の一部にタングステンの領域１１を設けたもの
である。タングステン層１１を設けた熱処理をすると、
実施例１で見られたようなシリコンの粗大析出粒子（第
６図−９）が減少し、場合によっては見られなくなるた
めアルミニウム配線としての性能信頼度が向上する。す
なわち配線中にシリコンの粗大析出粒子があることは配
線抵抗の点、また信頼性の点からも望ましくないため、
配線幅が狭いときはこの実施例のようにしてシリコンの
粗大析出粒子を減らすのがよい、シリコンの粗大析出粒
の減少はタングステン層の厚さが数１０ｎｍ以上あれば
膜厚にあまり依存しない。
ム合金層の一部にタングステンの領域１１を設けたもの
である。タングステン層１１を設けた熱処理をすると、
実施例１で見られたようなシリコンの粗大析出粒子（第
６図−９）が減少し、場合によっては見られなくなるた
めアルミニウム配線としての性能信頼度が向上する。す
なわち配線中にシリコンの粗大析出粒子があることは配
線抵抗の点、また信頼性の点からも望ましくないため、
配線幅が狭いときはこの実施例のようにしてシリコンの
粗大析出粒子を減らすのがよい、シリコンの粗大析出粒
の減少はタングステン層の厚さが数１０ｎｍ以上あれば
膜厚にあまり依存しない。
第８図はこの実施例の配線の最終的な形状を示しており
、タングステン層（１１’）がアルミニウム配線の最上
層にある。
、タングステン層（１１’）がアルミニウム配線の最上
層にある。
タングステンの領域は必ずしも第７図、第８図のような
形状に設ける必要はない、すなわち、アルミニウムの上
にある必要もなく層状である必要もない、またタングス
テンだけでなくチタン、モリブデン、タンタル等の高融
点金属やそれらの合金でもよい、この領域は熱処理後、
シリコンとの化合物（シリサイド）が混合物、もしくは
シリコン析出の基板となる場合が多い。
形状に設ける必要はない、すなわち、アルミニウムの上
にある必要もなく層状である必要もない、またタングス
テンだけでなくチタン、モリブデン、タンタル等の高融
点金属やそれらの合金でもよい、この領域は熱処理後、
シリコンとの化合物（シリサイド）が混合物、もしくは
シリコン析出の基板となる場合が多い。
タングステン層は、第９図の様にパターンニングしたア
ルミニウム配Ａｌｌ ２’の露呂面全面を。
ルミニウム配Ａｌｌ ２’の露呂面全面を。
選択的なＣＶＤ法によるタングステン層１１′で覆った
ものでも良い。
ものでも良い。
実施例３
第１０図、第１１図で次の実施例を説明する。
この実施例は実施例１の構造で、ポリシリコンもしくは
アモルファスシリコン層２７の底部に窒化チタンＪｉ１
２１，２１’ を設けたものである。この層を設けるこ
とによって、置換したアルミニウムと下地層（この場合
はタングステン層２５）との過剰反応が抑制できるため
、特に高温プロセスでの耐熱性が向上する。従ってこの
構造を採用すると、下地配線層がシリコン基板表面に形
成された拡散層領域である場合も、比較的容易に信頼性
の高い接続孔配線を形成できる。第１１図は最終的な形
状を示している。
アモルファスシリコン層２７の底部に窒化チタンＪｉ１
２１，２１’ を設けたものである。この層を設けるこ
とによって、置換したアルミニウムと下地層（この場合
はタングステン層２５）との過剰反応が抑制できるため
、特に高温プロセスでの耐熱性が向上する。従ってこの
構造を採用すると、下地配線層がシリコン基板表面に形
成された拡散層領域である場合も、比較的容易に信頼性
の高い接続孔配線を形成できる。第１１図は最終的な形
状を示している。
窒化チタン層２１．２１’はタングステンやその合金で
も良く、必要な耐熱性を考慮して選択すればよい。
も良く、必要な耐熱性を考慮して選択すればよい。
また、更に実施例２のようにアルミニウム配線の一部に
チタン、タンタル等遷移金属の領域を設けることにより
、特に信頼度面での改善が見られる。
チタン、タンタル等遷移金属の領域を設けることにより
、特に信頼度面での改善が見られる。
実施例４
第１２図、第１３図を用いて次の実施例を説明する。
第１２図は次のようなプロセスで形成したものである。
能動素子部を形成したシリコン基板４２上に酸化膜層４
３を形成加工し、シリコン基板の拡散層領域と接続する
ポリシリコンもしくはアモルファスシリコンの配線４４
を所定のパターンに形成、さらに層間絶縁膜層４５形成
、接続孔４１を加工したものである。これらのポリシリ
コンやアモルファスシリコンは最終的な配線とはならな
いのでキャリア不純物が添加されている必要はない、ア
ルミニウム層が形成される前のこの状態では、９００℃
程度の高温熱処理を施すことが可能である６本実施例で
は絶縁膜層４５としてＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐ
ｈｏ−３ｉｌｉｃａｔａ−Ｇｌａｓｓ）を用い、接続孔
４１の加工後、熱処理によって孔端部の鋭い形状を丸め
た。引き続いてアルミニウム合金層４６を通常のスパッ
タ法で被着形成、熱処理を行った。
３を形成加工し、シリコン基板の拡散層領域と接続する
ポリシリコンもしくはアモルファスシリコンの配線４４
を所定のパターンに形成、さらに層間絶縁膜層４５形成
、接続孔４１を加工したものである。これらのポリシリ
コンやアモルファスシリコンは最終的な配線とはならな
いのでキャリア不純物が添加されている必要はない、ア
ルミニウム層が形成される前のこの状態では、９００℃
程度の高温熱処理を施すことが可能である６本実施例で
は絶縁膜層４５としてＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐ
ｈｏ−３ｉｌｉｃａｔａ−Ｇｌａｓｓ）を用い、接続孔
４１の加工後、熱処理によって孔端部の鋭い形状を丸め
た。引き続いてアルミニウム合金層４６を通常のスパッ
タ法で被着形成、熱処理を行った。
この熱処理により、ポリシリコンもしくはアモルファス
シリコンの配線（４４）の部分はアルミニウム合金層で
置換され低抵抗の配線層になる。この状態を示すのが第
１３図である。
シリコンの配線（４４）の部分はアルミニウム合金層で
置換され低抵抗の配線層になる。この状態を示すのが第
１３図である。
本発明によれば、■非常に高い段差被覆率が得られ、■
アルゴン等の混入がないためアルミニウムの膜質劣化が
ないため十分な信頼度が得られる。
アルゴン等の混入がないためアルミニウムの膜質劣化が
ないため十分な信頼度が得られる。
これにより高集積で高信頼度の半導体装置を提供するこ
とができる。
とができる。
第１図乃至第１３図は本発明の実施例を示す素子断面図
である。 １．４１・・・接続孔部、３，１３，２３．４２・・・
シリコン基板、５，１５，２５，１１．１１’・・・タ
ングステン、７．７’ 、１７，２７，４４・・・ポリ
シリコンまたはアモルファスシリコン、４，６゜１６．
２６，４３．４５・・・絶縁膜層、２．２’１２．１２
’ 、２２．２２’・・・アルミニウム合金、９・・・
シリコンの粗大析出粒子、２１．２１’・・・窒化チタ
ン。 系 圀 第 ム 団 コ ￥１４ｉ！ｌ
である。 １．４１・・・接続孔部、３，１３，２３．４２・・・
シリコン基板、５，１５，２５，１１．１１’・・・タ
ングステン、７．７’ 、１７，２７，４４・・・ポリ
シリコンまたはアモルファスシリコン、４，６゜１６．
２６，４３．４５・・・絶縁膜層、２．２’１２．１２
’ 、２２．２２’・・・アルミニウム合金、９・・・
シリコンの粗大析出粒子、２１．２１’・・・窒化チタ
ン。 系 圀 第 ム 団 コ ￥１４ｉ！ｌ
Claims (1)
- 【特許請求の範囲】 １、アルミニウムを主成分とする合金配線を有する半導
体装置において、アルミニウム配線の少なくとも一部が
シリコンとの置換反応によって形成されていることを特
徴とする半導体装置。 ２、アルミニウム合金の領域と実質的にドープされてい
ないポリシリコンもしくはのアモルファスシリコンの領
域とを接触して形成し、熱処理を施すことによって請求
１記載の置換反応を起こさせることを特徴とする半導体
装置の製造方法。 ３、請求項１記載の置換反応によって形成されたアルミ
ニウム配線が配線層間もしくは配線とシリコン基板との
接続用配線であることを特徴とする半導体装置。 ４、上記請求項１記載の半導体装置において、アルミニ
ウム配線層の一部にシリコンを含む遷移金層もしくはシ
リサイドの領域を有することを特徴とする半導体装置。 ５、アルミニウム配線層の一部にシリコンを含む遷移金
層もしくはシリサイドの領域を形成する工程を有する請
求項１記載の半導体装置を製造する方法。 ６、上記置換によって形成されたアルミニウム領域の少
なくとも一部にアルミニウム浸入反応を抑制する物質を
設けたことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1761189A JPH02199838A (ja) | 1989-01-30 | 1989-01-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1761189A JPH02199838A (ja) | 1989-01-30 | 1989-01-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02199838A true JPH02199838A (ja) | 1990-08-08 |
Family
ID=11948685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1761189A Pending JPH02199838A (ja) | 1989-01-30 | 1989-01-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02199838A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313084A (en) * | 1992-05-29 | 1994-05-17 | Sgs-Thomson Microelectronics, Inc. | Interconnect structure for an integrated circuit |
| US5994218A (en) * | 1996-09-30 | 1999-11-30 | Kabushiki Kaisha Toshiba | Method of forming electrical connections for a semiconductor device |
| US6071810A (en) * | 1996-12-24 | 2000-06-06 | Kabushiki Kaisha Toshiba | Method of filling contact holes and wiring grooves of a semiconductor device |
| US6368951B2 (en) | 1998-01-13 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device |
| EP1909319A1 (en) * | 2006-10-03 | 2008-04-09 | STMicroelectronics (Crolles 2) SAS | Low resistance interconnect |
-
1989
- 1989-01-30 JP JP1761189A patent/JPH02199838A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313084A (en) * | 1992-05-29 | 1994-05-17 | Sgs-Thomson Microelectronics, Inc. | Interconnect structure for an integrated circuit |
| US5346860A (en) * | 1992-05-29 | 1994-09-13 | Sgs-Thomson Microelectronics, Inc. | Method for fabricating an interconnect structure in an integrated circuit |
| US5994218A (en) * | 1996-09-30 | 1999-11-30 | Kabushiki Kaisha Toshiba | Method of forming electrical connections for a semiconductor device |
| US6071810A (en) * | 1996-12-24 | 2000-06-06 | Kabushiki Kaisha Toshiba | Method of filling contact holes and wiring grooves of a semiconductor device |
| US6673704B2 (en) | 1996-12-24 | 2004-01-06 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6946387B2 (en) | 1996-12-24 | 2005-09-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6368951B2 (en) | 1998-01-13 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device |
| EP1909319A1 (en) * | 2006-10-03 | 2008-04-09 | STMicroelectronics (Crolles 2) SAS | Low resistance interconnect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588275B2 (ja) | 半導体装置の形成方法 | |
| US6787468B2 (en) | Method of fabricating metal lines in a semiconductor device | |
| JP3510942B2 (ja) | 半導体素子の配線形成方法 | |
| KR0134122B1 (ko) | 반도체 디바이스 | |
| US5963827A (en) | Method for producing via contacts in a semiconductor device | |
| TWI269404B (en) | Interconnect structure for semiconductor devices | |
| US6569756B1 (en) | Method for manufacturing a semiconductor device | |
| KR19980070753A (ko) | 반도체 소자 및 그 제조 공정 | |
| JP3062464B2 (ja) | 半導体装置 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| US6107190A (en) | Method of fabricating semiconductor device | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| JPH07135186A (ja) | 半導体装置の製造方法 | |
| JP2897827B2 (ja) | 半導体装置の多層配線構造 | |
| US7452805B2 (en) | Aluminum based conductor for via fill and interconnect | |
| JP3357700B2 (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP2000124310A (ja) | 半導体装置およびその製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| US20050136645A1 (en) | Semiconductor device and fabrication method thereof | |
| JPH10116906A (ja) | 半導体装置の製造方法 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20040009789A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH1117004A (ja) | 半導体装置およびその製造方法 |