JPH02199921A - エラーアンプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、負荷を接続した出力回路に制御トランジス
タを直列に接続して、エラー検出時に負荷に供給するｆ
Ｉｔ源電圧電圧適に制御するエラーアンプに関するもの
である。

〔従来の技術〕

第３図は例えば［三菱モニタＦＡ３４１５ＡＴＫシリー
ズ」カタログに示された従来のエラーアンプを示す回路
図であり１図において、１は電源と負荷（図示しない）
を接続する出力回路との間に入れた被制御素子としての
トランジスタで、コレクタが電源に、エミッタが出力回
路側にそれぞれ接続され、また、コレクタとベースとの
間には抵抗２が接続されている。

一方、３はベースにエラー入力電圧が入力される第１の
制御トランジスタで、コレクタは出力回路に、エミッタ
は抵抗４を介して接地されている。

５は第１の制御トランジスタ３とともにエミッタフォロ
ワを構成する第２の制御トランジスタで、これのベース
は第１の制御トランジスタ３のエミッタに接続され、コ
レクタはトランジスタ１のベースに接続され、エミッタ
はエラーアンプの基準電位を設定するツェナーダイオー
ド６を介して接地されている。７はツェナー電流設定抵
抗で、直流電源電圧ｖｃｃによりツェナーダイオード６
に設定電流を流して、安定した基準電圧を得る。

次に動作について説明する。

いま、直流電源によって、ツェナーダイオード６の両端
に一定値の基準電圧を設定する。エラー入力電圧が第１
の制御トラジスタ３のベースに入力されると、このエラ
ー入力電圧が増幅されて、第２の制御トランジスタ５の
ベースに入力される。

このため、この第２の制御トランジスタ５がオンになり
、これのコレクタ、エミッタを通じてツェナーダイオー
ド６に大きな電流が流れ、トランジスタ１のベース電位
が低下し、エミッタ出力も低下する。この場合において
、上記エラー入力電圧の初期値が電源印加等においてＯ
ボルトのとき。

第１の制御トランジスタ３はオフで、第２の制御トラン
ジスタ５も逆バイアス状態でオフとなっているため、ト
ランジスタ１のベースには電源電圧がそのまま印加され
る。このため、使用範囲の最大レベルの電圧が出力回路
を通じて負荷に供給される。

また、他の従来例として、第４図に示すものがある。こ
れは制御トランジスタ３ＡをＰＮＰ型として、これのエ
ミッタをエラー電流設定抵抗８を介して電源側に接続し
、コレクタを２つの初期電位設定抵抗９，１０間に接続
し、この接続点に第２の制御トランジスタ５のベースが
接続されている。

これによれば、初期電位設定抵抗９，１０により、電源
印加時に第２の制御トランジスタ５のベース電位が設定
され、エラー入力電圧が入力されても、これによる制御
がないと、上記の場合と同様に、負荷に使用範囲の最大
レベル付近の電圧が印加されることになる。

〔発明が解決しようとする課題〕

従来のエラーアンプは以上のように構成されているので
、電源投入時において、エラー入力電圧がＯボルトであ
ったり、その付近の低電圧である場合には、被制御素子
たるトランジスタのベース電位が高電位を保ち、従って
負荷には使用範囲の最大レベルまたはその付近の電圧が
、そのまま印加されてしまうなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、簡単な回路構成にも拘らず、１′ｔｔｇ印加
時において直ちに負荷に高電圧を供給するのを抑えて、
ソフトスタートを実現できるエラーアンプを得ることを
目的とする。

〔課題を解決するための手段〕

この発明に係るエラーアンプは、エラー入力電圧が第１
の制御トランジスタに入力された際、電源印加時の出力
電圧を、初期電位設定抵抗により使用範囲の最低レベル
付近に設定し、この設定電位にもとづき第２の制御トラ
ンジスタを駆動制御して、電源と負荷との間に入れた被
制御素子を制御するようにしたものである。

〔作用〕

この発明における初期電位設定抵抗は、電源印加時に、
第２の制御トランジスタおよび電源と負荷との間に入れ
た被制御素子とによって制御されて出力される出力電圧
を、エラー入力電圧の初期値の期間に、使用範囲の最低
レベル付近に設定し、このレベルから徐々に高レベルと
するように作用する。

〔発明の実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、３Ｂは第１の制御トランジスタで、エミッ
タがエラー電流設定抵抗１１を介して接地され、ベース
はエラー入力電圧を受けるようになっている。１２．１
３は２つの初期電位設定抵抗で、第１のトランジスタ３
Ｂのベースに接続され、電源印加時に負荷に対する出力
電圧を使用範囲の最低レベル付近とする電圧を、分圧し
て設定する。また、この分圧した設定電圧は第２の制御
トランジスタ５のベースに入力されるようになっている
。

次に動作について説明する。

まず、初期電位設定抵抗１２．１３は第２の制御トラン
ジスタ５のベースに入力されて、エラー検出入力が、第
１の制御トランジスタ３Ｂのべ〜スに供給されないとき
の出力電圧を設定している。

そして、その出力電圧の初期値は、使用範囲で最低レベ
ルに設定してあり、エラー検出入力に応じて、第１の制
御トランジスタ３Ｂとエラー電流設定抵抗１１により第
２の制御トランジスタ５およびトランジスタ１の動作を
制御し、負荷に供給する出力電圧を高めていき、遂には
任意の出力電圧に設定する。

従って、エラー検出入力が０ボルトの場合には、初期電
位設定抵抗１２．１３で設定された使用範囲の最低レベ
ルで負荷に対する出力電圧が立上り、徐々にこれを高い
レベルに上昇させ、ソフトスタートにより所望の出力電
圧を任意に設定できる。

第２図は被制御素子の他の実施例を示す。これは、第１
図に示したトランジスタ１のベースおよびエミッタに、
他のトランジスタ１４のコレクタおよびエミッタをそれ
ぞれ接続し、さらにこのトランジスタ１４のベースを、
抵抗１５を介して第２の制御トランジスタ５のコレクタ
に接続したものからなる。これによれば、電源と負荷を
結ぶ回路間のスイッチ制御またはインピーダンス制御を
、高精度かつ確実に行わしめることができる。

なお、上記実施例ではエラー検出入力で出力電圧を任意
に設定する場合を示したが、エラー検出入力を定電圧と
することで、シリーズレギュレータとしても使用するこ
とができる。

〔発明の効果〕

以上のように、この発明によればエラー入力電圧が第１
の制御トランジスタに入力された際、電源印加時の出力
電圧を初期電位設定抵抗により使用範囲の最低レベル付
近に設定するように、第２の制御トランジスタおよび被
制御素子を制御するように構成したので、上記電源印加
時に負荷に電源から高電圧が印加されるのを防止し、負
荷のソフトスタートを可能にするとともに、必要に応じ
遠隔操作を行えるものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるエラーアンプを示す
回路図、第２図は第１図における被制御素子の他の実施
例を示す回路図、第３図および第４図は従来のエラーア
ンプを示す回路図である。 １は被制御素子（トランジスタ）、３Ｂは第１の制御ト
ランジスタ、５は第２の制御トランジスタ、１２．１３
は初期電位設定抵抗。 なお、図中、同一符号は同一、又は相当部分を示す。 第１図

Claims (1)

【特許請求の範囲】
1. エラー電流設定抵抗を介してエミッタが接地され、かつ
   エラー入力電圧をベースに受ける第１の制御トランジス
   タと、この第１の制御トランジスタのコレクタに接続さ
   れ、かつ電源印加時に出力電圧を使用範囲の最低レベル
   付近とする電圧を設定する初期電位設定抵抗と、この初
   期電位設定抵抗にて設定した電圧を受けて、電源と上記
   出力電圧を受ける負荷との１に接続した、被制御素子を
   制御するための第２の制御トランジスタとを備えたエラ
   ーアンプ。