JPH02200008A - 論理ゲート - Google Patents
論理ゲートInfo
- Publication number
- JPH02200008A JPH02200008A JP1017621A JP1762189A JPH02200008A JP H02200008 A JPH02200008 A JP H02200008A JP 1017621 A JP1017621 A JP 1017621A JP 1762189 A JP1762189 A JP 1762189A JP H02200008 A JPH02200008 A JP H02200008A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- current
- waves
- logic
- diagram showing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、計算機等の論理演算素子の基本単位である論
理ゲートに関するものであり、その動作はアハラノフ・
ボーム効果を利用した新規な原理に基づき、高速論理素
子や集積回路に適した論理ゲートに関するものである。
理ゲートに関するものであり、その動作はアハラノフ・
ボーム効果を利用した新規な原理に基づき、高速論理素
子や集積回路に適した論理ゲートに関するものである。
現在計算機等に広く使用されている論理ゲートは、トラ
ンジスタやダイオードによって構成されている。その−
例を第２図に示す、論理値１とＯに電圧値■ボルトとＯ
ボルトを対応させる。第２図（ａ）に示すトランジスタ
ＡＮＤ （論理積）ゲートでは、入力端子ＡとＢに印加
される電圧（Ｖボルトまたは０ボルト）に応じ、第２図
（ｂ）に示される真理値表に従って出力端子ＣにＶボル
トまたは０ボルトの電圧が発生する。その他の論理ゲー
ト（ＯＲ，ＮＯＲ，ＮＡＮＤ等）も同様ニトランジスタ
やダイオードで構成される。
ンジスタやダイオードによって構成されている。その−
例を第２図に示す、論理値１とＯに電圧値■ボルトとＯ
ボルトを対応させる。第２図（ａ）に示すトランジスタ
ＡＮＤ （論理積）ゲートでは、入力端子ＡとＢに印加
される電圧（Ｖボルトまたは０ボルト）に応じ、第２図
（ｂ）に示される真理値表に従って出力端子ＣにＶボル
トまたは０ボルトの電圧が発生する。その他の論理ゲー
ト（ＯＲ，ＮＯＲ，ＮＡＮＤ等）も同様ニトランジスタ
やダイオードで構成される。
これに対し、より高速で、より消費電力が少ない論理ゲ
ートとして、ジョセフソン接合を利用した論理ゲートが
提案されている。その−例を第３図に示す、まず、ジョ
セフソン接合３１に適当な電流Ｉｏを流しておく、信号
入力線Ａ３２．Ｂ３３には論理値１に対応して電流Ｉｏ
が流れるとそれによる磁界３４がジョセフソン接合３１
に印加されて電圧状態になり、ジョセフソン接合の両端
Ｃ。
ートとして、ジョセフソン接合を利用した論理ゲートが
提案されている。その−例を第３図に示す、まず、ジョ
セフソン接合３１に適当な電流Ｉｏを流しておく、信号
入力線Ａ３２．Ｂ３３には論理値１に対応して電流Ｉｏ
が流れるとそれによる磁界３４がジョセフソン接合３１
に印加されて電圧状態になり、ジョセフソン接合の両端
Ｃ。
Ｄの電圧Ｖａｏが零でない値ＶＯになる。信号入力線Ａ
またはＢ一方にだけ電流Ｉｏが流れている場合、あるい
はＡ、Ｂともに電流Ｉｏが流れていない場合はジョセフ
ソン接合が超伝導状態を維持し、Ｖｃｏは零のままであ
る。このようにして、信号人力＠Ａ、Ｂの電流１ｏに対
して、第３図〈ｂフに示す真理値表に従ってジョセフソ
ン接合が電圧（論理値１）または零電圧（論理値Ｏ）状
態が出力となる。
またはＢ一方にだけ電流Ｉｏが流れている場合、あるい
はＡ、Ｂともに電流Ｉｏが流れていない場合はジョセフ
ソン接合が超伝導状態を維持し、Ｖｃｏは零のままであ
る。このようにして、信号人力＠Ａ、Ｂの電流１ｏに対
して、第３図〈ｂフに示す真理値表に従ってジョセフソ
ン接合が電圧（論理値１）または零電圧（論理値Ｏ）状
態が出力となる。
上述のトランジスタやダイオードを組合せた論理ゲート
には様々のタイプが考案され実用化されている。計算機
の高性能化の要求にともなって単−論理ゲートの特性の
改良が続けられている。具体的には、動作速度、消費電
力、雑音余裕度、ファンイン・ファンアウト等によって
論理ゲートの特性が記述されるが、それらの性能向上は
限界にその限界を破る試みの一つとして上述のジョセフ
ソン接合を利用した論理ゲートが考案された。しかし、
それも様々な技術的困難、例えば、ジョセフソン接合の
特性の制御や集積化等での問題に遭遇し、実用化への道
を阻まれている。本発明は、ジョセフソン接合型論理ゲ
ートに代わり、全く新しい原理に基づいて、現在利用さ
れているトランジスタ・ダイオード型論理ゲートの諸特
性を上回る論理ゲートを提供するものである。
には様々のタイプが考案され実用化されている。計算機
の高性能化の要求にともなって単−論理ゲートの特性の
改良が続けられている。具体的には、動作速度、消費電
力、雑音余裕度、ファンイン・ファンアウト等によって
論理ゲートの特性が記述されるが、それらの性能向上は
限界にその限界を破る試みの一つとして上述のジョセフ
ソン接合を利用した論理ゲートが考案された。しかし、
それも様々な技術的困難、例えば、ジョセフソン接合の
特性の制御や集積化等での問題に遭遇し、実用化への道
を阻まれている。本発明は、ジョセフソン接合型論理ゲ
ートに代わり、全く新しい原理に基づいて、現在利用さ
れているトランジスタ・ダイオード型論理ゲートの諸特
性を上回る論理ゲートを提供するものである。
本発明は、電子や正孔、励起子、イオンなど電荷を持つ
粒子の物質波としての波動性を利用する。
粒子の物質波としての波動性を利用する。
以下、上記物質波のうち最も取扱い易い電子波を例に説
明する。他の物質波に置き換えても全く同様の説明が成
り立つ。
明する。他の物質波に置き換えても全く同様の説明が成
り立つ。
本発明の論理ゲートは、信号入力線と信号出力線から構
成され、それらは互いに磁気的に結合している。信号出
力線では、可干渉性を維持したまま電子波が伝播でき１
分岐点で２つの分岐路に分かれて伝播し、合流点でその
２つの分岐路からの電子波が重畳・干渉して信号出力線
から出ていく″′干渉型電子導波路′″構造を有する。
成され、それらは互いに磁気的に結合している。信号出
力線では、可干渉性を維持したまま電子波が伝播でき１
分岐点で２つの分岐路に分かれて伝播し、合流点でその
２つの分岐路からの電子波が重畳・干渉して信号出力線
から出ていく″′干渉型電子導波路′″構造を有する。
ここで、分岐点から合流点までの距離を、分岐路を形成
する物質内での電子の位相コヒーレンス距離程度以下に
することにより、２つの分岐路を伝播する電子波の可干
渉性を維持する。このとき、信号入力線に流れる電流に
よって作られる磁束を、上記２つの分岐路によって囲ま
れる空間に貫通させる。上記″干渉型電子導波路″の２
つの分岐路は、常伝導体または超伝導体から作られる。
する物質内での電子の位相コヒーレンス距離程度以下に
することにより、２つの分岐路を伝播する電子波の可干
渉性を維持する。このとき、信号入力線に流れる電流に
よって作られる磁束を、上記２つの分岐路によって囲ま
れる空間に貫通させる。上記″干渉型電子導波路″の２
つの分岐路は、常伝導体または超伝導体から作られる。
フィジカル・レビュー（Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅ
ｗ）第１１５巻（１９５９）４８５ページに記載のアハ
ラノフ・ボーム効果によれば、電子波が可干渉性が維持
したまま２つの電子波に分割されて伝播して再び合流す
る時、その２つの電子波の進路によって囲まれる空間を
貫通する磁束の量によって。
ｗ）第１１５巻（１９５９）４８５ページに記載のアハ
ラノフ・ボーム効果によれば、電子波が可干渉性が維持
したまま２つの電子波に分割されて伝播して再び合流す
る時、その２つの電子波の進路によって囲まれる空間を
貫通する磁束の量によって。
その２つの電子波の位相差が変化する。この効果によっ
て、信号入力線を流れる電流によって作られる磁束を、
信号出力線の２つの電子波分岐路によって囲まれる部分
に貫通させることにより、干渉によって信号出力線から
流れ出る電子波の強度、即ち電流値を変化させることが
できる。これにより、論理値のＯまたは１を電流値とし
て区別する。
て、信号入力線を流れる電流によって作られる磁束を、
信号出力線の２つの電子波分岐路によって囲まれる部分
に貫通させることにより、干渉によって信号出力線から
流れ出る電子波の強度、即ち電流値を変化させることが
できる。これにより、論理値のＯまたは１を電流値とし
て区別する。
具体的な実施例の説明の前にアハラノフ・ボーム効果を
簡単に説明する。第４図（ａ）に示すごとく、電子波が
可干渉性を維持したまま゛′電子八へ路″４１に入射し
、分岐点４２で２つの分岐路４３．４４を伝播する電子
波に分かれ、合流点４５で再び合流して２つの波が重畳
・干渉し、出射路４６から出て行くとする。このとき、
分岐路４３と４４で囲まれる部分４７を磁束４８で貫通
すると、その磁束の量に比例して２つの分岐路４３．４
４を伝播する電子波の相対位相差が変化し、合流点４５
での干渉の結果、出射路４６から出て行く電子波の強度
、即ち電流値が変化する。
簡単に説明する。第４図（ａ）に示すごとく、電子波が
可干渉性を維持したまま゛′電子八へ路″４１に入射し
、分岐点４２で２つの分岐路４３．４４を伝播する電子
波に分かれ、合流点４５で再び合流して２つの波が重畳
・干渉し、出射路４６から出て行くとする。このとき、
分岐路４３と４４で囲まれる部分４７を磁束４８で貫通
すると、その磁束の量に比例して２つの分岐路４３．４
４を伝播する電子波の相対位相差が変化し、合流点４５
での干渉の結果、出射路４６から出て行く電子波の強度
、即ち電流値が変化する。
その様子を第４図（ｂ）に示す。出射路から出て行く電
流値は、貫通磁束の址に対して周期的に変化し、電流値
の最初の最小値を与える磁束φ０は、電子導波路を形成
する物質が常伝導体の場合、ｈ／ｅ（ｈはブランク定数
、ｅは素電荷）であり、超伝導体の場合、ｈ ／ ２
ｅである。
流値は、貫通磁束の址に対して周期的に変化し、電流値
の最初の最小値を与える磁束φ０は、電子導波路を形成
する物質が常伝導体の場合、ｈ／ｅ（ｈはブランク定数
、ｅは素電荷）であり、超伝導体の場合、ｈ ／ ２
ｅである。
第１図（ａ）に本発明の一実施例である否定論理ゲート
（ＮＯＴゲート）の蟹略構造を示す。これは信号入力線
１１と、上述の“干渉型電子導波路′Ｊ端造を有する信
号出力８１２とが磁気的に結合しているという構造であ
る。まず、信号出力線１２に電流Ｉｏを流しておく。信
号入力線１１に電流が流れていない場合、信号出力線１
２の出口からは電流Ｉｏが流れ出る。しかし、信号入力
線１１に電流Ｉｏが流れている場合、その電流による磁
束１５が信号出力線１２の分岐路１３．１４に囲まれる
部分を貫通する。その磁束が上述の第４図（ｂ）のφ０
となるように電流Ｉｏの値等を適正化しておく。そうす
ると、第４図で説明した理由で信号出力線１２の出口か
らは電流は流れ出ない、電流Ｉｏが流れる状態を論理値
１に対応させ、電流が流れない状態を論理値Ｏに対応さ
せると、上述の動作は第１図（ｂ）の真理値表のごとく
整理される。これは否定論理ゲートとなる。
（ＮＯＴゲート）の蟹略構造を示す。これは信号入力線
１１と、上述の“干渉型電子導波路′Ｊ端造を有する信
号出力８１２とが磁気的に結合しているという構造であ
る。まず、信号出力線１２に電流Ｉｏを流しておく。信
号入力線１１に電流が流れていない場合、信号出力線１
２の出口からは電流Ｉｏが流れ出る。しかし、信号入力
線１１に電流Ｉｏが流れている場合、その電流による磁
束１５が信号出力線１２の分岐路１３．１４に囲まれる
部分を貫通する。その磁束が上述の第４図（ｂ）のφ０
となるように電流Ｉｏの値等を適正化しておく。そうす
ると、第４図で説明した理由で信号出力線１２の出口か
らは電流は流れ出ない、電流Ｉｏが流れる状態を論理値
１に対応させ、電流が流れない状態を論理値Ｏに対応さ
せると、上述の動作は第１図（ｂ）の真理値表のごとく
整理される。これは否定論理ゲートとなる。
同様の否定論理ゲートの実施例を第１図（Ｑ）に示す、
ここでは論理ゲートの入出力を電流の変わりに電圧で行
なう。つまり論理値１．０に電圧ｖｏ、０を対応させ、
入力端子Ａからの入力電圧Ｖｏ、Ｏに対応して出力端子
Ｃに出力電圧０１Ｖｏが現れる。
ここでは論理ゲートの入出力を電流の変わりに電圧で行
なう。つまり論理値１．０に電圧ｖｏ、０を対応させ、
入力端子Ａからの入力電圧Ｖｏ、Ｏに対応して出力端子
Ｃに出力電圧０１Ｖｏが現れる。
第５図に別の実施例を示す。これはＮＯＲ（論理和の否
定）ゲートとして動作する。２つの入力Ａ、Ｂ、に対応
して信号入力線５１．５２を用い、それらと磁気的に結
合する２つのパ干渉型電子波導波路″構造を有する信号
出力線５３から構成される。これは、第１図で示したＮ
ＯＴゲートを２つ直列に結合したものである。これは第
５図（ｂ）に示すような入力Ａ、ＢのＮＯＲゲートとし
て動作する。
定）ゲートとして動作する。２つの入力Ａ、Ｂ、に対応
して信号入力線５１．５２を用い、それらと磁気的に結
合する２つのパ干渉型電子波導波路″構造を有する信号
出力線５３から構成される。これは、第１図で示したＮ
ＯＴゲートを２つ直列に結合したものである。これは第
５図（ｂ）に示すような入力Ａ、ＢのＮＯＲゲートとし
て動作する。
同様のＮＯＲゲートの実施例を第５図（ｃ）に示す、こ
こでは入出力を電流の変わりに電圧で行なう。つまり論
理値１，０に電圧Ｖｏ、Ｏを対応させ、２つの入力端子
Ａ、Ｂからの入力電圧に対応して出力端子Ｃに出力電圧
が現れる。
こでは入出力を電流の変わりに電圧で行なう。つまり論
理値１，０に電圧Ｖｏ、Ｏを対応させ、２つの入力端子
Ａ、Ｂからの入力電圧に対応して出力端子Ｃに出力電圧
が現れる。
第６図は本発明のさらに別の実施例である。これは、２
つの入力Ａ、Ｈに対してＯＲ（論理和）ゲートとして動
作する。これは第５図（ａ）に示したゲートの出力の否
定を取っているので論理和ゲートとなる。
つの入力Ａ、Ｈに対してＯＲ（論理和）ゲートとして動
作する。これは第５図（ａ）に示したゲートの出力の否
定を取っているので論理和ゲートとなる。
第７図は本発明のさらに別の実施例である。これは、２
つの入力Ａ、Ｂに対して排他的論理和ゲートとして動作
する。第７図（ａ）は２本の独立な信号入力線を用いて
、′干渉型電子導波路″と磁気的に結合させている。第
７図（ｂ）は、１本の信号入力線に２つの入力Ａ、Ｂの
電流を流し込み、第４図（ｂ）に示した２φ０の磁束を
作る。
つの入力Ａ、Ｂに対して排他的論理和ゲートとして動作
する。第７図（ａ）は２本の独立な信号入力線を用いて
、′干渉型電子導波路″と磁気的に結合させている。第
７図（ｂ）は、１本の信号入力線に２つの入力Ａ、Ｂの
電流を流し込み、第４図（ｂ）に示した２φ０の磁束を
作る。
両者ともに、同等の演算作用をする。
第８図には２つの入力Ａ、Ｂに対するＡＮＤ（論理積）
ゲートの実施例を示す。
ゲートの実施例を示す。
このように本発明を基本としてあらゆる論理演算ゲート
を構成することができる。また３つ以上の入力に対する
論理ゲートも同様に構成することが出来る。
を構成することができる。また３つ以上の入力に対する
論理ゲートも同様に構成することが出来る。
本発明では、アハラノフ・ボーム効果を利用して、入力
信号に対する特定の演算の結果を出力する論理ゲートを
与えた。上述のごとく本発明ではジョセフソン接合を使
用しないため、従来のジョセフソン接合を利用した論理
ゲートと比較して製作が容易である。また、構造が簡単
なので高集積回路に適している、低消費電力で動作する
等の効果が生まれる。
信号に対する特定の演算の結果を出力する論理ゲートを
与えた。上述のごとく本発明ではジョセフソン接合を使
用しないため、従来のジョセフソン接合を利用した論理
ゲートと比較して製作が容易である。また、構造が簡単
なので高集積回路に適している、低消費電力で動作する
等の効果が生まれる。
第１図（ａ）は本発明の一実施例の否定論理ゲートを示
す図であり、（ｂ）はそのゲートの真理値表を示す図で
あり、（ｃ）は本発明の別の実施例の否定論理ゲートを
示す図である。第２図（ａ）は従来型トランジスタ論理
ゲートの１つであるＡＮＤゲートを示す図であり、（ｂ
）はその真理値表を示す図である。第３図（ａ）は従来
型ジョセフソン接合論理ゲートの１つであるＡＮＤゲー
トを示す図であり、（ｂ）はその真理値表を示す図であ
る。第４図（、）はアハラノフ・ボーム効果の説明図で
あり、（ｂ）はその特性曲線図である。第５図（ａ）は
本発明の一実施例のＮＯＲゲートを示す図であり、（ｂ
）はその真理値表を示す図であり、（ｃ）は本発明の別
の実施例のＮＯＲゲートを示す図である。第６図は本発
明の実施例のＯＲゲートを示す図、第７図（ａ）は本発
明の実施例の排他的ＯＲゲートを示す図であり、第７図
（ｂ）は別の実施例の排他的ＯＲゲートを示す図である
。第８図は本発明の実施例のＡＮＤゲートを示す図であ
る。 １１・・・信号人力線、１２・・・信号出力線、１３゜
冨 ２ 図 （良〕 （ｂ） （Ｌ） ＄３ 旧 （（Ｌ） （ｂ） 決束 第 図 （Ｌ） （ｂ） Ｂ 万見末 入７１Ａ （す χ 図 （えン （ｂ） （Ｃ） （ＡＮＤゲ″り 入力ｂ
す図であり、（ｂ）はそのゲートの真理値表を示す図で
あり、（ｃ）は本発明の別の実施例の否定論理ゲートを
示す図である。第２図（ａ）は従来型トランジスタ論理
ゲートの１つであるＡＮＤゲートを示す図であり、（ｂ
）はその真理値表を示す図である。第３図（ａ）は従来
型ジョセフソン接合論理ゲートの１つであるＡＮＤゲー
トを示す図であり、（ｂ）はその真理値表を示す図であ
る。第４図（、）はアハラノフ・ボーム効果の説明図で
あり、（ｂ）はその特性曲線図である。第５図（ａ）は
本発明の一実施例のＮＯＲゲートを示す図であり、（ｂ
）はその真理値表を示す図であり、（ｃ）は本発明の別
の実施例のＮＯＲゲートを示す図である。第６図は本発
明の実施例のＯＲゲートを示す図、第７図（ａ）は本発
明の実施例の排他的ＯＲゲートを示す図であり、第７図
（ｂ）は別の実施例の排他的ＯＲゲートを示す図である
。第８図は本発明の実施例のＡＮＤゲートを示す図であ
る。 １１・・・信号人力線、１２・・・信号出力線、１３゜
冨 ２ 図 （良〕 （ｂ） （Ｌ） ＄３ 旧 （（Ｌ） （ｂ） 決束 第 図 （Ｌ） （ｂ） Ｂ 万見末 入７１Ａ （す χ 図 （えン （ｂ） （Ｃ） （ＡＮＤゲ″り 入力ｂ
Claims (1)
- 【特許請求の範囲】 １、信号入力線と、それと磁気的に結合している信号出
力線とによつて構成される論理ゲートにおいて、該信号
出力線が、 （１）可干渉性を維持したまま物質波を進行させる手段
と、 （２）複数の可干渉な物質波を作り出す手段と（３）該
複数の可干渉な物質波を重畳・干渉させる手段と、 （４）上記信号入力線に流れる電流によつて作られる磁
束を上記複数の可干渉な物質波によつて囲まれる空間に
貫通させる手段、 を有することを特徴とする論理ゲート。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1017621A JPH02200008A (ja) | 1989-01-30 | 1989-01-30 | 論理ゲート |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1017621A JPH02200008A (ja) | 1989-01-30 | 1989-01-30 | 論理ゲート |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02200008A true JPH02200008A (ja) | 1990-08-08 |
Family
ID=11948943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1017621A Pending JPH02200008A (ja) | 1989-01-30 | 1989-01-30 | 論理ゲート |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02200008A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0475403A3 (ja) * | 1990-09-13 | 1994-04-20 | Canon Kk | |
| EP0471288A3 (en) * | 1990-08-09 | 1994-05-18 | Canon Kk | Electron wave coupling or decoupling devices and quantum interference devices |
-
1989
- 1989-01-30 JP JP1017621A patent/JPH02200008A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0471288A3 (en) * | 1990-08-09 | 1994-05-18 | Canon Kk | Electron wave coupling or decoupling devices and quantum interference devices |
| US5521735A (en) * | 1990-08-09 | 1996-05-28 | Canon Kabushiki Kaisha | Electron wave combining/branching devices and quantum interference devices |
| EP0475403A3 (ja) * | 1990-09-13 | 1994-04-20 | Canon Kk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hosoya et al. | Quantum flux parametron: A single quantum flux device for Josephson supercomputer | |
| US4371796A (en) | Josephson logic gate device | |
| Wang et al. | Novel designs of full adder in quantum-dot cellular automata technology: L. Wang, G. Xie | |
| Gao et al. | A new nano design for implementation of a digital comparator based on quantum-dot cellular automata | |
| CA2662604A1 (en) | Quantum bit variable coupling method, quantum computing circuit using the method, and variable coupler | |
| TWM253146U (en) | High speed rationed CMOS logic structures for one or more pulsed inputs | |
| Bilal et al. | Modular adder designs using optimal reversible and fault tolerant gates in field-coupled QCA nanocomputing | |
| US8634233B2 (en) | Systems and methods for direct communication between magnetic tunnel junctions | |
| CN113037294B (zh) | 基于超导电子学的多量子比特控制装置和方法 | |
| Singh et al. | Design and simulation of arithmetic logic unit using quantum dot cellular automata | |
| Ansarian Najafabadi et al. | Novel circuit design for reversible multilayer ALU in QCA technology | |
| JPH02200008A (ja) | 論理ゲート | |
| Wang et al. | A power-efficient single layer full adder design in field-coupled QCA nanocomputing | |
| US5164618A (en) | Superconducting gate array cells | |
| JPS60199227A (ja) | 超伝導回路 | |
| Tahmasebi et al. | On the design methodology of Boolean functions with quantum-dot cellular automata for reducing delay and number of wire crossings | |
| CA2229994C (en) | Logic circuits | |
| JPS6142452B2 (ja) | ||
| JP2988537B2 (ja) | 電子波干渉装置 | |
| Chen | Area-Efficient Realization of Three-Input Logic Functions Using Hybrid SET-MOS Transistors | |
| JPH0215898B2 (ja) | ||
| JPH0211928B2 (ja) | ||
| JP3634743B2 (ja) | 単電子トランジスタを用いた演算回路 | |
| Hasuo et al. | A parallel full adder circuit using Josephson junctions | |
| JPH0155782B2 (ja) |