JPH02200064A - 垂直同期回路の入力有無判定回路 - Google Patents

垂直同期回路の入力有無判定回路

Info

Publication number
JPH02200064A
JPH02200064A JP2007589A JP2007589A JPH02200064A JP H02200064 A JPH02200064 A JP H02200064A JP 2007589 A JP2007589 A JP 2007589A JP 2007589 A JP2007589 A JP 2007589A JP H02200064 A JPH02200064 A JP H02200064A
Authority
JP
Japan
Prior art keywords
input
counter
circuit
signal
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007589A
Other languages
English (en)
Inventor
Nobuo Yamazaki
山崎 信雄
Kyoji Baba
馬場 恭治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007589A priority Critical patent/JPH02200064A/ja
Publication of JPH02200064A publication Critical patent/JPH02200064A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は、クロックを計数することにより垂直同期信号
を形成するカウントダウン方式の垂直同期回路において
入力垂直同期信号の有無を判定する回路に関する。
〔発明の概要〕
外部入力垂直同期信号に同期化されて動作する垂直カウ
ンタの自己リセットパルスが所定個数連続して発生する
ことを検出して、無入力と判定することにより、安定な
判定動作が得られるようにした入力有無判別回路である
〔従来の技術〕
クロックパルスを計数し、外部入力垂直同期信号(■信
号)によりリセット(外部同期化)される垂直カウンタ
を備えたカウントダウン、方式の垂直同期回路が知られ
ている(例えば特開昭56−84079号公報)。
上記垂直カウンタのリセット動作をノイズに妨害されず
に安定に行うために、この種の垂直同期回路は、外部入
力V信号の所定区間をマスクし、ノイズ阻止を行うゲー
ト回路又は入力禁止回路をリセット入力部に備える。
ところで外部入力■信号としては、60h(NTSC)
及び5011z (PAL、SEC八Mへが考えられ、
またV 1’ Hの再生信号の場合、変速再生(スロー
、スチル、高速サーチ)時に挿入する擬似V信号の周期
を、テープ速度及び方向に対応させて放送信号の基準値
よりも若干量変化さゼることが多い。
従って上述のような垂直同期回路においては、入力V信
号の周期に合わせてノイズマスク(入力禁止帯)の幅を
可変にすることが考えられる。また入力ビデオ信号が無
い待機状態のときには、ノイズマスクの幅を放送信号中
のV周期の基準値に合わせるような自動設定が行われの
が望ましい。
従来、入力ビデオ信号の有無判別には、垂直同期信号を
入力とするリトリガラブルモノマルチ等を用いていた。
即ら、入力■信号が有るときには、マルチパイプレーク
の出力イε号が準安定状態(セット)になっていて、入
力Vが無くなると所定時間後にマルチバイブレーク出力
が安定状B(リセット)に復帰するように成されている
。この安定状態出力が無入力判別信号として使用される
〔発明が解決しようとする課題〕 上述のようなリトリガラブルモノマルチを用いた入力有
無判定回路は、入力信号に混入するパルス性ノイズに反
応して誤動作し易く、またCR時定数を必要とするので
高集積回路(LSI)に組込むのが困難である。
本発明はこの問題にかんがみ、正確な判定動作が可能で
LSI化も容易な入力有無判定回路を提供することを目
的とする。
〔課題を解決するための手段〕
本発明の垂直同期回路の入力有無判別回路は、クロック
パルスを垂直同期周期の間計数し、外部入力垂直同期信
号でリセットされる垂直カウンタ5と、上記外部入力垂
直同期信号が入力されないときに生ずる上記垂直カウン
タの自己リセットパルスS0を計数するリセットパルス
カウンタ8とを具備する。
上記リセットパルスカウンタ8が上記リセットパルスS
、を所定数連続して計数したときに、無入力状態と判定
する。
〔作用〕
垂直カウンタ5は外部リセ・?ト入力が無いとき、例え
ば262.5H+ 2.5Hの間隔で自己リセットパル
スS8を発生し、このパルスごとに自分自身をリセット
する。リセットパルスカウンタ8は垂直カウンタ5の自
己リセット状態が所定数連続したときにカウントアツプ
出力を発生する。従ってランダムな入力同期欠損は判定
条件から排除される。
〔実施例〕
第1図は本発明の一実施例を示す垂直同期回路のブロッ
ク図で、第2図は第1図のマスク幅設定回路の要部ブロ
ック図、第3図は動作波形図である。
第1図において、内力端子1からの入力垂直同期(ε号
Vz  (第3図A)は微分回路2で第3図Bのように
微分され、微分出力■、がマスクゲート回路3及びオア
ゲート4を介して垂直カウンタ5のリセット入力に供給
される。
垂直カウンタ5は、略垂直走査周期(V)の期間クロッ
ク入力端子Cに供給されるクロックパルスCLK (例
えばバースト同期APCのクロック出力を分周したパル
ス)を計数し、外部からの垂直同期信号V、でリセット
されることにより、外部と同期結合される。カウント出
力に基づき自己リセット信号S、が常に262.5H(
I V) +2.5l−1(Hi水平走査周期、■:垂
直走査周期)のタイミングで形成され、外部からの垂直
同期信号が欠損したときには、カウンタ5は自己リセッ
トにより安定に動作する。
オアゲート4から得られる外部信号V、又は内部信号S
、は、安定な垂直同期信号として例えば受像機内の垂直
偏向回路に供給される。
垂直カウンタ5は、カウント増加に伴なって所定カウン
ト値に対応するタイミングパルスS1%Sz−一・−・
−・Soを順次発生する。これらのタイミングパルスは
マスク幅設定回路6に自己リセットパルスS、と共に供
給される。マスク幅設定回路6は、現在の入力信号■1
の周期を判定し、その周期に最も近い第3図り、E ・
−・・−・Gに示すようなマスク幅の1つをマスクイ3
号として形成する。
このマスク信号に基づいてマスクゲート回路3が垂直同
期区間の大部分の間で閉じ、入力■1に混入するノイズ
がカウンタ5のリセット入力に到達するのを阻止してい
る。
第2図に示すように、マスク幅設定回路6は、垂直カウ
ンタ5からのタイミングパルスSt −Ss・・・−・
・−を計数するn1進(例えば4進)のカウンタ群11
と、そのカウントアツプ出力を保持するフリップフロッ
プ群12を備える。
垂直カウンタ5からのタイミングパルスは、周期判別に
使用される。即ち、入力イε号V、が、第3図■、′の
ようにS2〜S4の検出範囲WIの中に入れば、パルス
8つが生じ、パルスS、は入力v、′によるカウンタ5
のリセットにより発生しない。このためパルスS2を8
1数するカウンタ11aのみがカウントアツプすること
により、入力■、′がS2〜S、の検出範囲Wlにある
ことが判定され、フリップフロップ12aがその結果を
保持する。
フリップフロップ12aのセット出力により、アンドゲ
ート群によって構成された選択回路1301つ(13a
)が開き、入力■、′に最も近いタイミングパルスS、
が選択される。このパルスS1はオアゲート14からマ
スクエツジパルスMEとして第1図のマスクゲート3に
導出される。
このマスクエツジパルスMEは第3図りのヨウニマスク
1の幅(後縁)を定める。即ち、マスクゲート回路3に
は第2図のようにv3を微小遅延したパルスV !OL
でセント、MEでリセットとなる11 Sフリンブフロ
ンブ15力く設けられていて、■1直後からMEまでの
間のマスク信号MSKを形成する。マスクゲート回路3
はこのマスク信号に基づいて入力■、中のノイズを阻止
する。
第2図においては、m個の同一周期の入力■。
があったときに、カウンタ群11の対応の1つがカウン
トアツプし、他のカウンタはリセットされる。またカウ
ントアツプ出力により、対応のフリップフロップ群12
の1つがセントされ、他のフリップフロップはリセット
される。これより周期検出範囲W、 、W、  ・−・
−による入力周期の分類(弁別)と、マスク幅の選択と
が行われる。
第1図のカウンタ7.8及びフリップフロップ9は、入
力V、の無信号状態の判別に使用される。
第4回及び第5図にその動作波形を示す。
カウンタ7は入力■、が欠taしたときに垂直カウンタ
5が発生する自己リセットパルスS0をカウントするn
進カウンタ(リセットパルスカウンタ)で、例えばn=
4である。またカウンタ8は垂直カウンタ5がリセット
された後に最初に発生するカウント値のタイミングパル
スSlを計数するp進カウンタで、例えばp=4である
第4°図A、B、CXDに示すように、入力V正(■、
)があるときには、タイミングパルスS1が生じ、自己
リセットパルスS0は生じない。従って第4図Fのよう
にカウンタ8がカウントアツプし、第4図Eのようにカ
ウンタ7はカウントアツプしない。なお、カウンタ7は
入力v8により常にリセットされている。
カウンタ8の計数値が4を超えると、出力S。
が出て、フリップフロップ9を第4図Gのようにリセッ
トする。従って入力■、があるときには、フリップフロ
ップ9の判別出力Stは低レベルになっている。なおこ
のフリップフロップ9は入力V、によって直接リセット
されてもよい。
入力Vム (V、)が第5図A、Bのようにフjj% 
(なった場合には、垂直カウンタ5が既述のように26
2.5H+ 2.5Hの位置で自己リセットパルスS、
(第5図D)を発生する。カウンタ7がこのパルスS0
を第5図Eのように4個以上数えると、その出力Sfi
によりフリップフロップ9がセットされる。これにより
判別出力S、が第5図Gのように高レベルになり、無信
号の判別結果が生じる。
なおりウンタ8は自己リセットパルスS0で常にリセッ
トされているので、第5図Fのように計数値が1以上に
ならない。
上述のようにして形成された無入力判別出力信号S、は
、第1図のマスク幅設定回路6に供給され、この回路6
が例えば標準放送信号のV周期に適合したマスク幅を形
成するように設定される。
即ち、第2図に示すように無入力判別信号S、がオアゲ
ー(・16に与えられ、タイミングパルスSlを選択す
るアンドゲート13jが開かれる。これによりフリツブ
フロップ15において形成されるマスク幅が、第3図F
のマスク1のように例えば60 IlzのNTSC用垂
直同期信号の周期に適した幅となる。
従って第1図の垂直同期回路は、入力V、が無いときに
は、標準周期の■信号を受は入れるように前もって準備
されている。このため■信号の供給が始まった直後に、
マスク幅設定回路11のカウンタ群11が下位から段階
的に順次動作して周期を弁別するような冗長な動作は行
われずに、即座に入力信号にロックする。
従って、標i1i周期の信号の外に、V周期が少しずつ
異なるVTRのスロー、スチル、高速サーチ等の再生信
号を受けるために、周期検出範囲W1、W、−一−・・
−・・−・・・及び対応のマスク幅を多数設けてあって
も、予め決めである使用頻度の高い標準周期入力に対し
ては高速応答する垂直同期回路が得られる。
入力V信号の有無を検出するカウンタ7.8は有無弁別
に対しヒステリシスを与える。即ち、夫々連続してn 
(4) 、p (4)個をカウントするまではカウント
アツプ出力を発生することがなく、ランダムノイズ又は
ランダムな同期入出に対してはカウント値を累積しない
。従って、特に弱電界受信時にノイズに妨害されない安
定な入力有無判別動作が得られる。
さらに無入力判別により、入力ビデオ信号から同期信号
を分離する同期分離回路のスライスレベルを制御するよ
うにしてもよい、第6図は同期分i!i11回路の一例
であり、入力ビデオ信号S、を所定スライスレベルのコ
ンパレータ20に与え、抵抗21.22.23の分圧回
路で定められたスライスレベルと比較して、同期信号5
YNCを得るように成されている。
無入力判別信号Sfが高レベルになったときには、トラ
ンジスタ24がオンとなって抵抗23を短絡し、スライ
スレベルをシンクチップ側からペデスタルレベル側の方
へ移動させる。このレベルシフトにより、無入力と判定
される程度に同!1)I振幅が小さい弱電界入力状態で
も同期分離ができるようになり、同期系が正しく動作す
るようになる。
〔発明の効果〕
本発明は上述のように、外部入力垂直同期信号に同期結
合(リセット)されてクロックパルスを計数する垂直カ
ウンタの自己リセットパルスS。
を計数し、このリセットパルスを所定数連続して計数し
たときに無入力と判定する構成であるから、弱電界受信
時や再生信号レベルが低下したときに、垂直カウンタの
外部リセット動作が乱れても、無入力信号の判定が誤っ
たり、判定結果がばたつくことが無く、正確に無入力状
態を判定することが可能となる。また時定数回路を使用
しないので、LSI回路内に組込むことが可能である。
【図面の簡単な説明】
第1図は本発明を適用した垂直同期回路の要部ブロック
図、第2図は第1図のマスク幅設定回路なお図面に用い
た符号において、 3 ・・−・−・・・・・・・−・・−・・・−・マス
タケ−1・回路5 ・・−・・・・−・−・−・−・・
−・垂直カウンタ7 ・−・・・・・・・−・・−・−
・・−・・リセットパルスカウンタSt−・・−・・−
・−・・・−・・・−・・・無信号判別出力である。

Claims (1)

  1. 【特許請求の範囲】 クロックパルスを垂直同期周期の間計数し、外部入力垂
    直同期信号でリセットされる垂直カウンタと、 上記外部入力垂直同期信号が入力されないときに生ずる
    上記垂直カウンタの自己リセットパルスを計数するリセ
    ットパルスカウンタとを具備し、上記リセットパルスカ
    ウンタが上記リセットパルスを所定数連続して計数した
    ときに、無入力状態と判定することを特徴とする垂直同
    期回路の入力有無判定回路。
JP2007589A 1989-01-30 1989-01-30 垂直同期回路の入力有無判定回路 Pending JPH02200064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007589A JPH02200064A (ja) 1989-01-30 1989-01-30 垂直同期回路の入力有無判定回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007589A JPH02200064A (ja) 1989-01-30 1989-01-30 垂直同期回路の入力有無判定回路

Publications (1)

Publication Number Publication Date
JPH02200064A true JPH02200064A (ja) 1990-08-08

Family

ID=12016979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007589A Pending JPH02200064A (ja) 1989-01-30 1989-01-30 垂直同期回路の入力有無判定回路

Country Status (1)

Country Link
JP (1) JPH02200064A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001333294A (ja) * 2000-05-22 2001-11-30 Toshiba Corp 水平同期信号分離回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001333294A (ja) * 2000-05-22 2001-11-30 Toshiba Corp 水平同期信号分離回路

Similar Documents

Publication Publication Date Title
US5025496A (en) Odd/even field detector for video signals
US4353091A (en) Circuit for detecting faults in horizontal sync pulse signals
US5319706A (en) Synchronizing circuit
US5963267A (en) Delay correction circuit
JPH02200064A (ja) 垂直同期回路の入力有無判定回路
US5301033A (en) Circuit for preventing false detection of video sync pulses in a video signal which also contains copy guard signals
US5274452A (en) Horizontal synchronizing signal separator
KR19980703637A (ko) 수직 동기화 신호 검출기
JPH0445341Y2 (ja)
JPH02246685A (ja) 同期信号発生装置
JP2743041B2 (ja) 画像表示装置
JP2932967B2 (ja) 映像信号の方式自動判別方法とその装置
JP2853137B2 (ja) 垂直同期回路
JPS6231286A (ja) インタ−レ−スビデオ信号のフイ−ルド判別装置
JP2743428B2 (ja) バーストゲートパルス発生回路
JP3232594B2 (ja) 同期回路
JPH02202778A (ja) 垂直同期回路
JPH0193266A (ja) 複合同期信号分離装置
JP3024725B2 (ja) スキューパルス検出回路
KR900009252Y1 (ko) 텔리텍스트 수평 동기신호의 지터 제거회로
JPH04290383A (ja) 同期信号検出回路
JPH0136381Y2 (ja)
JPS63158977A (ja) フイ−ルド判別回路
JPS6114716B2 (ja)
JPH01155776A (ja) 同期信号抽出回路