JPH0193266A - 複合同期信号分離装置 - Google Patents
複合同期信号分離装置Info
- Publication number
- JPH0193266A JPH0193266A JP25034787A JP25034787A JPH0193266A JP H0193266 A JPH0193266 A JP H0193266A JP 25034787 A JP25034787 A JP 25034787A JP 25034787 A JP25034787 A JP 25034787A JP H0193266 A JPH0193266 A JP H0193266A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- synchronization signal
- gate
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、たとえば、テレビジョン受像機や磁気録画再
生装置等ビデオ信号処理装置などの画像通信機に使用さ
れて走査線の走査タイミングを決定し、受信側の現像動
作を送信側のそれと同期させるための複合同期信号分離
装置に関し、詳しくは、予め定める水平周期で水平同期
信号の繰返しを含み、該水平同期信号に対し互いに重複
しないような位相のずれを有しかつ予め定める垂直周期
で垂直同期信号の繰返しを含む複合同期信号を、水平同
期信号と垂直同期信号とに分離する複合同期信号分離装
置に関する。
生装置等ビデオ信号処理装置などの画像通信機に使用さ
れて走査線の走査タイミングを決定し、受信側の現像動
作を送信側のそれと同期させるための複合同期信号分離
装置に関し、詳しくは、予め定める水平周期で水平同期
信号の繰返しを含み、該水平同期信号に対し互いに重複
しないような位相のずれを有しかつ予め定める垂直周期
で垂直同期信号の繰返しを含む複合同期信号を、水平同
期信号と垂直同期信号とに分離する複合同期信号分離装
置に関する。
[従来の技術〕
従来、たとえば、テレビジョン受像機等では、画像を受
信側で再生するには、受信側の走査が垂直、水平ともに
送信側に完全に同期していなければならず、そのために
、走査線の1本1本の始動を決めるパルス信号(水平同
期信号)および1つ1つのフィールドの始動を決めるパ
ルス信号(垂直同期信号)を、画像信号の帰線消却期間
中に挿入して黒以下のレベルで送信している。そして、
受信側では、アンテナからの受信信号から映像信号を取
除き、水平同期信号と垂直同期信号とが混在する複合同
期信号だけを取出し、次に、その複合同期信号を水平同
期信号と垂直同期信号とに分離し、それら両同期信号に
より、走査を垂直、水平ともに送信側に同期させんとし
ていた。
信側で再生するには、受信側の走査が垂直、水平ともに
送信側に完全に同期していなければならず、そのために
、走査線の1本1本の始動を決めるパルス信号(水平同
期信号)および1つ1つのフィールドの始動を決めるパ
ルス信号(垂直同期信号)を、画像信号の帰線消却期間
中に挿入して黒以下のレベルで送信している。そして、
受信側では、アンテナからの受信信号から映像信号を取
除き、水平同期信号と垂直同期信号とが混在する複合同
期信号だけを取出し、次に、その複合同期信号を水平同
期信号と垂直同期信号とに分離し、それら両同期信号に
より、走査を垂直、水平ともに送信側に同期させんとし
ていた。
そして、近年、たとえば高品位テレビジョン用の同期信
号として、高品位規格同期信号が考えられており、この
高品位規格同期信号は、予め定める水平周期で水平同期
信号の繰返しを含み、該水平同期信号に対し互いに重複
しないような位相のずれを有しかつ予め定める垂直周期
で垂直同期信号の繰返しを含むパルス状のものである。
号として、高品位規格同期信号が考えられており、この
高品位規格同期信号は、予め定める水平周期で水平同期
信号の繰返しを含み、該水平同期信号に対し互いに重複
しないような位相のずれを有しかつ予め定める垂直周期
で垂直同期信号の繰返しを含むパルス状のものである。
この複合同期信号を水平同期信号と垂直同期信号とに分
離する複合同期信号分離装置において、従来から一般的
に知られているものに、たとえば、第4図に示す回路が
ある。
離する複合同期信号分離装置において、従来から一般的
に知られているものに、たとえば、第4図に示す回路が
ある。
複合同期信号入力端子8から入力された複合同期信号(
高品位規格同期信号)は、水平同期信号抽出用のアンド
ゲート9の一方の入力端子と垂直同期信号抽出用のアン
ドゲート11の一方の入力端子とに人力される。また、
水平同期信号抽出用のアンドゲート9の他方の入力端子
には単安定マルチバイブレータ10のq出力が入力され
、垂直同期信号抽出用のアンドゲート11の他方の入力
端子には単安定マルチバイブレータ10のQ出力が入力
されるよう構成されている。さらに、水平同期信号抽出
用のアンドゲート9からの出力が、トリガ入力として単
安定マルチバイブレータ10のトリガ入力端子Tに入力
されるとともに、水平同期信号出力端子12から水平同
期信号として出力される。さらに、垂直同期信号抽出用
のアンドゲート11からの出力が垂直同期信号として垂
直同期信号出力端子13から出力される。なお、図中、
Cは静電容量、Rは抵抗であり、CR時定数を定めて単
安定マルチバイブレーク10の発振周波数を決定するも
のである。
高品位規格同期信号)は、水平同期信号抽出用のアンド
ゲート9の一方の入力端子と垂直同期信号抽出用のアン
ドゲート11の一方の入力端子とに人力される。また、
水平同期信号抽出用のアンドゲート9の他方の入力端子
には単安定マルチバイブレータ10のq出力が入力され
、垂直同期信号抽出用のアンドゲート11の他方の入力
端子には単安定マルチバイブレータ10のQ出力が入力
されるよう構成されている。さらに、水平同期信号抽出
用のアンドゲート9からの出力が、トリガ入力として単
安定マルチバイブレータ10のトリガ入力端子Tに入力
されるとともに、水平同期信号出力端子12から水平同
期信号として出力される。さらに、垂直同期信号抽出用
のアンドゲート11からの出力が垂直同期信号として垂
直同期信号出力端子13から出力される。なお、図中、
Cは静電容量、Rは抵抗であり、CR時定数を定めて単
安定マルチバイブレーク10の発振周波数を決定するも
のである。
次に、第5図に基づいて動作を説明する。
第5図は、第4図の動作を説明するためのタイミングチ
ャートである。
ャートである。
初期状態における単安定マルチバイブレータ10のq出
力はハイレベルとなっており、Qの出力はローレベルと
なっている。そして、複合同期信号入力端子8に複合同
期信号(a)(論理レベル)を入力したとき、水平同期
信号抽出用のアンドゲート9の一方の入力端子にはq出
力すなわちハイレベル信号が人力されているために、水
平同期信号抽出用のアンドゲート9の出力端子からは複
合同期信号(a)のパルスが出力される。そして、その
出力がトリが入力として単安定マルチバイブレーク10
に与えられ、そのトリガ入力のパルスの立下がりと一致
したタイミングで、単安定マルチバイブレータ10の出
力Q側に正極性パルスが現われるように単安定マルチバ
イブレータを設定する。さらに、出力パルス幅tが、垂
直同期信号を十分に覆い、かつ隣接する水平同期信号に
まではかからない適切な値となるように抵抗R5静電容
量Cを選定する。したがって、単安定マルチバイブレー
タのQ出力は第5図(b)のようになり、アンドゲート
9の出力、すなわち、出力端子12には第5図(C)の
ように水平同期信号のみが現われる。
力はハイレベルとなっており、Qの出力はローレベルと
なっている。そして、複合同期信号入力端子8に複合同
期信号(a)(論理レベル)を入力したとき、水平同期
信号抽出用のアンドゲート9の一方の入力端子にはq出
力すなわちハイレベル信号が人力されているために、水
平同期信号抽出用のアンドゲート9の出力端子からは複
合同期信号(a)のパルスが出力される。そして、その
出力がトリが入力として単安定マルチバイブレーク10
に与えられ、そのトリガ入力のパルスの立下がりと一致
したタイミングで、単安定マルチバイブレータ10の出
力Q側に正極性パルスが現われるように単安定マルチバ
イブレータを設定する。さらに、出力パルス幅tが、垂
直同期信号を十分に覆い、かつ隣接する水平同期信号に
まではかからない適切な値となるように抵抗R5静電容
量Cを選定する。したがって、単安定マルチバイブレー
タのQ出力は第5図(b)のようになり、アンドゲート
9の出力、すなわち、出力端子12には第5図(C)の
ように水平同期信号のみが現われる。
一方、単安定マルチバイブレータ10のQ出力は第5図
(d)のようになり、アンドゲート11の出力、すなわ
ち、出力端子13には第5図(e)のような垂直同期信
号のみとなる。つまり、単安定マルチバイブレータ10
から発振される相補出力をそれぞれゲート信号として使
用して水平同期信号抽出用のアンドゲート9と垂直同期
信号抽出用のアンドゲート11とで水平同期信号と垂直
同期信号とを分離するのである。
(d)のようになり、アンドゲート11の出力、すなわ
ち、出力端子13には第5図(e)のような垂直同期信
号のみとなる。つまり、単安定マルチバイブレータ10
から発振される相補出力をそれぞれゲート信号として使
用して水平同期信号抽出用のアンドゲート9と垂直同期
信号抽出用のアンドゲート11とで水平同期信号と垂直
同期信号とを分離するのである。
[発明が解決しようとする問題点]
しかし、従来の複合同期信号分離装置では、単安定マル
チバイブレータを使用しているため、02時定数を決め
るべく外部の抵抗および静電容量が不可欠であり、この
ため、温度変化等の環境の変化に伴なって抵抗および静
電容量の値が変化し、単安定マルチバイブレータの発振
周波数が狂い、第5図に示すパルス幅tが狂うために、
たとえば、水平同期信号が図中破線で示した部分Xにお
いて一部欠落したり、垂直同期信号に余分なパルス(図
中Y)が発生したりする欠点があった。さらに、外部の
抵抗および静電容量のために集積回路化しにくいという
問題もあった。
チバイブレータを使用しているため、02時定数を決め
るべく外部の抵抗および静電容量が不可欠であり、この
ため、温度変化等の環境の変化に伴なって抵抗および静
電容量の値が変化し、単安定マルチバイブレータの発振
周波数が狂い、第5図に示すパルス幅tが狂うために、
たとえば、水平同期信号が図中破線で示した部分Xにお
いて一部欠落したり、垂直同期信号に余分なパルス(図
中Y)が発生したりする欠点があった。さらに、外部の
抵抗および静電容量のために集積回路化しにくいという
問題もあった。
本発明は、かかる実状に鑑み、温度変化等の環境的要因
に悪影響されることなくしかも集積回路化しやすい複合
同期信号分離装置を提供することを目的とする。
に悪影響されることなくしかも集積回路化しやすい複合
同期信号分離装置を提供することを目的とする。
[問題点を解決するための手段]
本発明に係る複合同期信号分離装置は、水平同期信号よ
り短い所定の周期のクロックパルスを発生するクロック
源と、 前記クロックパルスと分離された前記水平同期信号とを
受け、前記水平周期に相当する数のクロックパルスを計
数するとともに分離された前記水平同期信号によりリセ
ットされることにより所定の間隔の第1のレベルと第2
のレベルとが繰返される相補出力を導出するカウンタ手
段と、前記相補出力の一方の出力がゲート信号として入
力されるとともに前記複合同期信号が入力されることに
より分離された前記水平同期信号を導出する第1のゲー
ト手段と、 前記相補出力の他方の出力がゲート信号として入力され
るとともに前記複合同期信号が入力されることにより分
離された前記垂直同期信号を導出する第2のゲート手段
とを含むことを特徴とする。
り短い所定の周期のクロックパルスを発生するクロック
源と、 前記クロックパルスと分離された前記水平同期信号とを
受け、前記水平周期に相当する数のクロックパルスを計
数するとともに分離された前記水平同期信号によりリセ
ットされることにより所定の間隔の第1のレベルと第2
のレベルとが繰返される相補出力を導出するカウンタ手
段と、前記相補出力の一方の出力がゲート信号として入
力されるとともに前記複合同期信号が入力されることに
より分離された前記水平同期信号を導出する第1のゲー
ト手段と、 前記相補出力の他方の出力がゲート信号として入力され
るとともに前記複合同期信号が入力されることにより分
離された前記垂直同期信号を導出する第2のゲート手段
とを含むことを特徴とする。
[作用]
第1のゲート手段からの出力信号すなわち分離された後
の水平同期信号がカウンタ手段にリセット信号として与
えられるために、カウンタ手段から導出される相補出力
は、水平周期に対応して第1のレベルと第2のレベルと
が繰返されるものとなり、その相補出力の一方の出力を
ゲート信号として用いる第1のゲート手段により水平同
期信号が抽出されて出力され、相補出力の他方の出力を
ゲート信号として用いる第2のゲート手段により垂直同
期信号が抽出されて出力される。そして、前記第1.第
2のゲート信号が、クロック源からのクロック信号に応
答した所定のカウント期間を周期とする信号であるため
、温度変化等の環境的要因で悪影響が生じてその周期が
狂うという不都合が生じない。
の水平同期信号がカウンタ手段にリセット信号として与
えられるために、カウンタ手段から導出される相補出力
は、水平周期に対応して第1のレベルと第2のレベルと
が繰返されるものとなり、その相補出力の一方の出力を
ゲート信号として用いる第1のゲート手段により水平同
期信号が抽出されて出力され、相補出力の他方の出力を
ゲート信号として用いる第2のゲート手段により垂直同
期信号が抽出されて出力される。そして、前記第1.第
2のゲート信号が、クロック源からのクロック信号に応
答した所定のカウント期間を周期とする信号であるため
、温度変化等の環境的要因で悪影響が生じてその周期が
狂うという不都合が生じない。
しかも、ゲート信号の発生手段として、クロック源とカ
ウンタ手段とを用いているため、ゲート信号として用い
られる相補出力の周期を定めるための抵抗と静電容量と
を付加する必要がなく、集積回路化しやすい。
ウンタ手段とを用いているため、ゲート信号として用い
られる相補出力の周期を定めるための抵抗と静電容量と
を付加する必要がなく、集積回路化しやすい。
[発明の実施例]
次に、この発明の一実施例を図面に基づいて説明する。
第1図において、1は複合同期信号入力端子、2は水平
同期信号分離用のアンドゲート、3は垂直同期信号分離
用のアンドゲート、4はカウンタ手段の一例であるカウ
ンタ回路、5はカウンタのためのクロック源、6は水平
同期信号出力端子、7は垂直同期信号出力端子である。
同期信号分離用のアンドゲート、3は垂直同期信号分離
用のアンドゲート、4はカウンタ手段の一例であるカウ
ンタ回路、5はカウンタのためのクロック源、6は水平
同期信号出力端子、7は垂直同期信号出力端子である。
複合同期信号入力端子1から入力された複合同期信号は
、水平同期信号分離用のアンドゲート2の一方の入力端
子と垂直同期信号分離用のアンドゲート3の一方の入力
端子とに入力される。そして、水平同期信号分離用のア
ンドゲート2の他方の入力端子にはカウンタ回路4のO
ut出力が与えられ、また、垂直同期信号分離用のアン
ドゲート3の他方の入力端子にはカウンタ回路4のOu
r出力が与えられる。なお、これらOut出力とOut
出力とは、クロック源5からのクロックパルスをカウン
タ回路4が所定数計数することによって出力されるカウ
ントアツプ出力であり、一方がハイレベルなら他方がロ
ーレベルとなる相補出力である。そして、前記水平同期
信号分離用のアンドゲート2からの出力が、カウンタ回
路4のリセット端子に入力されるとともに、水平同期信
号出力端子6から出力される。また、垂直同期信号分離
用のアンドゲート3からの出力が垂直同期信号出力端子
7から出力される。
、水平同期信号分離用のアンドゲート2の一方の入力端
子と垂直同期信号分離用のアンドゲート3の一方の入力
端子とに入力される。そして、水平同期信号分離用のア
ンドゲート2の他方の入力端子にはカウンタ回路4のO
ut出力が与えられ、また、垂直同期信号分離用のアン
ドゲート3の他方の入力端子にはカウンタ回路4のOu
r出力が与えられる。なお、これらOut出力とOut
出力とは、クロック源5からのクロックパルスをカウン
タ回路4が所定数計数することによって出力されるカウ
ントアツプ出力であり、一方がハイレベルなら他方がロ
ーレベルとなる相補出力である。そして、前記水平同期
信号分離用のアンドゲート2からの出力が、カウンタ回
路4のリセット端子に入力されるとともに、水平同期信
号出力端子6から出力される。また、垂直同期信号分離
用のアンドゲート3からの出力が垂直同期信号出力端子
7から出力される。
なお、前記カウンタ回路4はフリップフロップからなる
周知のものであり、クロック源5もクロックパルスジェ
ネレータ等の周知のもので構成されている。また、本実
施例では、カウンタ手段としてカウンタ回路を用いたが
、本発明はこれに限らず、タロツク源からのクロックパ
ルスを計数しその計数値が一定数に達したときにカウン
トアツプ出力を導出するようなプログラムが組込まれた
マイクロコンピュータを用いてもよい。
周知のものであり、クロック源5もクロックパルスジェ
ネレータ等の周知のもので構成されている。また、本実
施例では、カウンタ手段としてカウンタ回路を用いたが
、本発明はこれに限らず、タロツク源からのクロックパ
ルスを計数しその計数値が一定数に達したときにカウン
トアツプ出力を導出するようなプログラムが組込まれた
マイクロコンピュータを用いてもよい。
次に、動作について説明する。第2図は第1図に示した
回路のタイミングチャートである。
回路のタイミングチャートである。
複合同期信号入力端子1に、複合同期信号の一例である
高品位規格同期信号(A)(論理レベル)を入力したと
き、初期状態でカウンタ回路4の出力Outはハイレベ
ル、出力Outはローレベルとなっている。したがって
、最初に入力される複合同期信号の中の水平同期信号は
アンドゲート2を通過し、カウンタ回路4をリセットす
る。その直後よりカウンタ回路4によるカウントが始ま
り、カウント期間Tの間、出力Outがローレベルに、
出力Outがハイレベルになるような動作をする。
高品位規格同期信号(A)(論理レベル)を入力したと
き、初期状態でカウンタ回路4の出力Outはハイレベ
ル、出力Outはローレベルとなっている。したがって
、最初に入力される複合同期信号の中の水平同期信号は
アンドゲート2を通過し、カウンタ回路4をリセットす
る。その直後よりカウンタ回路4によるカウントが始ま
り、カウント期間Tの間、出力Outがローレベルに、
出力Outがハイレベルになるような動作をする。
これらの様子を示したのが、第2図CB)、(D)。
(A)である。
したがって、第2図(C)に示すパルスは、(A)およ
び(B)に示す両パルスが入力されたアンドゲート2か
らの出力信号であり、(A)および(B)が共にハイレ
ベルとなっているときにのみハイレベルの信号が出力さ
れる。ゆえに、(C)に示すパルス信号は複合同期信号
から分離された水平同期信号となる。また、カウンタ回
路4のリセット入力にもこの水平同期信号のみが入力さ
れ、その瞬間、カウンタ回路からのカウントアツプ出力
(ハイレベル)をローレベルに切換える。一方、第2図
中、(E)に示すパルスは、(A)および(D)の両パ
ルス信号が入力されたアンドゲート3からの出力信号で
あり、(A)および(D)の両者がともにハイレベルに
なっているときにのみハイレベルとなる信号である。ゆ
えに、(E)の信号は複合同期信号から分離された垂直
同期信号となる。そして、この垂直同期信号が垂直同期
信号出力端子7から出力される。
び(B)に示す両パルスが入力されたアンドゲート2か
らの出力信号であり、(A)および(B)が共にハイレ
ベルとなっているときにのみハイレベルの信号が出力さ
れる。ゆえに、(C)に示すパルス信号は複合同期信号
から分離された水平同期信号となる。また、カウンタ回
路4のリセット入力にもこの水平同期信号のみが入力さ
れ、その瞬間、カウンタ回路からのカウントアツプ出力
(ハイレベル)をローレベルに切換える。一方、第2図
中、(E)に示すパルスは、(A)および(D)の両パ
ルス信号が入力されたアンドゲート3からの出力信号で
あり、(A)および(D)の両者がともにハイレベルに
なっているときにのみハイレベルとなる信号である。ゆ
えに、(E)の信号は複合同期信号から分離された垂直
同期信号となる。そして、この垂直同期信号が垂直同期
信号出力端子7から出力される。
つまり、水平同期信号分離用のアンドゲート2により、
カウンタ回路4からのOut出力をゲート信号として水
平同期信号を抽出する第1のゲート手段が構成されてお
り、また、垂直同期信号分離用のアンドゲート3により
、カウンタ回路4からのOut出力をゲート信号として
垂直同期信号を抽出する第2のゲート手段が構成されて
いる。
カウンタ回路4からのOut出力をゲート信号として水
平同期信号を抽出する第1のゲート手段が構成されてお
り、また、垂直同期信号分離用のアンドゲート3により
、カウンタ回路4からのOut出力をゲート信号として
垂直同期信号を抽出する第2のゲート手段が構成されて
いる。
なお、第2図中、T、は29.66μSec。
T2は28.43μsec、T、は9.3uSecST
4は0.46μSecである。また、T、>74 T、−2T6<TNT、−T4 である。
4は0.46μSecである。また、T、>74 T、−2T6<TNT、−T4 である。
すなわち、カウント期間Tは、複合同期信号の中の垂直
同期信号を十分に覆いかつ隣接する水平同期信号にまで
はかからない適切な値とする。また、クロック源は自走
状態にあるので、奇数フィールド垂直同期信号と隣接す
る水平同期信号の間に、少なくとも3クロツク入る周波
数である必要がある(第3図参照)。つまり、クロック
パルスが、奇数フィールド垂直同期信号と隣接する水平
同期信号の間において、3クロック未満の周波数である
場合は、クロックパルスの位相がずれた場合にカウンタ
回路4によるカウントアツプ出力が奇数フィールド垂直
同期信号または隣接する水平同期信号のパルス幅内で出
力されることになり、水平同期信号と垂直同期信号との
良好な分離ができなくなるのである。ゆえに、クロック
パルスを少なくとも3クロツク入る周波数のものにし、
クロックパルスの位相が多少ずれたとしてもカウン夕回
路4によるカウントアツプ出力が奇数フィールド垂直同
期信号と隣接する水平同期信号との間に発生するように
しである。なお、クロックパルスが、第3図に示すよう
に、奇数フィールド垂直同期信号と隣接する水平同期信
号との間に3クロツク入る周波数の場合は、カウンタ回
路4によるカウントアツプ出力が導出されるカウント数
は最小値が186カウントとなる。
同期信号を十分に覆いかつ隣接する水平同期信号にまで
はかからない適切な値とする。また、クロック源は自走
状態にあるので、奇数フィールド垂直同期信号と隣接す
る水平同期信号の間に、少なくとも3クロツク入る周波
数である必要がある(第3図参照)。つまり、クロック
パルスが、奇数フィールド垂直同期信号と隣接する水平
同期信号の間において、3クロック未満の周波数である
場合は、クロックパルスの位相がずれた場合にカウンタ
回路4によるカウントアツプ出力が奇数フィールド垂直
同期信号または隣接する水平同期信号のパルス幅内で出
力されることになり、水平同期信号と垂直同期信号との
良好な分離ができなくなるのである。ゆえに、クロック
パルスを少なくとも3クロツク入る周波数のものにし、
クロックパルスの位相が多少ずれたとしてもカウン夕回
路4によるカウントアツプ出力が奇数フィールド垂直同
期信号と隣接する水平同期信号との間に発生するように
しである。なお、クロックパルスが、第3図に示すよう
に、奇数フィールド垂直同期信号と隣接する水平同期信
号との間に3クロツク入る周波数の場合は、カウンタ回
路4によるカウントアツプ出力が導出されるカウント数
は最小値が186カウントとなる。
[発明の効果]
本発明は、前記構成を有するため、ゲート信号は、温度
変化等の環境的要因でその周期が狂う不都合がなく、温
度変化等の環境的要因に悪影響されることなく、しかも
集積回路化しやすい複合同期信号分離装置を提供し得る
に至った。
変化等の環境的要因でその周期が狂う不都合がなく、温
度変化等の環境的要因に悪影響されることなく、しかも
集積回路化しやすい複合同期信号分離装置を提供し得る
に至った。
第1図は本発明の複合同期信号分離装置の一例である複
合同期信号分離回路を示すブロック図、第2図は第1図
に示した回路のタイミングチャート、第3図はクロック
源からのクロックパルスの説明図、第4図は従来の複合
同期信号分離回路を示すブロック図、第5図は第4図に
示した回路のタイミングチャートである。 図中、2は第1のゲート手段の一例であるアンドゲート
、3は第2のゲート手段の一例であるアンドゲート、4
はカウンタ手段の一例であるカウンタ回路、5はクロッ
ク源、である。
合同期信号分離回路を示すブロック図、第2図は第1図
に示した回路のタイミングチャート、第3図はクロック
源からのクロックパルスの説明図、第4図は従来の複合
同期信号分離回路を示すブロック図、第5図は第4図に
示した回路のタイミングチャートである。 図中、2は第1のゲート手段の一例であるアンドゲート
、3は第2のゲート手段の一例であるアンドゲート、4
はカウンタ手段の一例であるカウンタ回路、5はクロッ
ク源、である。
Claims (3)
- (1)予め定める水平周期で水平同期信号の繰返しを含
み、該水平同期信号に対し互いに重複しないような位相
のずれを有しかつ予め定める垂直周期で垂直同期信号の
繰返しを含む複合同期信号を、水平同期信号と垂直同期
信号とに分離する複合同期信号分離装置であって、 前記水平同期信号より短い所定の周期のクロックパルス
を発生するクロック源と、 前記クロックパルスと分離された前記水平同期信号とを
受け、前記水平周期に相当する数のクロックパルスを計
数するとともに分離された前記水平同期信号によりリセ
ットされることにより所定の間隔の第1のレベルと第2
のレベルとが繰返される相補出力を導出するカウンタ手
段と、 前記相補出力の一方の出力がゲート信号として入力され
るとともに前記複合同期信号が入力されることにより分
離された前記水平同期信号を導出する第1のゲート手段
と、 前記相補出力の他方の出力がゲート信号として入力され
るとともに前記複合同期信号が入力されることにより分
離された前記垂直同期信号を導出する第2のゲート手段
とを含む、複合同期信号分離装置。 - (2)前記第1のゲート手段および第2のゲート手段は
、アンドゲートを含む、特許請求の範囲第1項記載の複
合同期信号分離装置。 - (3)前記カウンタ手段は、カウンタ回路を含む、特許
請求の範囲第1項または第2項記載の複合同期信号分離
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25034787A JPH0193266A (ja) | 1987-10-02 | 1987-10-02 | 複合同期信号分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25034787A JPH0193266A (ja) | 1987-10-02 | 1987-10-02 | 複合同期信号分離装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193266A true JPH0193266A (ja) | 1989-04-12 |
Family
ID=17206564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25034787A Pending JPH0193266A (ja) | 1987-10-02 | 1987-10-02 | 複合同期信号分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193266A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492574A (ja) * | 1990-08-08 | 1992-03-25 | Sharp Corp | 水平同期信号分離回路 |
| JPH04183074A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | 水平同期検出装置 |
| US6369856B1 (en) * | 1997-06-30 | 2002-04-09 | Hyundai Displaytechnology Inc. | Synchronous signal detection circuit and method |
-
1987
- 1987-10-02 JP JP25034787A patent/JPH0193266A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492574A (ja) * | 1990-08-08 | 1992-03-25 | Sharp Corp | 水平同期信号分離回路 |
| JPH04183074A (ja) * | 1990-11-16 | 1992-06-30 | Matsushita Electric Ind Co Ltd | 水平同期検出装置 |
| US6369856B1 (en) * | 1997-06-30 | 2002-04-09 | Hyundai Displaytechnology Inc. | Synchronous signal detection circuit and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231063A (en) | Frame synchronizer having a write-inhibit circuit | |
| US4821112A (en) | Detection circuit for detecting standard television signals and nonstandard television signals | |
| US4688094A (en) | Reference signal reproduction apparatus | |
| JPH0193266A (ja) | 複合同期信号分離装置 | |
| US4535353A (en) | Vertical reference signal identification system | |
| JP2896901B2 (ja) | 位相固定された副搬送波再生回路 | |
| JPH0136306B2 (ja) | ||
| JPS6216682A (ja) | 同期分離回路 | |
| JP2596163B2 (ja) | フィールド識別装置 | |
| JPH0231553B2 (ja) | ||
| KR19980016570A (ko) | 수평동기 분리기 | |
| GB2224617A (en) | Deriving horizontal and vertical frequency pulses from a video sync signal | |
| KR950005055B1 (ko) | 동기신호 선택회로 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JPS61261973A (ja) | フレーム同期パターン分離回路 | |
| JPH0457275B2 (ja) | ||
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| KR100218271B1 (ko) | 수직 동기 분리 회로와 수직 귀선 소거 기간 및 필드 검출 회로 | |
| JP3219604B2 (ja) | 標準信号判定装置 | |
| JP3745934B2 (ja) | カラーキラー検波器 | |
| JP2604420B2 (ja) | 同期分離回路 | |
| JPS6310974A (ja) | 垂直同期回路 | |
| JPS625551B2 (ja) | ||
| SU966925A1 (ru) | Устройство выделени сигнала тактовой частоты | |
| JPH0630295A (ja) | 映像信号の同期回路 |