JPH0220012B2 - - Google Patents

Info

Publication number
JPH0220012B2
JPH0220012B2 JP56079041A JP7904181A JPH0220012B2 JP H0220012 B2 JPH0220012 B2 JP H0220012B2 JP 56079041 A JP56079041 A JP 56079041A JP 7904181 A JP7904181 A JP 7904181A JP H0220012 B2 JPH0220012 B2 JP H0220012B2
Authority
JP
Japan
Prior art keywords
terminal
impedance
circuit
amplifier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56079041A
Other languages
Japanese (ja)
Other versions
JPS57193114A (en
Inventor
Kyoyasu Hiwada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Priority to JP7904181A priority Critical patent/JPS57193114A/en
Publication of JPS57193114A publication Critical patent/JPS57193114A/en
Publication of JPH0220012B2 publication Critical patent/JPH0220012B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/40Impedance converters
    • H03H11/405Positive impedance converters

Landscapes

  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 本発明は、所定の電圧伝達関数(以下単に伝達
関数と呼称する)を有する帰還回路を備え、該伝
達関数に対応した広汎なインピーダンスを実現す
る疑似インピーダンス回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pseudo-impedance circuit that includes a feedback circuit having a predetermined voltage transfer function (hereinafter simply referred to as a transfer function) and realizes a wide range of impedances corresponding to the transfer function.

従来から知られているジヤイレータ及びNIC
(Negative Impedance Converter)は、これら
回路に付加するインピーダンスに応じてインピー
ダンス変換機能又は負性インピーダンス化の機能
を有している。しかし前記ジヤイレータ、NICを
実現するためには多数のトランジスタ又は演算増
幅器が用いられるため、これら素子の周波数特性
あるいは位相遅れ特性に起因して使用周波数に一
定の限界が生じる。例えばこれをジヤイレータに
ついてみると、理想的なジヤイレータであればそ
のFパラメータは F=0 G-1 G 0 となるべきところ、実際には第1行第1列成分及
び第2行第2列成分に不要な要素が含まれてく
る。更に定数Gも周波数特性を有する。これはジ
ヤイレータを実現する為に用いられる高利得増幅
器などが原因となつているためである。
Conventionally known generators and NICs
(Negative Impedance Converter) has an impedance conversion function or a negative impedance conversion function depending on the impedance added to these circuits. However, since a large number of transistors or operational amplifiers are used to realize the generator and NIC, there is a certain limit to the usable frequency due to the frequency characteristics or phase delay characteristics of these elements. For example, if we look at this with respect to a gyrator, if it is an ideal gyrator, its F parameter should be F = 0 G -1 G 0, but in reality it is the first row, first column component and the second row, second column component. contains unnecessary elements. Furthermore, the constant G also has frequency characteristics. This is due to the high gain amplifier used to implement the gyrator.

よつて本発明の目的は、高利得増幅器を用いる
ことなく簡単な構成によりジヤイレータ及びNIC
の機能を併せもたせ、もつて高周波領域まで使用
可能な疑似インピーダンス回路を提供せんとする
ものである。
Therefore, an object of the present invention is to provide a generator and NIC with a simple configuration without using a high gain amplifier.
The purpose of the present invention is to provide a pseudo-impedance circuit that can be used up to high frequency ranges.

本発明に係る疑似インピーダンス回路は、低利
得(例えば増幅率=1)な増幅回路と、所定の伝
達関数H(S)に応答する第1帰還回路と、前記
第1帰還回路素子に並列的に接続された第2帰還
回路とから成る。そして前記第2帰還回路によつ
て規定される変換係数をRKとすると、前記低利
得増幅回路の入力端からみたインピーダンスZio
は次式で与えられる。以下の説明における周波数
領域での電圧や電流は、増分(交流)電流であつ
て、固定的に存在する直流成分は無視されてい
る。
The pseudo-impedance circuit according to the present invention includes a low gain (for example, amplification factor=1) amplifier circuit, a first feedback circuit responsive to a predetermined transfer function H(S), and a first feedback circuit connected in parallel to the first feedback circuit element. and a connected second feedback circuit. If the conversion coefficient defined by the second feedback circuit is R K , then the impedance Z io seen from the input end of the low gain amplifier circuit is
is given by the following equation. The voltage and current in the frequency domain in the following explanation are incremental (alternating current) currents, and the fixedly existing direct current component is ignored.

Zin=RK/H(S) よつてZinとして、任意の誘導性インピーダンス
及び容量性インピーダンスが得られる。更に前記
RK及びH(S)を適当に選択することにより Zin=±R±jX なる負性インピーダンスが得られる。
Zin=R K /H(S) Therefore, arbitrary inductive impedance and capacitive impedance can be obtained as Zin. Furthermore, the above
By appropriately selecting R K and H(S), a negative impedance of Zin=±R±jX can be obtained.

以下、図面を用いて本発明を詳述する。 Hereinafter, the present invention will be explained in detail using the drawings.

第1A図及び第1B図は、本発明を説明するた
めに前提として必要とされる回路を示した図であ
る。
FIGS. 1A and 1B are diagrams showing circuits required as a prerequisite for explaining the present invention.

第1A図において、増幅率が1である増幅器A
の入力端には電圧Eiが印加されている。また増幅
器Aの出力端に接続された帰還素子T((複素周波
数Sの関数である終端開放電圧伝)達関数H(S)
を有する)はトランジスタQのベース及びコレク
タを介して該増幅器Aの入力端に帰還接続されて
いる。更にトランジスタQのエミツタは抵抗器
Raを介して接地される。
In FIG. 1A, an amplifier A with an amplification factor of 1
A voltage Ei is applied to the input terminal of. Also, a feedback element T ((open-ended voltage transfer which is a function of complex frequency S) transfer function H(S) connected to the output terminal of amplifier A)
) is feedback connected to the input terminal of the amplifier A via the base and collector of the transistor Q. Furthermore, the emitter of transistor Q is a resistor.
Grounded via Ra.

増幅器Aの増幅率は1であるから、トランジス
タQのベースに印加される電圧は、該ベースの入
力インピーダンスが十分旨く、無限大とみなせる
からと Ei・H(S) となる。よつて抵抗器Raの抵抗値を(Ra)とす
れば、該抵抗器Raを流れる電流Iaは Ia=Ei・H(S)/(Ra) となる。よつて増幅器Aを見込んだ入力インピー
ダンスZinは次式で与えられる。
Since the amplification factor of amplifier A is 1, the voltage applied to the base of transistor Q is Ei·H(S) since the input impedance of the base is sufficiently high and can be regarded as infinite. Therefore, if the resistance value of the resistor Ra is (Ra), the current Ia flowing through the resistor Ra is Ia=Ei·H(S)/(Ra). Therefore, the input impedance Zin considering amplifier A is given by the following equation.

Zin=Ei/Ii=(Ra)/H(S) ………(1) 但しトランジスタQのベース電流と増幅器Aの
入力電流を無視して、Ii=Iaとする。
Zin=Ei/Ii=(Ra)/H(S) (1) However, ignoring the base current of transistor Q and the input current of amplifier A, let Ii=Ia.

上記第1式に示される如く、第1A図に示した
回路は従来から知られているジヤイレータを用い
たインピーダンス・コンバータと同様の機能を果
すことが明らかである。
As shown in the first equation above, it is clear that the circuit shown in FIG. 1A performs the same function as a conventionally known impedance converter using a gyrator.

第1B図に示された増幅器A及びトランジスタ
Qは、第1A図に用いたものと同一の構成を有す
る。しかし第1A図に示されている帰還素子Tは
用いられておらず、その代わり、トランジスタQ
のエミツタに直列接続された抵抗器Rb及びRcの
共通接続点と増幅器Aの出力端とが接続されてい
る。またトランジスタQのベースは接地されてい
る。本回路においても増幅器Aの増幅率は1であ
るため、抵抗器Rbに流れる電流Ibは Ib=Ei/(Rb) である。ここで(Rb)は抵抗器Rbの抵抗値を示
す。よつてIi=−Ibであるから、入力インピーダ
ンスZinは次式で与えられる。
Amplifier A and transistor Q shown in FIG. 1B have the same configuration as used in FIG. 1A. However, the feedback element T shown in FIG. 1A is not used, and instead the transistor Q
A common connection point of resistors Rb and Rc connected in series to the emitter of the amplifier A is connected to the output terminal of the amplifier A. Further, the base of transistor Q is grounded. In this circuit as well, since the amplification factor of amplifier A is 1, the current Ib flowing through resistor Rb is Ib=Ei/(Rb). Here, (Rb) represents the resistance value of resistor Rb. Therefore, since Ii=-Ib, the input impedance Zin is given by the following equation.

Zin=Ei/Ii=Ei/−Ei/(Rb)=−(Rb)………(
2) 上記第2式に示される如く第1B図に示した回
路は、NICを用いた場合と同様に、負性抵抗を実
現することが明らかである。
Zin=Ei/Ii=Ei/−Ei/(Rb)=−(Rb)……(
2) As shown in the second equation above, it is clear that the circuit shown in FIG. 1B realizes negative resistance in the same way as when using NIC.

上述した第1A図及び第1B図の機能を併せ持
たせるためには、これら両図を重ね合わせればよ
い。かくして第2図に示す回路が得られる。但し
第2図には抵抗器R3が余分に付加されているが、
これらは何ら前記重ね合せの効果を変更するもの
ではない。
In order to combine the functions of FIG. 1A and FIG. 1B described above, these two figures may be superimposed. The circuit shown in FIG. 2 is thus obtained. However, in Figure 2, an extra resistor R3 is added,
These do not change the effect of the above-mentioned superimposition.

第2図は本発明の一実施例による疑似インピー
ダンス回路を示すブロツク図である。いまトラン
ジスタQのHパラメータをhie(入力インピーダン
ス)、hoe(出力アドミタンス)、hfe(電流増幅率)
とする。またトランジスタQのベースに印加され
る電圧Ei・H(S)に応答してコレクタに流入す
る電流をI1+△I2とする。但し△I2は該ベースの
電位が零であるとき該コレクタに流入する電流を
示す。更に抵抗器Rcを通過して電源に流入する
電流をI3とし、抵抗器R1,R2,R3の共通接続点
Jに生じる電位に起因して抵抗器R1に流れる電
流をI4とする。よつて電流Iiは Ii=I1+△I2+I3−I4 ………(3) 但し gm1=hfe−hoe・Rv/hfe・Rv+Rv′ gm2=(hie+Rv)hoe/hfe・Rv+Rv′ gm3=hie・hoe+hfe/hfe・Rv+Rv′ Rv=R1+R2R3 Rv′=(1+hie・hoe)Rv+hie αv=R2/R2+R3 一般にhfe≫1、hie・hoe<1であるため gm1≒1/Rv gm3≒1/Rv となる。よつて gm2+1/Rc=αv・gm3 となるよう抵抗器R3を調整すれば、第3式から Ii=gm1(Ei・H(S)) となる。そして入力インピーダンスZinはEi/Ii
で与えられるから、前記のgm1の近似式を用いて Zin≒Rv/H(S) ………(4) となる。
FIG. 2 is a block diagram showing a pseudo-impedance circuit according to one embodiment of the present invention. Now, the H parameters of transistor Q are hie (input impedance), hoe (output admittance), and hfe (current amplification factor).
shall be. Further, the current flowing into the collector in response to the voltage Ei·H(S) applied to the base of the transistor Q is assumed to be I 1 +ΔI 2 . However, ΔI 2 represents the current flowing into the collector when the potential of the base is zero. Further, the current flowing into the power supply through the resistor Rc is designated as I3 , and the current flowing through the resistor R1 due to the potential generated at the common connection point J of the resistors R1 , R2, and R3 is designated as I4 . shall be. Therefore, the current Ii is Ii=I 1 +△I 2 +I 3 −I 4 ………(3) However, gm 1 = hfe−hoe・Rv/hfe・Rv+Rv′ gm 2 = (hie+Rv)hoe/hfe・Rv+Rv′ gm 3 =hie・hoe+hfe/hfe・Rv+Rv′ Rv=R 1 +R 2 R 3 Rv′=(1+hie・hoe) Rv+hie αv=R 2 /R 2 +R 3 Generally, hfe≫1 and hie・hoe<1, so gm 1 ≒1/Rv gm 3 ≒1/Rv. Therefore, if the resistor R 3 is adjusted so that gm 2 +1/Rc = αv·gm 3 , Ii = gm 1 (Ei·H(S)) from the third equation. And the input impedance Zin is Ei/Ii
Therefore, using the approximation formula for gm 1 described above, Zin≒Rv/H(S) (4).

上記第4式においてRvは抵抗器R1、R2、R3
よつて定まるため、第1式に示す機能が本実施例
によつて実現され得ることになる。
In the fourth equation above, Rv is determined by the resistors R 1 , R 2 , and R 3 , so the function shown in the first equation can be realized by this embodiment.

またH(S)を小さくすると同時にI4を増大す
ると、電流Iiは負となることが第3式より明らか
である。このことは入力インピーダンスZinが負
性抵抗になることを意味する。
Furthermore, it is clear from the third equation that when I 4 is increased at the same time as H(S) is decreased, the current Ii becomes negative. This means that the input impedance Zin becomes a negative resistance.

なお本実施例において増幅器Aの増幅率は1で
あるとして説明したが、本実施例に限定されるも
のではない。但し高い増幅率の増幅器を用いる場
合には従来技術に係るジヤイレータ、NICと同様
の弊害が生じてしまい、本発明の利点がひとつ失
われてしまう。
Although the present embodiment has been described assuming that the amplification factor of the amplifier A is 1, it is not limited to this embodiment. However, if an amplifier with a high amplification factor is used, problems similar to those of the conventional gyrulator and NIC will occur, and one of the advantages of the present invention will be lost.

第3A図、第3B図、第3C図は、第2図に示
したトランジスタQの代わりに用いられ得る回路
の一例を示した図である。即ち第3A図はFET、
第3B図はトランジスタと演算増幅器の組合せ、
第3C図はFETと演算増幅器の組合せである。
これらの回路を用いることは正確なH(S)を実
現することに貢献するが、逆に複雑な回路構成の
ため周波数特性が劣化するという欠点を有する。
従つて回路の単純化及び周波数特性の向上を図る
場合には、第2図に示したトランジスタQが好ま
しいことになる。
FIGS. 3A, 3B, and 3C are diagrams showing an example of a circuit that can be used in place of the transistor Q shown in FIG. 2. That is, Fig. 3A shows FET,
Figure 3B shows a combination of a transistor and an operational amplifier.
Figure 3C is a combination of FET and operational amplifier.
Although the use of these circuits contributes to realizing accurate H(S), it has the disadvantage that the frequency characteristics deteriorate due to the complicated circuit configuration.
Therefore, when simplifying the circuit and improving frequency characteristics, the transistor Q shown in FIG. 2 is preferable.

第4A図は本発明を利用して、「負性抵抗(−
1Kオーム)とコンデンサ(16PF)の並列接続」
から成るインピーダンスを形成するための回路図
である(交流用)。本図において、トランジスタ
Q1及びQ2にはモトローラ社製2N5943を用いてい
る。本図に示された回路においてH(S)=0とな
るよう、トランジスタQ2のベースがコンデンサ
C4,C5を介して接地されている。また負性抵抗
を実現するため、本回路においてはR3=0(第2
図参照)となつている。各々の抵抗器及びコンデ
ンサの定数は次に示す通りである。
FIG. 4A shows the negative resistance (-
1K ohm) and capacitor (16PF) in parallel connection.”
It is a circuit diagram for forming an impedance consisting of (for alternating current). In this diagram, the transistor
For Q 1 and Q 2 , 2N5943 manufactured by Motorola is used. In the circuit shown in this figure, the base of transistor Q2 is connected to a capacitor so that H(S)=0.
Grounded via C4 and C5 . Also, in order to realize negative resistance, R 3 = 0 (second
(see figure). The constants of each resistor and capacitor are as shown below.

C1=0.01μF C2=1.0μF C3=1.0μF C4=1.0μF C5=0.047μF C6=1.0μF R1=3.16Kオーム R2=1Kオーム R3=10Kオーム R4=5Kオーム R5=274オーム R6=2.61Kオーム R7=1Kオーム R8=1Kオーム 以上示した定数により、−1Kオームと16PFを
並列接続したインピーダンスが得られる。なお、
この16PFはトランジスタQ1及びQ2の浮遊容量に
起因して生じるものである。
C 1 = 0.01μF C 2 = 1.0μF C 3 = 1.0μF C 4 = 1.0μF C 5 = 0.047μF C 6 = 1.0μF R 1 = 3.16K ohm R 2 = 1K ohm R 3 = 10K ohm R 4 = 5K Ohm R 5 = 274 ohm R 6 = 2.61K ohm R 7 = 1K ohm R 8 = 1K ohm With the constants shown above, an impedance obtained by connecting -1K ohm and 16PF in parallel can be obtained. In addition,
This 16PF is caused by the stray capacitance of transistors Q1 and Q2 .

第4B図は、第4A図に示した回路の周波数特
性を表わすゲラフである。本図に示された左縦軸
は第4A図によつて得られたインピーダンスの絶
対値(単位:Kオーム)、右縦軸はインピーダン
スの位相角(単位:度)、横軸は周波数(単位:
MHz)を表わしている。
FIG. 4B is a galley representing the frequency characteristics of the circuit shown in FIG. 4A. In this figure, the left vertical axis is the absolute value of the impedance (unit: K ohms) obtained in Figure 4A, the right vertical axis is the phase angle of the impedance (unit: degrees), and the horizontal axis is the frequency (unit: :
MHz).

以上詳述した如く、本発明に係る疑似インピー
ダンス回路を用いて任意のL、C、Rを構成する
ことができるので、IC化した小型の素子を実現
することが可能となる。例えば電圧制御型抵抗器
などを用いてL、C、Rを連続的に変化させ、も
つてプログラマブル・ダミーを構成する場合など
には特に有用である。しかも、従来技術に係るジ
ヤイレータ等に比べて、その回路構成が簡単であ
り且つ高利得増幅器を必要としないので、周波数
特性は格段に向上したものとなる。
As described in detail above, since arbitrary L, C, and R can be configured using the pseudo-impedance circuit according to the present invention, it is possible to realize a small-sized element integrated into an IC. For example, this is particularly useful when a programmable dummy is constructed by continuously changing L, C, and R using a voltage-controlled resistor. Furthermore, compared to conventional gyrulators and the like, the circuit configuration is simple and a high gain amplifier is not required, so the frequency characteristics are significantly improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1A図及び第1B図は本発明を説明する前提
としての回路図、第2図は本発明の一実施例によ
る疑似インピーダンス回路の一実施例を示すブロ
ツク図、第3A図、第3B図、第3C図は第2図
に示したトランジスタQの代わりに用いられ得る
回路の一例を示した図、第4A図は本発明を利用
して負性抵抗とコンデンサの並列接続から成るイ
ンピーダンスを形成するための回路図、第4B図
は第4A図に示した回路の周波数特性を表わすグ
ラフである。 A:増幅器、T:伝達関数H(S)を有する帰
還素子。
1A and 1B are circuit diagrams as a premise for explaining the present invention, FIG. 2 is a block diagram showing an embodiment of a pseudo impedance circuit according to an embodiment of the present invention, FIGS. 3A and 3B, FIG. 3C is a diagram showing an example of a circuit that can be used in place of the transistor Q shown in FIG. 2, and FIG. 4A is a diagram showing an example of a circuit that can be used in place of the transistor Q shown in FIG. FIG. 4B is a graph showing the frequency characteristics of the circuit shown in FIG. 4A. A: amplifier, T: feedback element with transfer function H(S).

Claims (1)

【特許請求の範囲】 1 次の(イ)〜(ヘ)より構成される疑似インピーダン
ス回路。 (イ) 第1端子。 (ロ) 接地された第2端子。該第2端子と前記第1
端子間に疑似インピーダンスが形成される。 (ハ) 前記第1端子を入力端子とし、出力端子と入
力抵抗とを有する増幅率1の増幅器。 (ニ) エミツタ端子と、ベース端子と、前記第1端
子に接続されたコレクタ端子とを有するトラン
ジスタ。 (ホ) 前記出力端子と前記ベース端子とを接続する
所望電圧伝達関数を有する帰還素子。 (ヘ) 前記出力端子と前記エミツタ端子を接続し、
前記擬似インピーダンスが前記伝達関数の逆数
に比例するようにするための抵抗回路網。
[Claims] A pseudo-impedance circuit composed of the following first-order (a) to (f). (a) First terminal. (b) Grounded second terminal. the second terminal and the first
A pseudo impedance is formed between the terminals. (c) An amplifier with an amplification factor of 1, which has the first terminal as an input terminal, an output terminal, and an input resistor. (d) A transistor having an emitter terminal, a base terminal, and a collector terminal connected to the first terminal. (E) A feedback element having a desired voltage transfer function that connects the output terminal and the base terminal. (f) Connect the output terminal and the emitter terminal,
a resistive network for making the pseudo impedance proportional to the reciprocal of the transfer function;
JP7904181A 1981-05-25 1981-05-25 Artificial impedance circuit Granted JPS57193114A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7904181A JPS57193114A (en) 1981-05-25 1981-05-25 Artificial impedance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7904181A JPS57193114A (en) 1981-05-25 1981-05-25 Artificial impedance circuit

Publications (2)

Publication Number Publication Date
JPS57193114A JPS57193114A (en) 1982-11-27
JPH0220012B2 true JPH0220012B2 (en) 1990-05-07

Family

ID=13678823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7904181A Granted JPS57193114A (en) 1981-05-25 1981-05-25 Artificial impedance circuit

Country Status (1)

Country Link
JP (1) JPS57193114A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846889B2 (en) * 1975-03-31 1983-10-19 株式会社横河電機製作所 Kahenteiko Cairo

Also Published As

Publication number Publication date
JPS57193114A (en) 1982-11-27

Similar Documents

Publication Publication Date Title
JPS6155806B2 (en)
JPH0846483A (en) Circuit arrangement for increasing capacitance
JPH02174414A (en) Semiconductor integrated circuit device
JPH0414526B2 (en)
EP0828344A2 (en) Integrated circuit and method for generating a transimpedance function
JPH0547868B2 (en)
US6580317B1 (en) Low-noise broadband amplifier device having negative feedback via a controlled current source, and use of the amplifier device
JPH0220012B2 (en)
RU2693924C1 (en) Chaotic oscillation generator
JPH0671190B2 (en) Integrated variable capacitive reactance circuit
JPH0158893B2 (en)
JPH0346587Y2 (en)
JPS5941629Y2 (en) active inductance circuit
JPS633353B2 (en)
JPH0793543B2 (en) Voltage repeater circuit
JP3116544B2 (en) Delay circuit
JPH0225286B2 (en)
JP2901248B2 (en) Variable reactance circuit
JPH0212743Y2 (en)
JPH0410982B2 (en)
JP2841563B2 (en) Variable impedance circuit
KR940004744B1 (en) Variable impedance circuit
JPH0148697B2 (en)
JP2596136B2 (en) Current control type phase shift circuit
JPH0315366B2 (en)