JPH02201399A - screen display device - Google Patents

screen display device

Info

Publication number
JPH02201399A
JPH02201399A JP1021720A JP2172089A JPH02201399A JP H02201399 A JPH02201399 A JP H02201399A JP 1021720 A JP1021720 A JP 1021720A JP 2172089 A JP2172089 A JP 2172089A JP H02201399 A JPH02201399 A JP H02201399A
Authority
JP
Japan
Prior art keywords
display
port
control circuit
signal
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1021720A
Other languages
Japanese (ja)
Other versions
JP2502358B2 (en
Inventor
Takeshi Shibazaki
柴崎 武
Takashi Nakatani
孝 中谷
Hiroshi Kobayashi
洋 小林
Shinji Suda
須田 眞二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1021720A priority Critical patent/JP2502358B2/en
Publication of JPH02201399A publication Critical patent/JPH02201399A/en
Application granted granted Critical
Publication of JP2502358B2 publication Critical patent/JP2502358B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Color Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はブラウン管等の表示装置に表示されている放送
画像中に、チャンネル番号等の文字やパターンを表示さ
せる画面表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a screen display device for displaying characters and patterns such as channel numbers in broadcast images displayed on a display device such as a cathode ray tube.

〔従来の技術〕[Conventional technology]

第6図に従来のこの種の画面表示装置の構成の一例を示
す。第6図において、1はπ型LC発振素子回路1aの
発振出力が供給される表示用発振回路、2は上記表示用
発振回路1で発振させた信号で各種タイミングを発生す
るタイミングジェネレータ、3はこのタイミングジェネ
レータ2の出力と本画面表示装置を制御するための図示
しないマイコン等の外付制御回路から各入力端子3a。
FIG. 6 shows an example of the configuration of a conventional screen display device of this type. In FIG. 6, 1 is a display oscillation circuit to which the oscillation output of the π-type LC oscillation element circuit 1a is supplied, 2 is a timing generator that generates various timings using the signal oscillated by the display oscillation circuit 1, and 3 is a Each input terminal 3a is connected to an external control circuit such as a microcomputer (not shown) for controlling the output of the timing generator 2 and the screen display device.

3b、3cに入力される制御データ(表示オン。Control data input to 3b and 3c (display on).

オフ等のコマンドやキャラクタコード)とを入力する入
力制御回路、4はデータ制御回路、5はアドレス制御回
路、7は制御データを記憶する表示用データメモリで、
RAMより成る。8は表示すべき文字やパターン等を第
7図に示す字体構成で記憶する表示キャラクタメモリで
、ROMより成る。6は入力制御回路の出力のうち表示
制御等のコマンドをラッチする表示制御レジスタ、9は
端子9a、9bに供給される映像信号の水平同期信号及
び垂直同期信号を入力して、いずれか一方の同期信号を
選択的に出力する同期信号切換回路、11は上記表示装
置における文字やパターン等の表示位置を検出するため
の表示位置検出回路、13は表示制御回路で、表示キャ
ラクタメモリ8の出力を表示制御レジスタ6の表示命令
に応じて表示制御を行うものである0本画面表示装置は
以上の各回路により構成されており、表示制御回路13
の出力は、ビデオミキサー17に供給され、このビデオ
ミキサー17よりCVTDEO端子17aを介して複合
ビデオ信号が出力される。また、上記表示制御回路 1
3からは、R,G、Bの色信号等が端子13a〜13f
を介して出力される。
4 is a data control circuit, 5 is an address control circuit, 7 is a display data memory for storing control data,
Consists of RAM. A display character memory 8 stores characters and patterns to be displayed in the font structure shown in FIG. 7, and is composed of a ROM. 6 is a display control register that latches commands such as display control among the outputs of the input control circuit; 9 is a display control register that inputs the horizontal synchronization signal and vertical synchronization signal of the video signal supplied to terminals 9a and 9b; 11 is a display position detection circuit for detecting the display position of characters, patterns, etc. on the display device; 13 is a display control circuit that controls the output of display character memory 8; The zero-screen display device that performs display control according to display commands from the display control register 6 is composed of the above-mentioned circuits, and the display control circuit 13
The output is supplied to the video mixer 17, and the video mixer 17 outputs a composite video signal via the CVTDEO terminal 17a. In addition, the above display control circuit 1
3, R, G, B color signals etc. are sent to terminals 13a to 13f.
Output via .

10はHカウンタ、14はシフトレジスタ、15は発振
素子回路15aの発振出力が供給される同期信号発生用
発振回路、16は同期信号発生用タイミングジェネレー
タ、21はブリンキング回路である。
10 is an H counter, 14 is a shift register, 15 is an oscillation circuit for generating a synchronizing signal to which the oscillation output of the oscillation element circuit 15a is supplied, 16 is a timing generator for generating a synchronizing signal, and 21 is a blinking circuit.

次に動作について説明する。入力制御回路3はマイコン
等から端子3a、3b、3cを介して入力される制御デ
ータを処理して、表示制御等のコマンドを表示制御レジ
スタ6にラッチさせ、表示内容であるキャラクタコード
等を表示用データメモリ7に記憶させる。表示時は、表
示用データメモリ7に記憶したキャラクタコードが出力
データとして表示キャラクタメモリ8をアクセスし、こ
のキャラクタメモリ8により出力される表示文字フォン
トをシフトレジスタ14を介して表示制御回路13へ入
力する。ここで、表示用データメモI77は、■ワード
が(a+b)ビット、その表示文字数をCとすると合計
(a+b)  ・Cビットで構成されている。一方、表
示キャラクタメモリ8は1フオントが(j!xm)ビッ
トで構成されており、その種類がnキャラクタ分存在し
ているものとする。また、表示時のタイミングは映像信
号からの同期信号を同期信号切換回路9に入力し、この
同期f言分をHカウンタ10でカウントし、このカウン
ト値にもとづき表示位置検出回路11によって表示装置
における表示文字の位置を決定する。
Next, the operation will be explained. The input control circuit 3 processes control data input from a microcomputer or the like through terminals 3a, 3b, and 3c, causes the display control register 6 to latch commands for display control, etc., and displays the display contents, such as character codes. data memory 7. During display, the character code stored in the display data memory 7 accesses the display character memory 8 as output data, and the display character font output from this character memory 8 is input to the display control circuit 13 via the shift register 14. do. Here, the display data memo I77 is composed of (a+b) bits in total (a+b), assuming that the word (1) is (a+b) bits and the number of characters to be displayed is C. On the other hand, it is assumed that one font of the display character memory 8 is composed of (j!xm) bits, and there are n characters of types. In addition, the timing at the time of display is determined by inputting the synchronization signal from the video signal to the synchronization signal switching circuit 9, counting this synchronization f words by the H counter 10, and based on this count value, the display position detection circuit 11 controls the display device. Determines the position of displayed characters.

表示制御回路13では表示文字出力を外部の映像信号に
同期させ、表示制御レジスタ6の内容に従って表示制御
して出力させ、ビデオミキサー17に供給する。
The display control circuit 13 synchronizes the display character output with an external video signal, controls the display according to the contents of the display control register 6, outputs it, and supplies it to the video mixer 17.

なお、同期信号発生用発振回路15は、発振素子回路1
5aによりNTSC方式又はPAL方式の同期信号の発
生が可能であり、この切換えをN/P端子15bからの
信号で行い、これにより4fsc又は2 fscの発振
を出力し、同期信号発生用タイミングジェネレータ16
で同期信号の発生をするので、無信号時でもTV画面に
表示が可能である。ただし、fscは色副搬送波であり
、NTSC方式では3.58MHz、 P A L方式
では4.43M1(zである。
Note that the synchronizing signal generation oscillation circuit 15 is the oscillation element circuit 1
5a, it is possible to generate a synchronization signal of the NTSC system or PAL system, and this switching is performed by a signal from the N/P terminal 15b, thereby outputting oscillation of 4 fsc or 2 fsc, and the timing generator 16 for generating the synchronization signal.
Since a synchronizing signal is generated at , it is possible to display on the TV screen even when there is no signal. However, fsc is a color subcarrier, which is 3.58 MHz in the NTSC system and 4.43 M1 (z) in the PAL system.

また、ビデオミキサー17により、N T S C方式
及びPAL方式の複合ビデオ信号の発生と外部の複合ビ
デオ信号へのスーパインポーズが可能である。複合ビデ
オ信号はキャラクタレベル(LECHA)、外部複合ビ
デオ入力(CVIN)、ブランキングレベル(LEBK
) 、背景搬送色信号入力(R3IN)、カラーバース
ト入力(CBIN)及びシンクチップレベルの六つの信
号をアナログスイッチで切換えて合成しCVIDEO端
子17aから出力される。
Furthermore, the video mixer 17 is capable of generating composite video signals of the NTSC system and PAL system and superimposing them onto external composite video signals. Composite video signals include character level (LECHA), external composite video input (CVIN), and blanking level (LEBK).
), background carrier color signal input (R3IN), color burst input (CBIN), and sync chip level are switched and synthesized by an analog switch and output from the CVIDEO terminal 17a.

(発明が解決しようとする課題〕 ところで従来の画面表示装置にあっては出力されたRG
B映像信号はRGBの出力が必要でない場合であっても
そのままポート出力端子から出力されているため、この
出力端子から出力されるRGBの映像信号が他の回路の
ノイズの要因となる問題点があった。
(Problem to be solved by the invention) By the way, in the conventional screen display device, the output RG
Since the B video signal is output as is from the port output terminal even when RGB output is not required, there is a problem that the RGB video signal output from this output terminal may cause noise in other circuits. there were.

この発明は上記問題点を解決するためになされたもので
、RGBの出力が必要でない時はRGBの出力値を安定
させてノイズ要因の除去を図るとともに外付制御回路の
ポート出力のみではポート出力が不足する場合の拡張ポ
ート端子として使えるようにし、更に拡張ポートへの切
換えを垂直同期信号に同期させて行うことで表示中の画
面の乱れをなくし、切替の安定を図ることを目的とじて
いる。
This invention was made to solve the above problems, and when the RGB output is not required, the RGB output value is stabilized to eliminate noise factors, and when only the port output of the external control circuit is used, the port output The purpose is to make it possible to use it as an expansion port terminal when there is a shortage of expansion ports, and to synchronize the switching to the expansion port with the vertical synchronization signal to eliminate disturbances in the displayed screen and stabilize switching. .

〔課題を解決するための手段〕[Means to solve the problem]

このためこの発明に係る画面表示装置は、表示制御レジ
スタ内に所定の値を格納するポートレジスタ61を設け
るとともに、ポート出力制御回路19内に上記ポートレ
ジスタ61に格納された値に基づいてRGB映像信号を
出力するポート出力端子19a〜19cを上記ポートレ
ジスタ61に格納された値を出力する拡張ポート端子に
切り換える切換手段131と、拡張ポートへの切換えを
垂直同期信号に同期させて行う同期化手段132とを設
けたものである。
Therefore, the screen display device according to the present invention is provided with a port register 61 that stores a predetermined value in the display control register, and also provides an RGB image in the port output control circuit 19 based on the value stored in the port register 61. switching means 131 for switching port output terminals 19a to 19c that output signals to expansion port terminals that output values stored in the port register 61; and synchronization means for switching to expansion ports in synchronization with a vertical synchronization signal. 132.

〔作用〕[Effect]

ポートレジスタ61に所定の値が保持されると、ポート
出力制御回路19内の切換手段131は上記ポートレジ
スタ61に保持された値に応じてRGBの映像信号を出
力するポート出力端子192〜19cを拡張ポート端子
に切り換え、所定の値を上記拡張ポート端子から出力す
る。
When a predetermined value is held in the port register 61, the switching means 131 in the port output control circuit 19 switches the port output terminals 192 to 19c to output RGB video signals according to the value held in the port register 61. Switch to the expansion port terminal, and output a predetermined value from the expansion port terminal.

この時のRGB出力端子から拡張ポート端子への切換え
は同期化手段132により垂直同期信号に同期させて行
う。
At this time, switching from the RGB output terminal to the expansion port terminal is performed by the synchronization means 132 in synchronization with the vertical synchronization signal.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

なお、従来技術と同一の構成要素については同一番号を
付してその説明を省略する。
Note that the same components as those in the prior art are given the same numbers and their explanations are omitted.

第1図はこの発明の一実施例を示す構成図で、図におい
て、18は各内部ビデオ信号を発生させるビデオ信号発
生回路、19はポート出力端子19a〜19fから各種
信号を出力するポート出力制御回路、61は所定の値を
格納する表示制御レジスタ6内にあるポートレジスタ、
131はポートレジスタ61内の値に応じてRGBの映
像信号を出力するポート出力端子19a〜19Cを拡張
ポート端子に切り換えてポートレジスタ6エに設定され
た値に対応した値を上記拡張ポート端子から出力する上
記ポート出力制御回路19内に設けられた切換手段、1
32は拡張ポート端子への切換えを垂直同期信号に同期
させて行う同期化手段である。また、上記ポート出力端
子19d〜19fは、上記表示制御回路13から入力さ
れたプリンタ信号等を出力する。
FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 18 is a video signal generation circuit that generates each internal video signal, and 19 is a port output control circuit that outputs various signals from port output terminals 19a to 19f. circuit, 61 is a port register in the display control register 6 that stores a predetermined value;
131 switches the port output terminals 19a to 19C that output RGB video signals according to the value in the port register 61 to expansion port terminals, and outputs the value corresponding to the value set in the port register 6e from the expansion port terminal. A switching means provided in the port output control circuit 19 for outputting, 1
Reference numeral 32 denotes synchronization means for switching to the expansion port terminal in synchronization with the vertical synchronization signal. Further, the port output terminals 19d to 19f output printer signals and the like input from the display control circuit 13.

次に動作について説明する。Next, the operation will be explained.

マイコン等の外付制御回路からポートレジスタ61の番
地を示すアドレスと、ポートレジスタ61に格納すべき
値が順次シリアル信号で入力制御回路3に入力すると、
ポートレジスタ61内に所定の値が格納される。
When the address indicating the address of the port register 61 and the value to be stored in the port register 61 are sequentially input to the input control circuit 3 as a serial signal from an external control circuit such as a microcomputer,
A predetermined value is stored in the port register 61.

ポートレジスタ61に所定の値が格納されると、ポート
出力側wE回路19内の切換手段131が作動して、R
GB映像信号を出力するポート出力端子19a〜19c
が拡張ポート端子に切り換わり、ポートレジスタ61に
設定された値に応じた出力を上記拡張ポート端子に出力
する。この時の拡張ポート端子への切換えは、垂直同期
化手段132により垂直同期信号に同期させて行う。
When a predetermined value is stored in the port register 61, the switching means 131 in the port output side wE circuit 19 is activated, and the R
Port output terminals 19a to 19c that output GB video signals
is switched to the expansion port terminal, and outputs an output corresponding to the value set in the port register 61 to the expansion port terminal. Switching to the expansion port terminal at this time is performed by the vertical synchronization means 132 in synchronization with the vertical synchronization signal.

第2図はこの切換手段131の具体例を詳細に示す図で
、図において131aはセレクタ、132aは同期化手
段132としてのフリップフロソプ、61aがポートレ
ジスタ61内のポートの出力値を決定する出カニリア、
61bがセレクタ131aの切替えを制御するフラグエ
リアである。
FIG. 2 is a diagram showing in detail a specific example of this switching means 131, in which 131a is a selector, 132a is a flip-flop as the synchronization means 132, and 61a determines the output value of a port in the port register 61. Dekanilia,
61b is a flag area that controls switching of the selector 131a.

このような構成において例えば、セレクタ131aのセ
レクタ端子Sが“1゛の時RGBの映像43号を選択し
て出力し、0°の時、ポートレジスタ61内の出カニリ
ア61aの格納値を選択して出力するようになっている
。すなわら、RGBの映像信号選択時は入力端子Al、
A2゜A3、出カニリア61aの格納値選択時は入力端
子Bl、B2.B3からの信号を入力してポート出力端
子193〜19Cに出力する。
In such a configuration, for example, when the selector terminal S of the selector 131a is "1", RGB video No. 43 is selected and output, and when it is 0°, the stored value of the output canister 61a in the port register 61 is selected. In other words, when RGB video signals are selected, input terminals Al,
A2°A3, when selecting the stored value of the output canister 61a, the input terminals Bl, B2. A signal from B3 is input and output to port output terminals 193 to 19C.

従ってRGBの映像信号の出力が必要でない時はフラグ
エリア61bの値が“1゛ となるような所定の値をポ
ートレジスタ61内に格納しておけばRGBの出力端子
は拡張ポート端子として出カニリア61aに設定された
値を出力することになる。
Therefore, when the output of RGB video signals is not required, by storing a predetermined value such that the value of the flag area 61b is "1" in the port register 61, the RGB output terminal can be output as an expansion port terminal. The value set in 61a will be output.

この場合フラグエリア61bの値が1゛ となった時点
でセレクタ131aが拡張ポート端子への切換えを行う
のではなく、フリップフロップ132aの作用により、
垂直同期信号のクロック入力CKにより、フリップフロ
ップの出力端子Tが 0゛から“1′に切り替わり、こ
の切り換わりの時点でセレクタ131aが拡張ポート端
子への切替を行うことになる。
In this case, the selector 131a does not switch to the expansion port terminal when the value of the flag area 61b becomes 1, but due to the action of the flip-flop 132a,
In response to the clock input CK of the vertical synchronization signal, the output terminal T of the flip-flop is switched from 0' to "1'," and at the time of this switching, the selector 131a switches to the expansion port terminal.

〔発明の効果〕 以上説明したようにこの発明によれば、表示制御レジス
タ内に所定の値を格納するポー トレジスタを設け、か
つポート出力制御回路内に上記ポートレジスタに格納さ
れた値に基づいてRGBの映像信号を出力するポート出
力端子を上記ポートレジスタに格納された値に対応する
値を出力する拡張ポート端子に切り換える切換手段と、
拡張ポートへの切換えを垂直同期信号に同期させて行う
同期化手段を設けたので、RGBの出力が必要でない時
はRGBの出力値を安定させてノイズ要因の除去を図る
とともに外付制御回路のポート出力のみではポート出力
が不足する場合の拡張ポート端子として使え、更に表示
中の画面の乱れをなくして上記切換えの安定性を図れる
効果がある。
[Effects of the Invention] As explained above, according to the present invention, a port register for storing a predetermined value is provided in a display control register, and a port register is provided in a port output control circuit based on the value stored in the port register. switching means for switching a port output terminal that outputs an RGB video signal to an expansion port terminal that outputs a value corresponding to the value stored in the port register;
A synchronization means is provided to synchronize the switching to the expansion port with the vertical synchronization signal, so when the RGB output is not required, the RGB output value is stabilized, noise factors are removed, and the external control circuit is It can be used as an expansion port terminal when the port output alone is insufficient, and it also has the effect of eliminating disturbances in the screen being displayed and improving the stability of the switching described above.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を示す構成図、第2図は第
1図における切換手段及び同期化手段の具体例の詳細な
構成図、第3図は従来の画面表示装置の構成図、第4図
は従来の表示キャラクタメモリ内の字体構成図である。 1・・・表示用発振回路、2・・・タイミングジェネレ
ータ、3・・・入力制御回路、4・・・データ制御回路
、5・・・アドレス制御回路、6・・・表示制御レジス
タ、7・・・表示用データメモリ、8・・・表示キャラ
クタメモリ、9・・・同期信号切換回路、11・・・表
示位置検出回路、13・・・表示制御回路、17・・・
ビデオミキサー 18・・・ビデオ信号発生回路、19
・・・ポート出力制御回路、19a〜19f・・・ポー
ト出力端子、61・・・ポートレジスタ、131・・・
切換手段、132・・・同期化手段、131a・・・セ
レクタ、132a・・・フリップフロップ、61a・・
・出カニリア、61b・・・フラグエリア。 なお図中、同一符号は同−又は相当する構成要素を示す
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a detailed block diagram of a specific example of the switching means and synchronization means in FIG. 1, and FIG. 3 is a block diagram of a conventional screen display device. , FIG. 4 is a diagram showing the configuration of fonts in a conventional display character memory. DESCRIPTION OF SYMBOLS 1... Display oscillation circuit, 2... Timing generator, 3... Input control circuit, 4... Data control circuit, 5... Address control circuit, 6... Display control register, 7... ... Display data memory, 8... Display character memory, 9... Synchronization signal switching circuit, 11... Display position detection circuit, 13... Display control circuit, 17...
Video mixer 18...Video signal generation circuit, 19
...Port output control circuit, 19a-19f...Port output terminal, 61...Port register, 131...
Switching means, 132...Synchronizing means, 131a...Selector, 132a...Flip-flop, 61a...
- Dekanilia, 61b...Flag area. In the drawings, the same reference numerals indicate the same or corresponding components.

Claims (1)

【特許請求の範囲】  ブラウン管等の表示装置に文字やパターンを表示させ
る画面表示装置において、 各種のタイミングの基準となる信号を発生する発振回路
と、上記発振回路の発振信号に基づいて各種のタイミン
グ信号を発生するタイミングジェネレータと、マイクロ
コンピュータ等の外付制御回路からの制御信号を受け入
れて処理する入力制御回路と、上記表示装置に写し出す
映像信号の同期信号を入力する同期信号切換回路と、こ
の同期信号をカウントして上記表示装置の表示位置を検
出する表示位置検出回路と、上記入力制御回路により処
理され上記表示装置に表示されるべき文字、パターンの
コードやブリンキング情報等の制御データを記憶する表
示用データメモリと、上記表示内容として表示される文
字の字体フォントを記憶する表示キャラクタメモリと、
上記表示位置検出回路からの位置検出信号により表示装
置上の所定の位置に表示内容を表示すべく所定の表示信
号及びR、G、BのRGB映像信号を出力する表示制御
回路と、上記表示信号を映像信号にミキシングするビデ
オミキサーと、上記外付制御回路から上記入力制御回路
に入力されたデータを保持する表示制御レジスタと、上
記RGB映像信号をポート出力端子から出力するポート
制御回路とを備え、かつ上記表示制御レジスタは、所定
の値を格納するポートレジスタを有し、かつポート出力
制御回路は、上記ポートレジスタに格納された値に基づ
いて上記RGB映像信号を出力するポート出力端子を上
記ポートレジスタに格納された値に対応する値を出力す
る拡張ポート端子に切り換える切換手段と、上記拡張ポ
ート端子への切り切換を垂直同期信号に同期させて行う
同期化手段とを有していることを特徴とする画面表示装
置。
[Scope of Claims] A screen display device that displays characters and patterns on a display device such as a cathode ray tube includes an oscillation circuit that generates signals that serve as a reference for various timings, and various timings based on the oscillation signals of the oscillation circuit. A timing generator that generates a signal, an input control circuit that accepts and processes a control signal from an external control circuit such as a microcomputer, a synchronization signal switching circuit that inputs a synchronization signal for a video signal to be displayed on the display device, and A display position detection circuit that counts synchronization signals to detect the display position of the display device, and control data such as characters, pattern codes, blinking information, etc. that are processed by the input control circuit and are to be displayed on the display device. a display data memory for storing; a display character memory for storing fonts of characters displayed as the display contents;
a display control circuit that outputs a predetermined display signal and R, G, and B RGB video signals to display display contents at a predetermined position on the display device based on the position detection signal from the display position detection circuit; a video mixer that mixes the RGB video signal into a video signal, a display control register that holds data input from the external control circuit to the input control circuit, and a port control circuit that outputs the RGB video signal from the port output terminal. , and the display control register has a port register that stores a predetermined value, and the port output control circuit controls the port output terminal that outputs the RGB video signal based on the value stored in the port register. It has a switching means for switching to an expansion port terminal that outputs a value corresponding to the value stored in the port register, and a synchronization means for switching to the expansion port terminal in synchronization with a vertical synchronization signal. A screen display device featuring:
JP1021720A 1989-01-30 1989-01-30 Screen display Expired - Fee Related JP2502358B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1021720A JP2502358B2 (en) 1989-01-30 1989-01-30 Screen display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1021720A JP2502358B2 (en) 1989-01-30 1989-01-30 Screen display

Publications (2)

Publication Number Publication Date
JPH02201399A true JPH02201399A (en) 1990-08-09
JP2502358B2 JP2502358B2 (en) 1996-05-29

Family

ID=12062917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1021720A Expired - Fee Related JP2502358B2 (en) 1989-01-30 1989-01-30 Screen display

Country Status (1)

Country Link
JP (1) JP2502358B2 (en)

Also Published As

Publication number Publication date
JP2502358B2 (en) 1996-05-29

Similar Documents

Publication Publication Date Title
EP0103982B1 (en) Display control device
US5495267A (en) Display control system
KR0167004B1 (en) Single chip microcomputer incorporating picture display device
JPH02201399A (en) screen display device
JP2502357B2 (en) Screen display
JPH02224585A (en) screen display device
JPH02224575A (en) Screen display device
JPH03263090A (en) screen display device
JPH03196094A (en) screen display device
JPH02202181A (en) Screen display device
JPH02224587A (en) Screen display device
JPH02224589A (en) screen display device
JPH02224583A (en) Screen display device
JPH02224586A (en) Screen display device
KR100405275B1 (en) Character display device
KR0163555B1 (en) Method and apparatus for controlling osd of the image processing system
JPH02224584A (en) Screen display device
JPH02224581A (en) Screen display device
JP3291330B2 (en) Character display device and microcomputer provided therewith
JPH02201397A (en) screen display device
JPH02224574A (en) screen display device
JPH02224588A (en) screen display device
JPH02224576A (en) Screen display device
JPH02202182A (en) screen display device
JPS59214085A (en) Signal converter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees