JPH02201650A

JPH02201650A - 演算装置

Info

Publication number: JPH02201650A
Application number: JP2106389A
Authority: JP
Inventors: Yoshiyuki Kato; 義幸加藤; Kunihiko Sakata; 邦彦坂田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-01-31
Filing date: 1989-01-31
Publication date: 1990-08-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はマイクロ命令により起動される演算装置に係り
、特にダブルワードの演算に好適な演算装置に関する。

（従来の技術）マイクロ命令により起動される演算装置では、第３図に
示すように制御記憶（ＷＣ８）ＩＩ内のマイクロ命令Ｆ
１により、まず、メモリ（Ｍ　Ｅ　Ｍ）】２内のデータ
１（上位データ）とレジスタ１３ａ（レジスタ１）の内
容（上位データ）をデータバスに読出して演算器１４で
上位データの演算を行ない、続いて、マイクロ命令Ｆ２
でメモリ１２内のブタ２（下位データ）とレジスタ１３
ｂ（レジスタ２）の内容（下位データ）をデータバスに
読出して演算器１４で下位データの演算を行なうことに
より、ダブルワードの演算を実現している。

ところで、メモリ１２からのデータの読出し時にバウン
ダリ　（ハーフワードで区切られるメモリ境界）などの
条件等により、メモリ待ち（メモリ１２からのデータ読
出し待ち）が発生した場合には、制御記憶１１の特定の
番地からｎｏｐ（ｎｏ　ｏｐｒｅａｔｉｏｎ）を示すマ
イクロ命令Ｎが演算シーケンス内に割込むようになって
いる。この場合、演算器１４は、マイクロ命令Ｆｌ、Ｆ
２の連続動作で起動されるため、メモリ待ちの発生によ
り、演算シーケンス内にマイクロ命令Ｎが割込むと、正
常に起動されぬ問題がある。

そこで、従来、マイクロ命令Ｆｌ　、Ｆ２の連続動作を
保障するため、マイクロ命令Ｆ２で指定されるメモリ１
２内のデータを演算実行前にマイクロ命令Ｒでレジスタ
１５（レジスタＷ）に−時格納しておき、このレジスタ
１５（レジスタＷ）内のブタを使用して演算する構成と
していた。

このような構成によれば、メモリ待ちが発生しても、演
算対象となるデータは既にレジスタＷに格納されている
ため、演算を続行することができる。しかしながら、メ
モリデータを演算実行前に読出しておく必要かあるため
、その分、演算速度が遅くなる欠点がある。

（発明が解決しようとする課題）上記したように、従来、メモリのアクセス途中で発生す
るメモリ待ちを考慮して、メモリプタを予め演算実行前
に読出しておく構成としていたため、演算速度が遅くな
る欠点があった。

本発明は上記のような点に鑑みなされたもので、マイク
ロ命令により起動される演算装置において、メモリ待ち
か発生した場合でも正常に演算を続行でき、かつ、高速
に演算できる演算装置を提供することを［１的とする。

［発明の構成］（課題を解決するための手段）すなイ）ち、本発明に係る演算装置は、マイクロ命令に
より起動される演算装置において、演算対象となるメモ
リデータの読出し時にメモリ待ちが発生した際に、特定
のマイクロ命令により、そのときの演算を一時中断せ１
．め、メモリ待ちが解除された際に上記中断された状態
からの演算を続行させることを特徴と４る。

（作用）上記の構成によれば、演算対象となるメモリデータの読
出し時にメモリ待ちが発生すると、演算シーケンス内に
演算とは別のマイクロ命令である特定のマイクロ命令が
割込む。この場合、この特定のマイクロ命令は演算を一
時中断させる命令であるため、演算シーケンス内に割込
んでも、メモリ待ちか解除された際に再び演算を続行さ
せることができる。したがって、従来のようにメモリ待
ちを考慮してメモリデータを演算実行前に予め読出して
おかなくとも、正常に演算を続行でき、また、その分、
高速となる。

（実施例）以下、図面を参照して本発明の一実施例に係る演算装置
を説明する。

第１図はその回路構成を示すブロック図であり、制御記
憶（ＷＣ５）２１には、演算器２４を起動させるマイク
ロ命令ＦＬ、Ｆ２と、メモリ待ちが発生した際に演算シ
ーケンス内に割込むマイクロ命令Ｎが記憶されている。

このマイクロ命令Ｎは、メモリ待ちが発生した際に演算
器２４の演算を一時中断させる命令であり、制御記憶２
１の特定の番地に設定されている。

メモリ（ＭＥＭ）２２には、演算器２４で使用するデー
タ１　（上位データ）およびデータ２（下位ブタ）が格
納されている。また、レジスタ２３ａ（レジスター）に
はメモリ２２内のデータ１と共に演算器２４で使用され
る上位データが、レジスタ２３ｂ（レジスタ２）にはデ
ータ２と共に演算器２４で使用されるド位データがそれ
ぞれ格納されている。演算器２４は、制御記憶２１内の
マイクロ命令Ｆｌ、Ｆ２で起動されてダブルワードの演
算を行なうものであり、特定のマイクロ命令Ｎによって
演算を一時中断し、次のマイクロ命令に遷移したときに
中断した状態からの演算を続行する。

次に、同実施例の動作を説明する。

演算器２４は、制御記憶２１内のマイクロ命令Ｆ１、Ｆ
２で起動され、メモリ２２内のデータ１．２とレジスタ
２３ａ、２３ｂの内容に対して、ダブルワードの演算を
行なう。ここで、メモリデータの読出し時にメモリ待ち
（メモリ２２からのデータ読出し待ち）が発生すると、
制御記憶２１の特定の番地に設定されたマイクロ命令Ｎ
が演算シーケンス内に割込む。このマイクロ命令Ｎは、
演算器２４の演算を一時中断させる命令である。したが
って、メモリ待ちが発生すると、このマイクロ命令Ｎに
より、演算器２４はそのときの状態を保持したまま停止
する。

具体的に説明すると、第２図のフローチャートに示すよ
うに、ダブルワードの演算において、例えばデータ１が
メモリ待ちであれば（ステップＳ１）、演算器２４の起
動前にマイクロ命令Ｎが割込む（ステップＳ２）。この
場合、演算器２４は、動作停止中であるため、マイクロ
命令Ｎの割込みにより、その動作停止状態を維持するこ
とになる（ステップＳ３）。一方、データ１がメモリ待
ちでないならば、マイクロ命令Ｆｌにより、演算器２４
が起動される。これにより、演算器２４は、データ１、
レジスタ１の上位データを読出して演算を開始する（ス
テップＳ４）。

次に、マイクロ命令Ｆ２により、演算器２４はブタ２、
レジスタ２の下位データを読出して演算を続行するもの
であるが、このデータ２の読出し時にメモリ待ちが発生
した場合には（ステップＳ５）、マイクロ命令Ｎが演算
シーケンス内に割込んで、演算器２４の演算を一時中断
せしめる（ステップＳ６．７）。このマイクロ命令Ｎの
割込みにより、演算器２４はそのときの状態を保持した
だまま停止することになる。そして、メモリ待ちが解除
され、マイクロ命令Ｆ２に遷移ｆ７た時点で、演算器２
４は中断された状態かにＪ゛演算を続行する（ステップ
Ｓ８）。

このように、演算対求となるメモリデータの読出し時に
メモリ待ちか発生すると、演算とは別のマイクロ命令で
あるマイクロ命令Ｎが演算シーケンス内に割込むが、こ
のマイクロ命令は演算を一時中断させる命令であるため
、メモリ待ちが解除されたときに、中断された状態から
の演算を続行させることができる。したがって、従来の
ようにメモリデータを演算実行前に予め読出しておかな
くとも、正常に演算を続行でき、また、事前にメモリデ
ータを読出す必要がない分、高速となる。

また、このような演算の中断制御をマイクロ命令によっ
て実現しているため、特別なハード構成を必要とせず、
また、現存するマイクロ命令を流用できるためハード量
を抑さえることができる。

［発明の効果］以上のように本発明によれば、メモリ待ちが発生すると
、特定のマイクロ命令によって演算が一時中断されるた
め、メモリ待ちが解除されたときに、中断された状態か
ら正常に演算を続行できる。また、メモリデータを演算
実行前に予め読出しておく必要がないため、高速に演算
できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る回路構成を示すブロッ
ク図、第２図は同実施例の動作を説明するためのフロー
チャート、第３図は従来の回路構成を示すブロック図で
ある。２１・・・制御記憶（ＷＣ３）　　２２・・・メモリ（
Ｍ　Ｅ　Ｍ）　、２３ａおよび２３ｂ−・・レジスタ、
２４　・・・演算器。出願人代理人　弁理士　鈴江武彦

Claims

【特許請求の範囲】マイクロ命令により起動される演算装置において、演算対象となるメモリデータの読出し時にメモリ待ちが
発生した際に、特定のマイクロ命令により、そのときの
演算を一時中断せしめ、メモリ待ちが解除された際に上
記中断された状態からの演算を続行させることを特徴と
する演算装置。