JPS60193046A - 命令例外検出方式 - Google Patents
命令例外検出方式Info
- Publication number
- JPS60193046A JPS60193046A JP4881784A JP4881784A JPS60193046A JP S60193046 A JPS60193046 A JP S60193046A JP 4881784 A JP4881784 A JP 4881784A JP 4881784 A JP4881784 A JP 4881784A JP S60193046 A JPS60193046 A JP S60193046A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- microprogram
- gate
- state
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）発明の技術分野
本発明はマイクロプログラム制御計算機に係り、特にマ
クロ命令の命令例外を検出する為の制御方式に関する。
クロ命令の命令例外を検出する為の制御方式に関する。
山）技術の背景
電子計算機の所謂中央処理装置を構成する方式として、
マイクロプログラム制御方式が広く使用されている。マ
イクロプログラム制御方式は、回路の減少、機能変更の
容易性等の利点を有するが、一般に所謂専用回路を持つ
方式に比較して処理速度が遅くなるので、速度向上の為
には適当に専用回路を導入する必要がある。
マイクロプログラム制御方式が広く使用されている。マ
イクロプログラム制御方式は、回路の減少、機能変更の
容易性等の利点を有するが、一般に所謂専用回路を持つ
方式に比較して処理速度が遅くなるので、速度向上の為
には適当に専用回路を導入する必要がある。
（Ｃ）従来技術と問題点
一般に、計算機の命令仕様にはそれぞれ例外状態が規定
されている。例外状態とは、その命令の実行を中止すべ
き何等かの状態であって、例えば非特権モードの状態に
ある計算機において特権命令を実行することは、特権命
令を設けた目的から当然抑止されなければならないから
、このような状態は特権命令に規定されるべき例外状態
の一つとなる。
されている。例外状態とは、その命令の実行を中止すべ
き何等かの状態であって、例えば非特権モードの状態に
ある計算機において特権命令を実行することは、特権命
令を設けた目的から当然抑止されなければならないから
、このような状態は特権命令に規定されるべき例外状態
の一つとなる。
各命令の実行において、その命令に規定されている例外
状態をチェックし、例外状態が存在する場合には、通常
その命令の実行をしないで、所定の状態情報の設定等を
行つた後、例外状態の発生に対する後始末の処理を行う
プログラムを開始できるように所謂割り出しをする。
状態をチェックし、例外状態が存在する場合には、通常
その命令の実行をしないで、所定の状態情報の設定等を
行つた後、例外状態の発生に対する後始末の処理を行う
プログラムを開始できるように所謂割り出しをする。
従来マイクロプログラム制御計算機においては、各命令
（マクロ命令）ごとのマイクロプログラムは第１図に概
略の処理の流れを示すように構成され、命令の本来の機
能の実行に先立って、所定の例外状態の存否をチェック
し、何れの例外状態も無い場合に初めて本来の機能を実
行するようになっていた。そのため、例外状態は本来発
生することが少ないにもかかわらず、その総てをチェッ
クするための固定的な処理時間が命令実行に常に挿入さ
れ、計算機の性能を低下する要因となっていた。
（マクロ命令）ごとのマイクロプログラムは第１図に概
略の処理の流れを示すように構成され、命令の本来の機
能の実行に先立って、所定の例外状態の存否をチェック
し、何れの例外状態も無い場合に初めて本来の機能を実
行するようになっていた。そのため、例外状態は本来発
生することが少ないにもかかわらず、その総てをチェッ
クするための固定的な処理時間が命令実行に常に挿入さ
れ、計算機の性能を低下する要因となっていた。
（ｄ）発明の目的
従って本発明の目的は、上記のような従来のマイクロプ
ログラム計算機の問題点を解決し、簡単な構成で、計算
機の性能を改善することのできる命令例外検出方式を提
供するにある。
ログラム計算機の問題点を解決し、簡単な構成で、計算
機の性能を改善することのできる命令例外検出方式を提
供するにある。
（ｅ）発明の構成
この目的は本発明によれば、マクロ命令の実行をマイク
ロプログラムによって制御するマイクロプログラム制御
計算機の命令例外検出方式において、各マクロ命令の固
有情報を格納する記憶手段、該マクロ命令のオペレーシ
ョンコードをアドレスとして該記憶手段にアクセスする
手段、該アクセス手段により読み出す上記固有情報の保
持手段、上記計算機の状態情報の保持手段、該両保持手
段の対応するビットの論理積信号を発生する手段、該信
号により特定のマイクロプログラムへ分岐を起こす手段
を有することを特徴とする命令例外検出方式によって達
成することができる。
ロプログラムによって制御するマイクロプログラム制御
計算機の命令例外検出方式において、各マクロ命令の固
有情報を格納する記憶手段、該マクロ命令のオペレーシ
ョンコードをアドレスとして該記憶手段にアクセスする
手段、該アクセス手段により読み出す上記固有情報の保
持手段、上記計算機の状態情報の保持手段、該両保持手
段の対応するビットの論理積信号を発生する手段、該信
号により特定のマイクロプログラムへ分岐を起こす手段
を有することを特徴とする命令例外検出方式によって達
成することができる。
（ｆ）発明の実施例
第２図は本発明の実施例を示すブロック図である。ｌは
マイクロプログラムを格納する制御記憶装置、２はその
アドレスレジスタ、３は制御記憶装置１からフェッチさ
れるマイクロ命令を保持するマイクロ命令レジスタであ
り、通常図示されない主記憶装置等からフェッチされる
マクロ命令のオペレーションコード（レジスタ４に保持
されるものとする。）によみで、そのマクロ命令の実行
を制御するマイクロプログラムの入口アドレスが決定さ
れる。但し、本発明の適用においてマイクロ命令及びそ
の制御方式は公知の何れでもよく、特定の方式に限定さ
れるものではない。 “本発明において、レジスタ４の
オペレーションコードは、例外条件記憶装置５をアクセ
スする為にも使用される。この記憶装置５の１語の各ビ
ットは状態フラグ７の各ビットに対応するビット数を持
つ。
マイクロプログラムを格納する制御記憶装置、２はその
アドレスレジスタ、３は制御記憶装置１からフェッチさ
れるマイクロ命令を保持するマイクロ命令レジスタであ
り、通常図示されない主記憶装置等からフェッチされる
マクロ命令のオペレーションコード（レジスタ４に保持
されるものとする。）によみで、そのマクロ命令の実行
を制御するマイクロプログラムの入口アドレスが決定さ
れる。但し、本発明の適用においてマイクロ命令及びそ
の制御方式は公知の何れでもよく、特定の方式に限定さ
れるものではない。 “本発明において、レジスタ４の
オペレーションコードは、例外条件記憶装置５をアクセ
スする為にも使用される。この記憶装置５の１語の各ビ
ットは状態フラグ７の各ビットに対応するビット数を持
つ。
状態フラグ７の各ビットはそれぞれマクロ命令実行に関
連する計算機の各種状態を表示するのに使用され、各ビ
ットはそれが表示する状態に応じて、通常マイクロ命令
でセット／リセットされる。
連する計算機の各種状態を表示するのに使用され、各ビ
ットはそれが表示する状態に応じて、通常マイクロ命令
でセット／リセットされる。
それらのビットが表す状態の例としては、前記の非特権
モードの他に、例えば非マルチプロセシングモード、拡
張命令不使用モード、その他がある。
モードの他に、例えば非マルチプロセシングモード、拡
張命令不使用モード、その他がある。
これらの例で説明すれば、状態フラグの該当ビットは土
偶の各モードにおいて”１″にセットされ、例えば特権
モードは非特権モード・ビットを０”にセットすること
により表示する。
偶の各モードにおいて”１″にセットされ、例えば特権
モードは非特権モード・ビットを０”にセットすること
により表示する。
オペレージリンコードをアドレスとして読み出される記
憶装置５の各語は、該当する命令の例外状態として規定
されている状態の、状態フラグ７のビットに対応するビ
ットを”１”とし、その他のビットは０″とする。
憶装置５の各語は、該当する命令の例外状態として規定
されている状態の、状態フラグ７のビットに対応するビ
ットを”１”とし、その他のビットは０″とする。
例えば特権命令については、状態フラグ７の非特権モー
ド・ビットに対応するビットを”１”とする。又、この
命令が拡張命令モードにおいてのみ使用可能な特権命令
であれば、更に拡張命令不使用モード・ビットに対応す
るビットも”ｌ”とする。一方、この命令がマルチプロ
セシングか否かにかかわらず使用できる（即ち、この条
件は例外状態として規定されていない）特権命令であれ
ば、非マルチプロセシングモード・ビットに対応するビ
ットは０″にしなければならない。
ド・ビットに対応するビットを”１”とする。又、この
命令が拡張命令モードにおいてのみ使用可能な特権命令
であれば、更に拡張命令不使用モード・ビットに対応す
るビットも”ｌ”とする。一方、この命令がマルチプロ
セシングか否かにかかわらず使用できる（即ち、この条
件は例外状態として規定されていない）特権命令であれ
ば、非マルチプロセシングモード・ビットに対応するビ
ットは０″にしなければならない。
又、記憶装置５の非特権命令に対応する各語における、
非特権モード・ビットに対応するビットは総て０″にし
ておく。
非特権モード・ビットに対応するビットは総て０″にし
ておく。
記憶装置５の読み出しデータはレジスタ６に保持される
。レジスタ６と状態フラグ７との各対応するビット対は
、それぞれ論理積ゲート８の１個のゲートの入力となる
。論理積ゲート８の全出力は論理和ゲート９に入力する
。従って、状態フラグ７及び記憶装置５の各語が上記の
ように設定されているとすると、例えば非特権モードに
おいて成る特権命令がフェッチされると、非特権モード
・ビット及びこれに対応するレジスタ６のビットが共に
１”であるので、そのビット対の論理積条件が成立し、
論理和ゲート９の出力である例外信号１０が１″となる
。
。レジスタ６と状態フラグ７との各対応するビット対は
、それぞれ論理積ゲート８の１個のゲートの入力となる
。論理積ゲート８の全出力は論理和ゲート９に入力する
。従って、状態フラグ７及び記憶装置５の各語が上記の
ように設定されているとすると、例えば非特権モードに
おいて成る特権命令がフェッチされると、非特権モード
・ビット及びこれに対応するレジスタ６のビットが共に
１”であるので、そのビット対の論理積条件が成立し、
論理和ゲート９の出力である例外信号１０が１″となる
。
例外信号１０によりレジスタ１１の内容が制御記憶アド
レスレジスタ２にセットされる。レジスタ１１には予め
固定の例外処理マイクロプログラム入口アドレスがセッ
トされている。従って、マイクロプログラムは例外処理
を開始することができる。レジスタ１１の内容は、マク
ロ命令によって定まるアドレスがセットされる方式とす
ることもできる。
レスレジスタ２にセットされる。レジスタ１１には予め
固定の例外処理マイクロプログラム入口アドレスがセッ
トされている。従って、マイクロプログラムは例外処理
を開始することができる。レジスタ１１の内容は、マク
ロ命令によって定まるアドレスがセットされる方式とす
ることもできる。
以上の制御方式により、第１図に示したマイクロプログ
ラム処理の流れ図に対応する処理の流れは第３図に示す
流れ図のようになる。
ラム処理の流れ図に対応する処理の流れは第３図に示す
流れ図のようになる。
（幻発明の効果
以上の説明から明らかなように、本発明によれば各マク
ロ命令の実行に先立って、マイクロプログラムによって
例外状態をチェックする必要が無く、マクロ命令のフェ
ッチに続いて直ちに命令実行のマイクロプロゲラみを開
始できるので、計算機の性能を改善することができ、又
マイクロプログラムの構成が簡単になるので信頼性の向
上、コストの低下に寄与することができる。
ロ命令の実行に先立って、マイクロプログラムによって
例外状態をチェックする必要が無く、マクロ命令のフェ
ッチに続いて直ちに命令実行のマイクロプロゲラみを開
始できるので、計算機の性能を改善することができ、又
マイクロプログラムの構成が簡単になるので信頼性の向
上、コストの低下に寄与することができる。
第１図は従来の命令実行マイクロプログラムの処理の流
れ図、第２図は実施例回路のブロック図、第３図は本発
明を実施した場合の命令実行マイクロプログラムの処理
の流れ図である。 図において、１は制御記憶装置、２は制御記憶アドレス
レジスタ、３はマイクロ命令レジスタ、４はオペレーシ
ョンコードレジスタ、５は例外条件記憶装置、６はレジ
スタ、７は状態フラグ、８は論理積ゲート、９は論理和
ゲート、１ｏは例外信号線、１１はレジスタを示す。 ＊３ＴｆＪ
れ図、第２図は実施例回路のブロック図、第３図は本発
明を実施した場合の命令実行マイクロプログラムの処理
の流れ図である。 図において、１は制御記憶装置、２は制御記憶アドレス
レジスタ、３はマイクロ命令レジスタ、４はオペレーシ
ョンコードレジスタ、５は例外条件記憶装置、６はレジ
スタ、７は状態フラグ、８は論理積ゲート、９は論理和
ゲート、１ｏは例外信号線、１１はレジスタを示す。 ＊３ＴｆＪ
Claims (1)
- マクロ命令の実行をマイクロプログラムによって制御す
るマイクロプログラム制御計算機の命令例外検出方式に
おいて、各マクロ命令の固有情報を格納する記憶手段、
該マクロ命令のオペレーションコードをアドレスとして
該記憶手段にアクセスする手段、該アクセス手段により
読み出す上記固有情報の保持手段、上記計算機の状態情
報の保持手段、該両保持手段の対応するビットの論理積
信号を発生する手段、該信号により特定のマイクロプロ
グラムへ分岐を起こす手段を有することを特徴とする命
令例外検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4881784A JPS60193046A (ja) | 1984-03-14 | 1984-03-14 | 命令例外検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4881784A JPS60193046A (ja) | 1984-03-14 | 1984-03-14 | 命令例外検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60193046A true JPS60193046A (ja) | 1985-10-01 |
| JPH0258648B2 JPH0258648B2 (ja) | 1990-12-10 |
Family
ID=12813763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4881784A Granted JPS60193046A (ja) | 1984-03-14 | 1984-03-14 | 命令例外検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60193046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0344739A (ja) * | 1989-07-12 | 1991-02-26 | Matsushita Electric Ind Co Ltd | 命令例外検出装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0367945A (ja) * | 1989-08-05 | 1991-03-22 | Matsushita Seiko Co Ltd | 空気調和機の試運転装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525192A (en) * | 1978-08-14 | 1980-02-22 | Fujitsu Ltd | Illegal processing system for option instruction |
| JPS5583941A (en) * | 1978-12-21 | 1980-06-24 | Toshiba Corp | Microprogram system |
-
1984
- 1984-03-14 JP JP4881784A patent/JPS60193046A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525192A (en) * | 1978-08-14 | 1980-02-22 | Fujitsu Ltd | Illegal processing system for option instruction |
| JPS5583941A (en) * | 1978-12-21 | 1980-06-24 | Toshiba Corp | Microprogram system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0344739A (ja) * | 1989-07-12 | 1991-02-26 | Matsushita Electric Ind Co Ltd | 命令例外検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258648B2 (ja) | 1990-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5664199A (en) | Microcomputer free from control of central processing unit (CPU) for receiving and writing instructions into memory independent of and during execution of CPU | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JPH0430053B2 (ja) | ||
| JPH0193837A (ja) | デバッグ用マイクロプロセッサ | |
| US4926318A (en) | Micro processor capable of being connected with a coprocessor | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| US6199156B1 (en) | System for explicitly referencing a register for its current content when performing processor context switch | |
| JPS6319058A (ja) | メモリ装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH03271829A (ja) | 情報処理装置 | |
| JP2619425B2 (ja) | シーケンスコントローラ | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPH0222413B2 (ja) | ||
| JP2731618B2 (ja) | エミュレータ | |
| JPS6148741B2 (ja) | ||
| JPH01188943A (ja) | 記号処理向きデータ処理方式 | |
| JPS6227423B2 (ja) | ||
| JPH0795288B2 (ja) | マイクロコンピュータ | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH0154729B2 (ja) | ||
| JPH01175052A (ja) | マイクロアドレスレジスタ機構 | |
| JPH059814B2 (ja) | ||
| JPS6332631A (ja) | デ−タ処理装置のエラ−検出方式 | |
| JPH0548498B2 (ja) |