JPH02201707A - ディスク装置の再生回路 - Google Patents

ディスク装置の再生回路

Info

Publication number
JPH02201707A
JPH02201707A JP1021314A JP2131489A JPH02201707A JP H02201707 A JPH02201707 A JP H02201707A JP 1021314 A JP1021314 A JP 1021314A JP 2131489 A JP2131489 A JP 2131489A JP H02201707 A JPH02201707 A JP H02201707A
Authority
JP
Japan
Prior art keywords
output
attenuator
circuit
signal
buffer amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1021314A
Other languages
English (en)
Other versions
JPH0786963B2 (ja
Inventor
Toshiki Kimura
木村 俊樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2131489A priority Critical patent/JPH0786963B2/ja
Priority to US07/468,541 priority patent/US5120985A/en
Priority to EP90101682A priority patent/EP0381095B1/en
Priority to DE69018107T priority patent/DE69018107T2/de
Priority to AU48914/90A priority patent/AU611604B2/en
Priority to KR9001097A priority patent/KR930001148B1/ko
Publication of JPH02201707A publication Critical patent/JPH02201707A/ja
Publication of JPH0786963B2 publication Critical patent/JPH0786963B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] デレィライン及び減衰器を備えた2つの等化回路を使用
してヘッド出力信号のピークシフト及び振幅変動を個別
に等化補正した後に矩形波リード信号に変換するディス
ク装置の再生回路に関し、2つの等化回路間の遅延特性
の一致と回路構成の簡略化を目的とし、 ピークシフトを補正する等化回路のデレィラインと振幅
変動を補正する等化回路のデレィラインとを共通化し、
デレィラインの数を低減すると共に各等化回路の遅延特
性のバラ付きを防ぐように構成する。
[産業上の利用分野] 本発明は、ヘッドから読出された再生信号にピークシフ
ト及び振幅変動の等化補正を施した後に矩形波信号に変
換するディスク装置の再生回路に関する。
磁気ディスク装置の再生回路にあっては、ヘッドから読
出された再生信号のピーク位置を検出すると共に所定ス
ライスレベルを越える振幅幅を検出し、検出されたピー
ク位置及び振幅幅に基づいて原信号にを忠実に表わす矩
形波信号を作り出すようにしている。
このようなディスク装置の再生回路にあっては、再生信
号のピーク位置が前後に隣接する他のピーク位置との相
関(時間間隔の大小)によりシフトすることから、この
ピークシフトを補正する等化回路が必要となる。また再
生周波数が相違すると再生信号の振幅が変動することか
ら、振幅変動を補正する等化回路が必要となる。
更に、ピークシフトを補正する等化回路と振幅変動を補
正する等化回路の最適値は一致しないことから、各等化
補正のための回路を個別に設ける必要があり、2つの等
化回路を設けた場合には各等化回路の遅延特性を一致さ
せると共に可能な限り回路構成を簡略化することが望ま
れる。
[従来技術] 第5図は本願発明者等が既に提案しているピクシフトと
振幅変動の補正を個別に行なう等化回路を備えた再生回
路の構成図である。
第5図において、10はヘッドであり、ヘッド10から
読出された再生信号は一定ゲインをもつプリアンプ34
で増幅される。プリアンプ34の出力は2分岐された後
に抵抗36.38を介して電源電圧yccにプルアップ
され、ピークシフトを補正する第1の等化回路100と
、振幅変動を補正する第2の等化回路200に入力され
る。
第1の等化回路100の出力はピーク位置検出回路40
に入力され、再生信号を微分した後にゼロクロスコンパ
レータに入力することで再生信号のピーク位置でHレベ
ルに立上って所定時間Hレベルを維持するピーク位置検
出信号(矩形波信@)を発生する。
また第2の等化回路200の出力は振幅検出回路42に
入力され、振幅検出回路42で基準電圧発化回路44か
らの基準電圧±vrをスライスレベルとした振幅幅を示
す振幅検出信@(矩形波信号)を発生する。そして最終
的に分別回路46でピーク位置検出回路40と振幅検出
回路42の出力との論理積(AND)等を取ることによ
り矩形波信号に波形整形された再生信号を作り出す。
第1の等化回路100は遅延時間τ1を有するデレィラ
イン12−1.遅延時間τ2を有するデレィライン14
−L減衰器22,26、及び加減算アンプ30を備え、
第2の等化回路200も同様に、異なる遅延時間τ1.
τ2を有するデレィライン12−2.14−2、減衰器
24,28、及び加減算アンプ32を備える。
このようにヘッド10の出力を2分岐して2つの等化回
路100,200に個別に入力した回路構成とする理由
は、ピークシフトと振幅変動を補正する減衰器の最適値
が異なることに起因しており、各等化回路100,20
0で個別に減衰器の最適値を設定できるようにしている
。
ここでヘッド10からの再生信号は第6図に示すように
、メインの信号波形48の前後に逆極性の振幅成分とな
るネガティブエツジ50をもっている。そこで第5図の
等化回路100,200にあっては、減衰器22.24
により主にメインの信号波形48のピークシフトと振幅
変動を補正するための減衰量を設定し、減衰器26.2
8によりネガティブエツジ50によるピークシフトと振
幅変動を補正するための減衰量を設定している。
[発明が解決しようとする課題] しかしながら、このような再生回路にあっては、等化回
路100,200のそれぞれに遅延時間τ1.τ2をも
った2つのデレィラインを設けており、デレィライン1
2−1と12−2の間、及びデレィライン14−1と1
4−2との間で遅延時間を正確に一致させることは困難
であり、遅延時間のバラ付きにより等化補正が正確にで
きず、またデレィラインの数が多いために回路構成が複
雑化してコストアップになる問題があった。
本発明は、このような問題点に鑑みてなされたもので、
2つの等化回路間の遅延特性を一致させると同時に回路
構成の簡略化を図るようにしたディスク装置の再生回路
を提供することを目的とする。
[課題を解決するための手段] 第1図は本発明の原理説明図である。
第1図において、まず本発明は、ヘッド10から読出さ
れた再生信号にピークシフト及び振幅変動の等化補正を
施した後に矩形波リード信号に変換するディスク装置の
再生回路を対象とする。
このような再生回路について本発明にあっては、ヘッド
10からの再生信号を所定時間τ1遅延する第1のデレ
ィライン12と;第1のデレィライン12の出力を更に
所定時間τ2遅延する第2のデレィライン14と;第2
のデレィライン14の出力を人力した高入力インピーダ
ンスを有する第1のバッファアンプ16と;第1のデレ
ィライン12の出力を入力した高入力インピーダンスを
有する第2のバッファアンプ18と:ヘッド10からの
再生信号を直接入力した高入力インピーダンスを有する
第3のバッファアンプ20と;第2のバッファアンプ1
8の出力盆入力した第1及び第2の減衰器22.24と
;第3のバッファアンプ20の出力を人力した第3及び
第4の減衰器26゜28と;を備える。
そして最終的に、第1の加減算アンプ30により第1の
バッフ1アンプ16の出力から第1の減衰器22の出力
を減算すると共に第3の減衰器26の出力を加算するこ
とでピークシフトに等化補正が施された再生信号を出力
し、また第2の加減算アンプ32により第1のバッファ
アンプ16の出力から第2の減衰器24の出力を減算す
ると共に第4の減衰器28の出力を加算するこで振幅変
動の等化補正が施された再生信号を出力するように構成
する。
[作用コ このような構成を備えた本発明によるディスク装置の再
生回路にあっては、ピークシフト補正用の等化回路と振
幅変動補正用の等化回路に設けていたデレィラインを共
通化することで、4つのデレィラインから2つのデレィ
ラインに低減して回路構成を簡略化することができ、2
つの等化回路に同じデレィラインが使用されることから
遅延特性のバラ付きがなく、正確にヘッド信号に対し等
化補正を行なうことができ、信号再生時の信頼性を大幅
に向上できる。
[実施例] 第2図は本発明の一実施例を示した実施例構成図である
。
第2図において、10はヘッドであり、ヘッド10で読
み取られた磁気ディスクからの再生信号は一定ゲインを
もつプリアンプ34により増幅される。プリアンプ34
に続いてはヘッド10から読出された再生信号にピーク
シフト及び振幅変動の等化補正を施す等化回路が設けら
れる。
この等化回路はプリアンプ34の出力ラインを抵抗36
を介して電源電圧■CCにプルアップし、プリアンプ3
4からの再生信号を遅延時間τ1を有する第1のデレィ
ライン12に入力する。第1のデレィライン12に続い
ては、遅延時間τ2を有する第2のデレィライン14が
設けられ、第2のデレィライン14の出力は高入力イン
ピーダンスを有する第1のバッファアンプ16に入力さ
れる。
第1のデレィライン12の出力は更に分岐されて第2の
バッファアンプ18に人力され、第2のバッファアンプ
18も第1のバッファアンプ16と同様、高入力インピ
ーダンスを有する。
更に、プリアンプ34からの再生信号は直接、高入力イ
ンピーダンスを有する第3のバッファアンプ20に入力
される。
第1のデレィライン12の出力を入力した第2のバッフ
ァアンプ18の出力は2分岐されてそれぞれ第1の減衰
器22及び第2の減衰器24に入力される。第1の減衰
器22はピークシフト補正のために設けられ、減衰器2
2より主に再生信号波形のメインの部分に対するピーク
シフトを施す。
また、第2の減衰器24は振幅変動を補正するために設
けられ、再生信号波形のメインの部分に対する補正を行
なうために段【プられる。
プリアンプ34の出力を直接入力した第3のバッファア
ンプ20の出力も2分岐され、それぞれ第3の減衰器2
6と第4の減衰器28に入力される。第3の減衰器26
はピークシフトを補正するために設けられ、再生信号波
形のネガティブエツジの影響によるピークシフトを補正
する。また、第4の減衰器28は振幅変動を補正するた
めに設けられ、再生信号波形のネガティブエツジによる
振幅変動の影響を補正する。
等化回路の最終段にはピークシフトを補正するための加
減算を行なう第1の加減算アンプ30と、振幅変動を補
正するための加減算を行なう第2の加減算アンプ32が
設けられる。
即ち、第1の加減算アンプ30は第1のバッファアンプ
16の出力から第1の減衰器22の出力を減算すると共
に第3の減衰器26の出力を加算し、これら加減算の結
果としてピークシフトに等化補正が施された再生信号を
出力する。
また、第2の加減算アンプ32は第1のバッファアンプ
16の出力から第2の減衰器24の出力を減算すると共
に第4の減衰器28の出力を加算し、これらの加減算に
より振幅変動に等化補正が施された再生信号を出力する
。
このような本発明の等化回路にあっては、ピークシフト
を補正する等化回路と振幅変動を補正する等化回路につ
き、デレィライン12.14が共通化されており、従来
4つのデレィラインを必要としたものが本発明にあって
は2つのデレィラインで済み、回路構成を簡略化できる
と同時に、デレィラインの共通により2つの等化回路で
の遅延特性を完全に一致させることができる。
また、デレィライン12,14を通過した再生信号はバ
ッファアンプ16にパノノされるが、バッファアンプ1
6の入力インピーダンスは十分に高いため、デレィライ
ン14からの再生信号がバッファアンプ16の入力で反
射され、デレィライン14を戻ってバッファアンプ18
の入力に反則信号が加わり、更にデレィライン12を戻
ってバッファアンプ20の入力に反射信号が加わる。
即ち、バッファアンプ18にはデレィライン12を通過
した再生信号とデレィライン14から戻ってきた反射信
号との合成信号が入力する。
また、バッファアンプ20にはプリアンプ34からの再
生信号とバッファアンプ16の入力で反射されてデレィ
ライン14.12を通過して戻ってきた反射信号との合
成信号が入力されるようになる。
ここで、等化回路に設けたピークシフト補正用の減衰器
22.26の減衰量の決定方法としては、ピーク位置検
出回路40に設けたゼロクロスコンパレータ54の出力
信号の立ち上がりの時間幅が予め定めた所定値となるよ
うに決定する。
また、等化回路に設けた振幅変動補正用の減衰器24.
28の減衰量の決定方法としては、ヘッド10からの読
出し信号の最高周波数f max信号の振幅と最低周波
数f minの再生信号の振幅が加減算アンプ32の出
力において等しくなるように設定する。
次に、第3,4図の信号波形図を参照して第2図の実施
例の動作を説明する。
第3図(A)はプリアンプ34の出力となるヘッド10
からの出力信号波形を示し、このヘッド出力信号にあっ
てはピーク位置P1〜P6をもち、ピーク位置P1の後
ろ、ピーク位置P3.P4の前後、更にピーク位置P5
の前にネガティブエツジ50をもつ連続的な再生信号波
形を示している。
第3図(A>に示すヘッド10からの再生信号は、デレ
ィライン12,14、バッファアンプ16〜20、減衰
器22〜28、加減算アンプ30゜32でなる等化回路
に入力され、ピークシフト及び振幅変動に対する等化補
正が個別に施され、第3図(B)に示す加減算アンプ3
0.32の出力が得られる。即ち加減算アンプ30.3
2の出力波形からは同図(A>に示したヘッド出力波形
のネガティブエツジ50が除去され、かつピーク位置が
(τ1+τ2)だけ遅延した位置となる再生信号波形が
得られる。
尚、第3図にあっては、説明を簡単にするために減衰器
22と26及び24と28の減衰量を同一とした場合を
示しており、従って、ピークシフト補正のための加減算
アンプ30の出力波形と振幅変動を補正する加減算アン
プ32の出力波形を同一波形として示している。勿論、
実際の等化回路にあっては減衰器22.26はピークシ
フト固有の最適値に設定され、また減衰器24.28は
振幅変動固有の最適値に設定され、時間遅延は同じであ
るが波形そのものは必ずしも一致しない。
加減算アンプ30の出力はピーク位置検出回路40に与
えられ、微分回路52により微分され、ピーク位置でゼ
ロクロスとなる微分信号が得られる。微分回路52の微
分出力はゼロクロスコンパレータ54に入力され、ゼロ
クロス位置でHレベルに立ち上がって所定時間の間Hレ
ベルを保つ第3図(C)に示す信号波形となるピーク位
置検出信号を発生する。
一方、加減算アンプ32の出力は振幅検出回路42に与
えられ、コンパレータ56,58に対する基準電圧発生
回路44からの基準電圧子■r。
■rと比較され、この基準電圧をスライスレベルとした
時間幅を表わす矩形波信号としての第3図(D>に示す
振幅検出信号を発生する。
ピーク位置検出回路40及び振幅検出回路42の出力は
分別回路46に与えられ、ANDゲート64により両人
力信号の論理積をとることにより、第3図(E)に示す
分別回路出力、即ちリード信@RDを発生する。
第4図は第3図(A>のヘッド10からの出力信号にお
けるネガティブエツジ50を有するピーク位置P3の信
号波形を孤立波形として示した第2図の等化回路におけ
る動作信号波形図である。
第4図において、同図(A>に示すヘッド10からの出
力信号は、まずデレィライン12で11時間遅延され、
同図(B)に示す信号波形となる。
更に、デレィライン14で12時間遅延され、第4図(
C)に示す信号波形となり、バッファアンプ16を介し
て加減算アンプ30.32に与えられる。
一方、バッファアンプ18に対してはデレィライン12
を通過した第4図(B)の信号と、バッファアンプ16
の入力で反射されてデレィライン14を通過して戻って
きた信号との合成信号が入力し、その結果、バッファア
ンプ18の出力を受けた減衰器22.24からは第4図
(D)に示す出力波形が加減算アンプ30.32に与え
られる。
更に、バッファアンプ20には第4図(A>に示すヘッ
ド10の出力と、バッファアンプ16で反射され、デレ
ィライン14,12を通過して戻ってきた反射信号との
合成信号が与えられ、バッファアンプ20の出力を受け
た減衰器26.28からは第4図(E)に示す出力が加
減算アンプ30.32に与えられる。
その結果、加減算アンプ30.32にあっては、第4図
(C)に示ずデレィライン14の出力から同図(D>に
示す減衰器22の出力を減算すると共に、更に同図([
)に示す減衰器26の出力を加えた同図(D)に示す出
力を各々生ずる。
この第4図に示すピーク位置P3をもつ孤立波形と同様
の処理を第3図(A>に示した連続的な再生信号波形に
対し行なうことで、第3図(B)に示すピークシフト及
び振幅変動のそれぞれについて等化補正が施された再生
信号を個別に得ることができる。
[発明の効果] 以上説明してきたように本発明によれば、ヘッド再生信
号に対しピークシフトのための等化補正と振幅変動のた
めの等化補正を行なう等化回路を個別に設けても2つの
等化回路に使用されるデレィラインを共通化できるため
、デレィラインの共通化により2つの等化回路の遅延特
性を完全に一致させて正確な波形等化を行なうことがで
き、また、デレィラインの数を半減できるため、回路構
成を簡略化してコストダウンを図ることかできる。
【図面の簡単な説明】
第1図は本発明の原理説明図; 第2図は本発明の実施例構成図; 第3,4図は本発明の動作信号波形図:第5図は先行技
術の構成図; 第6図はネガティブエツジをもつヘッド再生波形図であ
る。 図中、 ヘッド 第1のデレィライン(τ1) 第2のデレィライン(τ2) 第1のバッファアンプ 第2のバッファアンプ 第3のバッファアンプ 第1の減衰器(ピークシフト補正用) 第2の減衰器(振幅変動補正用) 第3の減衰器(ピークシフト補正用) 第4の減衰器(振幅変動補正用〉 第1の加減算アンプ (ピークシフト補正用) 32:第2の加減算アンプ (振幅変動補正用) 34:プリアンプ 40:ピーク位置検出回路 42:振幅検出回路 44:基準電圧発生回路 46:分別回路 48:メインの波形 50:ネガティブエツジ 52:微分回路 54:ゼロクロスコンパレータ 56.58:コンパレータ 60.62:基準電圧源 64 :ANDゲート (A)ヘッド10工刀 (E)A&a−zs、zatq

Claims (1)

    【特許請求の範囲】
  1. (1)ヘッド(10)から読出された再生信号にピーク
    シフト及び振幅変動の等化補正を施した後に矩形波信号
    に変換するディスク装置の再生回路に於いて、 前記ヘッド(10)からの再生信号を所定時間(τ1)
    遅延する第1のデレィライン(12)と;該第1のデレ
    ィライン(12)の出力を所定時間(τ2)遅延する第
    2のデレィライン(14)と;該第2のデレィライン(
    14)の出力を入力した高入力インピーダンスを有する
    第1のバッファフンプ(16)と; 前記第1のデレィライン(12)の出力を入力した高入
    力インピーダンスを有する第2のバッファアンプ(18
    )と; 前記ヘッド(10)からの再生信号を直接入力した高入
    力インピーダンスを有する第3のバッファアンプ(20
    )と; 前記第2のバッファアンプ(18)の出力を入力して減
    衰させる第1及び第2の減衰器(22,24)と; 前記第3のバッファアンプ(20)の出力を入力して減
    衰させる第3及び第4の減衰器(26,28)と; 前記第1のバッファアンプ(16)の出力から前記第1
    の減衰器(22)の出力を減算すると共に前記第3の減
    衰器(26)の出力を加算することによりピークシフト
    に等化補正を施した再生信号を出力する第1の加減算ア
    ンプ(30)と; 前記第1のバッファアンプ(16)の出力から前記第2
    の減衰器(24)の出力を減算すると共に前記第4の減
    衰器(28)の出力を加算することにより振幅変動に等
    化補正を施した再生信号を出力する第2の加減算アンプ
    (32)と; を備えたことを特徴とするディスク装置の再生回路。
JP2131489A 1989-01-31 1989-01-31 ディスク装置の再生回路 Expired - Lifetime JPH0786963B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2131489A JPH0786963B2 (ja) 1989-01-31 1989-01-31 ディスク装置の再生回路
US07/468,541 US5120985A (en) 1989-01-31 1990-01-23 Data reproducing circuit for correcting amplitude variation and peak shift
EP90101682A EP0381095B1 (en) 1989-01-31 1990-01-28 Data reproducing circuit for memory system
DE69018107T DE69018107T2 (de) 1989-01-31 1990-01-28 Daten-Wiedergabeschaltung für ein Speichersystem.
AU48914/90A AU611604B2 (en) 1989-01-31 1990-01-30 Data reproducing circuit for memory system
KR9001097A KR930001148B1 (en) 1989-01-31 1990-01-31 Data producing circuit for memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2131489A JPH0786963B2 (ja) 1989-01-31 1989-01-31 ディスク装置の再生回路

Publications (2)

Publication Number Publication Date
JPH02201707A true JPH02201707A (ja) 1990-08-09
JPH0786963B2 JPH0786963B2 (ja) 1995-09-20

Family

ID=12051692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2131489A Expired - Lifetime JPH0786963B2 (ja) 1989-01-31 1989-01-31 ディスク装置の再生回路

Country Status (1)

Country Link
JP (1) JPH0786963B2 (ja)

Also Published As

Publication number Publication date
JPH0786963B2 (ja) 1995-09-20

Similar Documents

Publication Publication Date Title
US4709269A (en) Noise reduction circuit for video signal
US3927420A (en) Frequency dependent compensating circuit for magnetic recording signals
JPH05217290A (ja) ディジタル磁気記録再生装置のピックアップ信号補正装置
US5120985A (en) Data reproducing circuit for correcting amplitude variation and peak shift
US4122502A (en) Playback system for a magnetic tape recorder
JPH055725Y2 (ja)
US4995113A (en) Device for processing an audio-frequency electrical signal
JP2781137B2 (ja) ディジタル非線形プリエンファシス/ディエンファシス装置
JPH0786963B2 (ja) ディスク装置の再生回路
JPH07118049B2 (ja) ディスク装置の再生回路
JPH02201708A (ja) ディスク装置の再生回路
JPH0458676A (ja) 輪郭補正回路
EP0077631A1 (en) Signal phase and amplitude equalising circuit
JPH02201705A (ja) ディスク装置の再生回路
JP2611848B2 (ja) クロマ信号波形改善装置
US6240434B1 (en) Finite impulse response circuit and disk unit
JP3364935B2 (ja) 磁気記録装置
US6256161B1 (en) Echo cancellation for disk drive read circuit
JPS61261917A (ja) 直流再生回路
JP2770886B2 (ja) 磁気記録再生装置
JPH067632Y2 (ja) 輪郭補償回路
KR100223161B1 (ko) 재생신호 보정장치
JPS60245370A (ja) 輪郭補正回路
JPH0125131B2 (ja)
KR940000976B1 (ko) 디지탈신호의 기록장치