JPH02201927A - Formation of rear sealing film for preventing auto-doping - Google Patents

Formation of rear sealing film for preventing auto-doping

Info

Publication number
JPH02201927A
JPH02201927A JP2217189A JP2217189A JPH02201927A JP H02201927 A JPH02201927 A JP H02201927A JP 2217189 A JP2217189 A JP 2217189A JP 2217189 A JP2217189 A JP 2217189A JP H02201927 A JPH02201927 A JP H02201927A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
resist
oxide film
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2217189A
Other languages
Japanese (ja)
Other versions
JPH0680635B2 (en
Inventor
Takatoshi Nagoya
孝俊 名古屋
Yoshiyuki Mori
森 義之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2217189A priority Critical patent/JPH0680635B2/en
Publication of JPH02201927A publication Critical patent/JPH02201927A/en
Publication of JPH0680635B2 publication Critical patent/JPH0680635B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE:To automatize the production line and improve throughput by forming a resist on the front side of a semiconductor substrate, and then forming a protective film consisting of a water soluble resin, and further applying a resist on the rear side. CONSTITUTION:After a protective film 18 consisting of a water soluble resin is applied all over the surface of a semiconductor substrate 11 by a spinner, a resist 17 is applied on thermal oxide film 12 on the rear side of the semiconductor substrate 11 also by a spinner. Namely, the semiconductor substrate 11 is chucked through the protective film 18 to apply the resist 17 on the rear side of the semiconductor substrate 11, so that the front side resist 13 is not subjected to damage during the chucking. Therefore, application of the resist 17 by manual operation becomes unnecessary. Thus the production line for semiconductor devices can be automatized and the throughput can be improved.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体集積回路素子の製造方法に関するもの
で、さらに詳しくは、気相単結晶成長時に半導体基板か
らのオートドーピングを防止するための裏面シール膜の
形成方法に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor integrated circuit device, and more specifically, to a method for manufacturing a semiconductor integrated circuit device, and more specifically, a method for manufacturing a semiconductor integrated circuit device, and more specifically, a method for manufacturing a semiconductor integrated circuit device. The present invention relates to a method for forming a back seal film.

[従来の技術] 半導体製造技術において、各種の回路素子を形成する場
合、例えば、P型またはN型の半導体基板を用い、その
半導体基板に高濃度の埋込層を形成し、その上にP−型
またはN−型のエピタキシャル層を形成し、このエピタ
キシャル層に各種回路素子を形成することが行われてい
る。
[Prior Art] In semiconductor manufacturing technology, when forming various circuit elements, for example, a P-type or N-type semiconductor substrate is used, a high concentration buried layer is formed on the semiconductor substrate, and a P-type layer is formed on the semiconductor substrate. BACKGROUND ART A - type or N- type epitaxial layer is formed and various circuit elements are formed in this epitaxial layer.

第5図には上記製造工程が詳細に示されている。FIG. 5 shows the above manufacturing process in detail.

この第5図に基づいてその製造工程を詳細に説明する。The manufacturing process will be explained in detail based on FIG. 5.

先ず、第5図(A)に示すような半導体基板(鏡面ウェ
ーハ)1を酸素あるいは水蒸気を含む酸化性雰囲気中で
高温処理し、第5図(B)に示すように、該半導体基板
1の全面に熱酸化膜2を形成する。次いで、第5図(C
)に示すように。
First, a semiconductor substrate (mirror wafer) 1 as shown in FIG. 5(A) is treated at high temperature in an oxidizing atmosphere containing oxygen or water vapor, and as shown in FIG. 5(B), the semiconductor substrate 1 is heated. A thermal oxide film 2 is formed over the entire surface. Next, Figure 5 (C
) as shown.

半導体基板1の表面側の熱酸化膜2の上にレジスト3を
塗布する。ここでは、レジスト3としてネガレジストを
用いている。したがって、第5図(D)に示すように、
N++込層形成用のマスク4を用いてレジスト3を部分
的に感光させ、その後、現像を行えば、感光領域のレジ
スト3のみが残り、その他の領域のレジスト3が除去さ
れる。
A resist 3 is applied onto the thermal oxide film 2 on the front side of the semiconductor substrate 1. Here, a negative resist is used as the resist 3. Therefore, as shown in FIG. 5(D),
When the resist 3 is partially exposed to light using the mask 4 for forming the N++-containing layer and then developed, only the resist 3 in the exposed areas remains, and the resist 3 in other areas is removed.

つまり、N++込層形成予定部の上のレジスト3のみが
除去されて第5図(E)に示される状態となる。次いで
、残ったレジスト3をハードベークし、これをマスクと
してその下側の熱酸化膜2を選択エツチングする。これ
によって、第5図(F)に示すように、N++込層形成
予定部の上の熱酸化膜2が除去され、基板表面が露出す
る。このとき、同時に、半導体基板lの側面および裏面
の熱酸化膜2も除去される。次いで、第5図(G)に示
すように、マスクとして用いたレジスト3を除去する。
In other words, only the resist 3 above the portion where the N++-containing layer is to be formed is removed, resulting in the state shown in FIG. 5(E). Next, the remaining resist 3 is hard baked, and using this as a mask, the thermal oxide film 2 underneath is selectively etched. As a result, as shown in FIG. 5(F), the thermal oxide film 2 on the portion where the N++-containing layer is to be formed is removed, and the substrate surface is exposed. At this time, the thermal oxide film 2 on the side and back surfaces of the semiconductor substrate 1 is also removed at the same time. Next, as shown in FIG. 5(G), the resist 3 used as a mask is removed.

その後、半導体基板1の表面に残った熱酸化膜2をマス
クに第5図(H)に示すようにアンチモン(sb)拡散
を行ってN+埋込M5を形成する。次いで、第5図(I
)に示すように、マスクとされた上記熱酸化膜2を除去
する。次いで。
Thereafter, using the thermal oxide film 2 remaining on the surface of the semiconductor substrate 1 as a mask, antimony (sb) is diffused as shown in FIG. 5(H) to form an N+ buried M5. Next, Figure 5 (I
), the thermal oxide film 2 used as a mask is removed. Next.

第5図(J)に示すように、半導体基板1の上全面にP
−型エピタキシャル層6を形成する。
As shown in FIG. 5(J), P is applied to the entire upper surface of the semiconductor substrate 1.
- type epitaxial layer 6 is formed.

ところで、上記のようにして半導体装置を製造する場合
、アンチモン拡散の際に半導体基板1の側面部および裏
面部にもアンチモンが高濃度にドープされる。そして、
その後に、半導体基板1の上にエピタキシャル層6を形
成する場合、オートドーピングの問題を生じる。このオ
ートドーピング現象は、半導体基板1からエピタキシャ
ル層6への熱による固相拡散にもよるが、半導体基板1
における側面部および裏面部の不純物(アンチモン)が
気相中に一旦放出され、当該不純物がエピタキシャルM
6表面に移行されることによって生じる。
By the way, when manufacturing a semiconductor device as described above, the side and back surfaces of the semiconductor substrate 1 are also doped with antimony at a high concentration during antimony diffusion. and,
When epitaxial layer 6 is subsequently formed on semiconductor substrate 1, a problem of autodoping occurs. This autodoping phenomenon is caused by heat-induced solid phase diffusion from the semiconductor substrate 1 to the epitaxial layer 6;
The impurity (antimony) on the side and back surfaces of is once released into the gas phase, and the impurity is transferred to the epitaxial M
It is caused by being transferred to the 6 surface.

このようなオートドーピングが生じるとエピタキシャル
M6の不純物濃度が変化し、エピタキシャル層6内にお
いて不純物濃度が不均一化してしまう。特に、半導体基
板1とエピタキシャル層6界面近傍のエピタキシャル層
6中の不純物濃度が変動してしまい、所望のエピタキシ
ャル層6の不純物濃度までに到達するのに相当のエピタ
キシャル層6が無駄になる。
When such autodoping occurs, the impurity concentration of the epitaxial layer M6 changes, and the impurity concentration within the epitaxial layer 6 becomes non-uniform. In particular, the impurity concentration in the epitaxial layer 6 near the interface between the semiconductor substrate 1 and the epitaxial layer 6 fluctuates, and a considerable amount of the epitaxial layer 6 is wasted to reach the desired impurity concentration of the epitaxial layer 6.

そこで、従来、上記のような不都合を回避するため、ア
ンチモン拡散を行う前に半導体基板1の裏面に熱酸化膜
2からなる裏面シール膜を形成し、当該シール膜によっ
て半導体基板1の裏面部への不純物ドープを防止するよ
うにしていた。
Therefore, in order to avoid the above-mentioned disadvantages, conventionally, a back seal film made of a thermal oxide film 2 is formed on the back surface of the semiconductor substrate 1 before antimony diffusion, and the seal film is used to prevent the back surface of the semiconductor substrate 1 from being exposed. This was to prevent impurity doping.

具体的には、第5図(E)に示す工程の後、半導体基板
1の裏面にレジストを塗付しく第6図(A))、N+埋
埋込影形成ための熱酸化膜2の選択エツチングの後に第
6図(B)に示すように半導体基板1の裏面に熱酸化膜
2からなる裏面シール膜を残し、このシール膜をつけた
状態で第6図(C)に示すようにアンチモン拡散を行っ
ていた。このようにすれば、アンチモン拡散の際に半導
体基板1の裏面部にアンチモンが拡散されるのが防止さ
れる。これによって、エピタキシャル層6の形成の際に
該エピタキシャル層6ヘアンチモンが移行されるのが可
及的に防止される。
Specifically, after the step shown in FIG. 5(E), a resist is applied to the back surface of the semiconductor substrate 1 (FIG. 6(A)), and a thermal oxide film 2 for forming an N+ buried shadow is selected. After etching, a back sealing film made of thermal oxide film 2 is left on the backside of the semiconductor substrate 1 as shown in FIG. 6(B), and with this sealing film attached, antimony is etched as shown in FIG. 6(C). It was spreading. This prevents antimony from being diffused into the back surface of the semiconductor substrate 1 during antimony diffusion. This prevents antimony from being transferred to the epitaxial layer 6 during formation of the epitaxial layer 6 as much as possible.

[発明が解決しようとする課題] ところで、半導体基板1の裏面へのレジスト7の塗布は
、従来、手作業によって行われていた。
[Problems to be Solved by the Invention] Incidentally, the coating of the resist 7 on the back surface of the semiconductor substrate 1 has conventionally been performed manually.

なぜなら、例えば、半導体基板1の裏面にスピンナを用
いてレジスト7を塗布する場合には、スピンナのチャッ
クとレジスト3との間にパーティクル(塵埃)がはさみ
込まれ、レジスト3が損傷して該レジストにピンホール
等が形成されるからである。
This is because, for example, when applying the resist 7 to the back surface of the semiconductor substrate 1 using a spinner, particles (dust) are caught between the chuck of the spinner and the resist 3, damaging the resist 3 and causing This is because pinholes and the like are formed in the holes.

しかし、レジスト7の塗布を手作業で行うとすれば、製
造ラインの自動化が図れなくなるばかりか、製造ライン
におけるスループットが悪くなってしまうという問題が
あった。
However, if the resist 7 is applied manually, there is a problem that not only the production line cannot be automated, but also the throughput of the production line becomes poor.

本発明は、かかる問題点に鑑みなされたもので、製造ラ
インの自動化が図れ、かつ製造ラインにおけるスループ
ット向上に資する裏面シール膜の形成方法を提供するこ
とを目的としている。
The present invention has been made in view of these problems, and an object of the present invention is to provide a method for forming a back seal film that can automate a manufacturing line and contribute to improving throughput in the manufacturing line.

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば5下記のとおりである。
[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.

本発明は、半導体基板の裏面に酸化膜からなるシール膜
を形成するにあたり、半導体基板の表裏全面に酸化膜を
形成し、上記半導体基板の表面側の上記酸化膜の上に写
真蝕刻のためのレジストを塗布し1次いで、写真蝕刻技
術によって現像した後ベークし、さらに該レジスト膜の
上に水溶性樹脂からなる保護膜を形成し、次いで、上記
半導体基板の裏面の酸化膜の上にレジスト膜を塗布し、
その後、上記保護膜を除去し、残存する上記レジストを
利用して上記半導体基板表面の酸化膜を該レジスト開孔
パターンに従ってエツチングし、上記半導体基板の裏面
に酸化膜からなる裏面シール膜を形成するようにしたも
のである。
In forming a sealing film made of an oxide film on the back surface of a semiconductor substrate, the present invention forms an oxide film on the entire front and back surfaces of the semiconductor substrate, and forms a photoetching film on the oxide film on the front surface side of the semiconductor substrate. A resist is applied, and then developed by photolithography and baked. A protective film made of a water-soluble resin is formed on the resist film, and then a resist film is formed on the oxide film on the back side of the semiconductor substrate. Apply and
Thereafter, the protective film is removed, and the remaining resist is used to etch the oxide film on the surface of the semiconductor substrate according to the resist opening pattern, thereby forming a back seal film made of an oxide film on the back surface of the semiconductor substrate. This is how it was done.

[作用] 上記した手段によれば、半導体基板の表面側にレジスト
を形成した後、該レジスト上に水溶性樹脂からなる保護
膜を形成し、半導体基板の裏面側にレジストを塗布する
ようにしているので、チャッキングの際に半導体基板の
表面側レジストは保護膜によって保護されることになる
。したがって、手作業によってレジストを塗布する必要
がなくなるという作用によって、半導体装置の製造ライ
ンの自動化およびスループットの向上が図れることにな
る。
[Operation] According to the above-described means, after forming a resist on the front side of the semiconductor substrate, a protective film made of a water-soluble resin is formed on the resist, and the resist is applied on the back side of the semiconductor substrate. Therefore, the resist on the front side of the semiconductor substrate is protected by the protective film during chucking. Therefore, by eliminating the need to apply resist manually, it is possible to automate the semiconductor device manufacturing line and improve throughput.

[実施例] 以下1本発明に係るオートドーピング防止用裏面シール
膜の形成方法の実施例を図面に基づいて説明する。
[Example] Hereinafter, an example of the method for forming a back seal film for preventing autodoping according to the present invention will be described based on the drawings.

第2図には上記製造工程が詳細に示されている。FIG. 2 shows the above manufacturing process in detail.

この第2図に基づいてその製造工程を詳細に説明する。The manufacturing process will be explained in detail based on FIG. 2.

先ず、第2図(A)に示すような半導体基板(鏡面ウェ
ーハ)11を酸素あるいは水蒸気を含む酸化性雰囲気中
で高温処理し、第2図(B)に示すように、該半導体基
板11の表裏全面に熱酸化膜12を形成する。次いで、
第2図(C)に示すように、半導体基板11の表面側の
熱酸化膜12の上にスピンナによってレジスト13を塗
布する。ここでは、レジスト13としてネガレジストを
用いている。したがって、第2図(D)に示すように、
N+埋込層形成用のマスク14aを用いてレジスト13
を部分的に感光させ、その後、現像を行えば、感光領域
のレジスト13のみが残り、その他の領域のレジスト1
3が除去される。つまり、N+埋込層形成予定部の上の
レジスト13のみが除去されて第2図(E)に示される
状態となる。その後、残りのレジスト13のベークを行
った。
First, a semiconductor substrate (mirror wafer) 11 as shown in FIG. 2(A) is treated at high temperature in an oxidizing atmosphere containing oxygen or water vapor, and as shown in FIG. 2(B), the semiconductor substrate 11 is heated. A thermal oxide film 12 is formed on the entire front and back surfaces. Then,
As shown in FIG. 2C, a resist 13 is applied onto the thermal oxide film 12 on the front surface side of the semiconductor substrate 11 using a spinner. Here, a negative resist is used as the resist 13. Therefore, as shown in FIG. 2(D),
A resist 13 is formed using a mask 14a for forming an N+ buried layer.
If the area is partially exposed and then developed, only the resist 13 in the exposed area remains, and the resist 13 in the other areas remains.
3 is removed. In other words, only the resist 13 above the portion where the N+ buried layer is to be formed is removed, resulting in the state shown in FIG. 2(E). Thereafter, the remaining resist 13 was baked.

この状態で、第2図(F)に示すように半導体基板11
の表面全体にスピンナによってポリビニルアルコール樹
脂等の水溶性樹脂からなる保護膜18を塗布した後、第
2図(G)に示すように同じくスピンナによって半導体
基板11の裏面側の熱酸化膜12の上にレジスト17を
塗布する。具体的には、第1図(A)に示すように半導
体基板11の裏面側をチャック19に吸着させ、その状
態で、固形分15%のポリビニルアルコール溶液を5c
c程度半導体基板11の表面に滴下し、半導体基板11
を80Orpmで1.0秒高速回転させ、余分なポリビ
ニルアルコール溶液を振り切る。次いで、半導体基板1
1を300Orpmで9.0秒回転させて膜形成、乾燥
を行う。その後、110℃、25秒のベーキングを2回
行う。これによって10000Å以上の膜厚を持つ保護
膜18を形成する。その後、第1図(B)に示すように
半導体基板11を裏返してチャック19に半導体基板1
1の表面側を吸着させレジスト17を塗布する。
In this state, as shown in FIG. 2(F), the semiconductor substrate 11
After coating the entire surface of the semiconductor substrate 11 with a protective film 18 made of water-soluble resin such as polyvinyl alcohol resin using a spinner, a protective film 18 made of a water-soluble resin such as polyvinyl alcohol resin is coated on the entire surface of the semiconductor substrate 11 using a spinner. A resist 17 is applied to the surface. Specifically, as shown in FIG. 1(A), the back side of the semiconductor substrate 11 is adsorbed onto the chuck 19, and in that state, 5 c of a polyvinyl alcohol solution with a solid content of 15% is applied.
Dropped onto the surface of the semiconductor substrate 11 by approximately c.
was rotated at a high speed of 80 rpm for 1.0 seconds, and the excess polyvinyl alcohol solution was shaken off. Next, the semiconductor substrate 1
1 at 300 rpm for 9.0 seconds to form a film and dry it. Thereafter, baking is performed twice at 110° C. for 25 seconds. As a result, a protective film 18 having a thickness of 10,000 Å or more is formed. Thereafter, as shown in FIG. 1(B), the semiconductor substrate 11 is turned over and the semiconductor substrate 11 is placed on the chuck 19.
The surface side of 1 is attracted and a resist 17 is applied.

以上のようにして半導体基板1の裏面側にレジスト17
が塗布されたなら、第2図(H)に示すように、半導体
基板11の純水リンスを行って上配係護膜18を除去す
る。その後、半導体基板11の残存レジスト13.17
をマスクにその下側の熱酸化膜12を選択エツチングす
る。これによって、第2図(I)に示すように、半導体
基板表面のN++込層形成予定部の上の熱酸化膜12が
除去される。次いで、第2図(J)に示す如くレジスト
13.17の両方を除去した後、残った熱酸化膜12を
マスクにアンチモン(s b)拡散を行って第2図(K
)に示すようにN++込/1i15を形成する。このよ
うにすれば、アンチモンが半導体基板11の裏面部にド
ープされるのが防止できる。次いで、第2図(L)に示
すように、マスクとされた上記熱酸化膜12を除去する
。その後、第2図(M)に示すように、半導体基板11
を酸素あるいは水蒸気を含む酸化性雰囲気中で高温処理
し、半導体基板11の表裏全面に熱酸化膜12を形成す
る。次いで、第2図(N)に示すように、半導体基板1
1の表面側の熱酸化膜12の上にレジスト13を塗布す
る。ここでは、レジスト13としてネガレジストを用い
ている。したがって、第2図(0)に示すように、P+
埋埋込影形成用マスク14bを用いてレジスト13を部
分的に感光させ、その後、現像を行えば、感光領域のレ
ジスト13のみが残り、その他の領域レジスト13が除
去される。つまり、P+埋込層形成予定部の上のレジス
ト13のみが除去されて第2図(P)に示される状態と
なる。その後、残りのレジスト13をベークする。
As described above, the resist 17 is formed on the back side of the semiconductor substrate 1.
After coating, as shown in FIG. 2(H), the semiconductor substrate 11 is rinsed with pure water to remove the upper protective film 18. After that, the remaining resist 13.17 of the semiconductor substrate 11
Using this as a mask, the thermal oxide film 12 underneath is selectively etched. As a result, as shown in FIG. 2(I), the thermal oxide film 12 on the surface of the semiconductor substrate where the N++-containing layer is to be formed is removed. Next, as shown in FIG. 2(J), after removing both resists 13 and 17, antimony (s b ) is diffused using the remaining thermal oxide film 12 as a mask.
), form N++ included/1i15. In this way, it is possible to prevent antimony from being doped into the back surface of the semiconductor substrate 11. Next, as shown in FIG. 2(L), the thermal oxide film 12 used as a mask is removed. Thereafter, as shown in FIG. 2(M), the semiconductor substrate 11
is subjected to high temperature treatment in an oxidizing atmosphere containing oxygen or water vapor to form a thermal oxide film 12 on the entire front and back surfaces of the semiconductor substrate 11. Next, as shown in FIG. 2(N), the semiconductor substrate 1
A resist 13 is applied onto the thermal oxide film 12 on the surface side of the photoresist 1 . Here, a negative resist is used as the resist 13. Therefore, as shown in FIG. 2(0), P+
If the resist 13 is partially exposed to light using the buried shadow forming mask 14b and then developed, only the resist 13 in the exposed area remains, and the resist 13 in other areas is removed. That is, only the resist 13 above the portion where the P+ buried layer is to be formed is removed, resulting in the state shown in FIG. 2(P). After that, the remaining resist 13 is baked.

この状態で、第2図(Q)に示すように、半導体基板1
1の表面側に水溶性樹脂からなる保護膜18を形成し、
さらに、第2図(R)に示すように、半導体基板11の
裏面側の熱酸化膜12の上にレジスト17を塗布する。
In this state, as shown in FIG. 2 (Q), the semiconductor substrate 1
A protective film 18 made of water-soluble resin is formed on the surface side of 1,
Furthermore, as shown in FIG. 2(R), a resist 17 is applied onto the thermal oxide film 12 on the back side of the semiconductor substrate 11. Then, as shown in FIG.

このレジス1−17の塗布は第1図(A)、(B)に示
すと同様な方法によって行われる。
The coating of this resist 1-17 is carried out by a method similar to that shown in FIGS. 1(A) and 1(B).

次に、第2図(S)に示すように、半導体基板11の純
水リンスを行って上記保護膜18を除去する。その後、
残ったレジスト13をマスクに熱酸化膜12を選択エツ
チングする。これによって、第2図(T)に示すように
、P+埋込層形成予定部の熱酸化膜12が除去される。
Next, as shown in FIG. 2(S), the semiconductor substrate 11 is rinsed with pure water to remove the protective film 18. after that,
The thermal oxide film 12 is selectively etched using the remaining resist 13 as a mask. As a result, as shown in FIG. 2(T), the thermal oxide film 12 in the portion where the P+ buried layer is to be formed is removed.

その後、第2図(U)に示すように、マスクとなったレ
ジスト13.17を除去する。次いで、第2図(V)に
示すように、残った熱酸化膜12をマスクにボロン(B
)拡散を行ってP+埋込N20を形成する。
Thereafter, as shown in FIG. 2(U), the resist 13 and 17 serving as a mask are removed. Next, as shown in FIG. 2(V), boron (B) is applied using the remaining thermal oxide film 12 as a mask.
) Diffusion to form P+ implant N20.

このようにすれば、ボロンが半導体基板11の裏面部に
ドープされるのが防止できる。次いで、第2図(W)に
示すように、マスクとされた上記熱酸化膜12を除去す
る。次いで、第2図(X)に示すように半導体基板11
の上全面にP−型エピタキシャル層16を形成する。
In this way, it is possible to prevent boron from being doped into the back surface of the semiconductor substrate 11. Next, as shown in FIG. 2(W), the thermal oxide film 12 used as a mask is removed. Next, as shown in FIG. 2(X), the semiconductor substrate 11
A P-type epitaxial layer 16 is formed on the entire upper surface.

上記のようにして半導体基板11の裏面に熱酸化膜12
からなるシール膜を形成するようにすれば下記のような
効果が得られることになる。
As described above, the thermal oxide film 12 is formed on the back surface of the semiconductor substrate 11.
By forming a sealing film consisting of the following, the following effects can be obtained.

即ち、半導体基板]1の表面側に保護膜18を形成し、
この保護膜18を通じて半導体基板11をチャッキング
してレジスト17を半導体基板11の裏面側に塗布する
ようにしているので、チャッキングの際に半導体基板1
1の表面側レジスト13に損傷を与えなくなる。したが
って、手作業によってレジスト17を塗布する必要がな
くなるという作用によって、半導体装置の製造ラインの
自動化およびスループットの向上が図れることになる。
That is, a protective film 18 is formed on the surface side of the semiconductor substrate] 1,
Since the semiconductor substrate 11 is chucked through this protective film 18 and the resist 17 is applied to the back side of the semiconductor substrate 11, the semiconductor substrate 11 is
This prevents damage to the resist 13 on the front side of No. 1. Therefore, by eliminating the need to apply the resist 17 manually, it is possible to automate the semiconductor device manufacturing line and improve throughput.

上記の効果を裏付けるため下記の実験を行った。The following experiment was conducted to confirm the above effect.

この実験は、下表に示すように、何等の処理も施さない
半導体基板(サンプル1)と、表面レジスト塗布をし裏
面コートを行っていない半導体基板(サンプル2)と、
保護膜18を形成しないでスピンナによってレジストコ
ートを行った半導体基板(サンプル3)と、本実施例の
半導体基板(サンプル4)についてのパーティクル(ピ
ンホールを含む)の発生状況をサーフスキャンによって
調べた。下表において×は当該工程を経ていないことを
示し、○は当該工程を経たことを示している。かかるホ
トリソグラフィ工程は、雰囲気の清浄度がクラス100
で、それぞれの工程は次の条件で行なわれた。
As shown in the table below, this experiment was carried out using a semiconductor substrate that was not subjected to any treatment (sample 1), a semiconductor substrate that had a resist coating on the front surface and no coating on the back surface (sample 2).
The generation of particles (including pinholes) was investigated by surf scanning on the semiconductor substrate (sample 3) on which resist coating was performed using a spinner without forming the protective film 18 and the semiconductor substrate of this example (sample 4). . In the table below, × indicates that the process has not been carried out, and ○ indicates that the process has been carried out. This photolithography process requires an atmosphere of class 100 cleanliness.
Each step was performed under the following conditions.

(1)レジストコート工程 ネガレジストOMR−85(30cp)を、半導体基板
11を500Orpmで高速回転させながら塗布し、半
導体基板19の表面側に7000人の厚さにレジスト1
3を形成した。その後、110℃、25秒のベーキング
を2回行った。
(1) Resist coating process Negative resist OMR-85 (30 cp) is coated on the semiconductor substrate 11 while rotating at a high speed of 500 rpm, and the resist 1 is coated on the front surface side of the semiconductor substrate 19 to a thickness of 7000 nm.
3 was formed. Thereafter, baking was performed twice at 110° C. for 25 seconds.

(2)アライメント工程 コンタクトアライナを用いて3.6mW/aJの照度で
3.0秒露光した。
(2) Alignment process Exposure was performed for 3.0 seconds at an illuminance of 3.6 mW/aJ using a contact aligner.

(3)現像工程 現像液としてキシレンを用い10秒間のスプレー現像を
行った。さらに、リンス液として酢酸ブチルで洗浄した
後、150℃、25秒のベーキングを2回行った。
(3) Development process Spray development was performed for 10 seconds using xylene as a developer. Furthermore, after washing with butyl acetate as a rinse solution, baking was performed twice at 150° C. for 25 seconds.

(3)保護膜塗布工程 固形分15%のポリビニルアルコール溶液を50Q程度
半導体基板11の表面に滴下し、半導体基板11を30
0Orpmで10秒回転させて膜形成、乾燥を行った。
(3) Protective film coating step A polyvinyl alcohol solution with a solid content of 15% is dropped onto the surface of the semiconductor substrate 11 by approximately 50Q.
The film was formed and dried by rotating at 0 rpm for 10 seconds.

その後、110℃、25秒のベーキングを2回行った。Thereafter, baking was performed twice at 110° C. for 25 seconds.

これによって10000人の膜厚を持つ保護膜18を形
成した。
As a result, a protective film 18 having a thickness of 10,000 layers was formed.

(4)裏面コート工程 ネガレジスh OM R−85A (30c p )を
、半導体基板11を3000rpmで高速回転させなが
ら半導体基板19の裏面側に塗布し、10000人の厚
さにレジスト17を形成した。なお、この工程ではベー
キングを行わなかった。
(4) Back Coating Step Negative resist hOM R-85A (30cp) was coated on the back side of the semiconductor substrate 19 while rotating the semiconductor substrate 11 at a high speed of 3000 rpm to form a resist 17 with a thickness of 10000 mm. Note that baking was not performed in this step.

(5)エツチング工程 エツチング液として1:9バツフアートフツ酸を用いて
60分間のエツチングを行った。この工程ではピンホー
ルを太らせるため、かなりのオーバエツチングを行った
(5) Etching process Etching was performed for 60 minutes using 1:9 buffered fluoric acid as an etching solution. In this process, considerable overetching was performed to make the pinholes thicker.

(6)洗浄工程 H,5o4−H,O,(110℃)テノ洗浄、希フッ酸
での洗浄、NH,0H−H,O,(80℃)での洗浄、
超音波洗浄、イソプロピルアルコールによる蒸気洗浄を
各々10分間行った。
(6) Washing process H, 5o4-H, O, (110°C) Teno washing, washing with dilute hydrofluoric acid, washing with NH, 0H-H, O, (80°C),
Ultrasonic cleaning and isopropyl alcohol steam cleaning were performed for 10 minutes each.

第3図(A)〜(D)にはサンプル1、サンプル2.サ
ンプル3およびサンプル4に対応するパーティクルの発
生状況が示されている。なお、第3図(A)〜(D)の
縦軸にはパーティクル数が、横軸にはパーティクルサイ
ズが示されている。
Sample 1, sample 2. The generation status of particles corresponding to samples 3 and 4 is shown. Note that in FIGS. 3A to 3D, the number of particles is shown on the vertical axis, and the particle size is shown on the horizontal axis.

ここで、第3図(A)のサンプル1にあっては、半導体
基板11をホトリソグラフィ工程の雰囲気に放置したと
きの表面のパーティクル数がカウントされている。また
、第3図(B)〜(D)のサンプル2〜4では、パーテ
ィクルとは熱酸化膜12に形成されたピンホールを意味
している。即ち、サンプル1〜4では、パーティクルに
よって傷付けられたフォトレジスト13を用いてホトリ
ソグラフィ工程を行った後に熱酸化膜12に生じたピン
ホールを計測した。この場合のピンホールはオーバエツ
チング(通常は15分のエツチングであるが60分のエ
ツチング)を行って実際よりもピンホールを太らせてい
る。
Here, in sample 1 of FIG. 3(A), the number of particles on the surface of the semiconductor substrate 11 when it was left in the atmosphere of the photolithography process was counted. Furthermore, in samples 2 to 4 in FIGS. 3B to 3D, particles refer to pinholes formed in the thermal oxide film 12. That is, in samples 1 to 4, pinholes generated in the thermal oxide film 12 were measured after a photolithography process was performed using the photoresist 13 damaged by particles. In this case, the pinholes are overetched (usually 15 minutes of etching, but 60 minutes of etching) to make the pinholes thicker than they actually are.

これらの図面からは、保護膜18を形成しないでスピン
ナによってレジストコートを行ったサンプル3では2.
31μボ以上のパーティクルの数が桁違いに多く、本実
施例の半導体基板即ちサンプル4では2.31μイ以上
のパーティクルの数が著しく低減し、表面側レジスト1
3を設は裏面コートを行わないサンプル2と略同様のパ
ーティクル数となっていることが分かる。
From these drawings, it can be seen that sample 3, in which the resist coating was performed using a spinner without forming the protective film 18, had 2.
The number of particles larger than 31 μm is orders of magnitude larger, and in the semiconductor substrate of this example, that is, sample 4, the number of particles larger than 2.31 μm is significantly reduced.
It can be seen that the number of particles for sample No. 3 is approximately the same as sample 2, which is not coated on the back side.

また、第4図は保護膜18の厚さとパーティクル数の関
係を示したもので、保護膜18の厚さが厚いほどパーテ
ィクルの数が低減していることが確認される。この第4
図は4枚の半導体基板の平均値と変動幅を示している。
Further, FIG. 4 shows the relationship between the thickness of the protective film 18 and the number of particles, and it is confirmed that the thicker the protective film 18 is, the smaller the number of particles is. This fourth
The figure shows the average value and fluctuation range of four semiconductor substrates.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが1本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on examples, it goes without saying that the present invention is not limited to the above-mentioned examples, and can be modified in various ways without departing from the gist thereof. Nor.

例えば、上記実施例では、半導体基板11の裏面保護膜
の形成にあたって、半導体基板11の表面側にポリビニ
ルアルコールから構成される水溶性保護膜を形成するよ
うにしているが、水溶性の樹脂としてセルロース誘導体
を用いるようにしても良い。
For example, in the above embodiment, when forming the backside protective film of the semiconductor substrate 11, a water-soluble protective film made of polyvinyl alcohol is formed on the front side of the semiconductor substrate 11, but cellulose is used as the water-soluble resin. A derivative may also be used.

[発明の効果コ 本願において開示される発明のうち代表的なもの効果を
説明すれば下記のとおりである。
[Effects of the Invention] Typical effects of the invention disclosed in this application are explained below.

即ち、本発明は、半導体基板からのオートドーピングを
防止するために半導体基板の裏面に酸化膜からなるシー
ル膜を形成するにあたり、半8体基板の全面に酸化膜を
形成し、該半導体基板の表面側の上記酸化膜の上に写真
蝕刻用のレジスト膜を塗布し、さらに通常の該写真蝕刻
技術によって現像ベークし、さらに該レジスト膜の上に
水溶性樹脂を塗布し、次いで、半導体基板の裏面の酸化
膜の上にレジスト膜を塗布し、その後、水溶性樹脂を除
去し、上記レジストをマスクに上記酸化膜をエツチング
し、半導体基板の裏面に残った酸化膜を裏面シール膜と
して利用するようにしたので、チャッキングの際に半導
体基板1の表面側レジストに損傷を与えなくなる。した
がって、手作業によってレジスト塗布の必要がなくなり
、半導体装置の製造ラインの自動化およびスループット
の向上が図れることになる。
That is, in forming a sealing film made of an oxide film on the back surface of a semiconductor substrate in order to prevent autodoping from the semiconductor substrate, the present invention forms an oxide film on the entire surface of the semi-octagonal substrate, and A resist film for photo-etching is applied on the oxide film on the front side, and then developed and baked using the usual photo-etching technique, and a water-soluble resin is applied on the resist film. A resist film is applied on the oxide film on the back side, then the water-soluble resin is removed, the oxide film is etched using the resist as a mask, and the oxide film remaining on the back side of the semiconductor substrate is used as a back sealing film. This prevents damage to the resist on the front side of the semiconductor substrate 1 during chucking. Therefore, there is no need for manual resist coating, and it is possible to automate the semiconductor device manufacturing line and improve throughput.

また本発明の方法は、手作業でホトレジストをパターン
ニングした熱酸化半導体基板の裏面にホトレジストコー
ティングを行う場合にも、直接基板表面のレジスト膜に
器具その他が接触することがないので、該レジスト膜の
保護及び表面への裏面コート用レジストの回り込み、汚
れの防止に効果的である。
Furthermore, even when applying photoresist coating to the back surface of a thermally oxidized semiconductor substrate that has been manually patterned with photoresist, the method of the present invention prevents instruments and other objects from coming into direct contact with the resist film on the surface of the substrate. It is effective in protecting the surface and preventing the backside coating resist from wrapping around and staining the surface.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(A)、(B)は実施例の保護膜の形成工程およ
びレジスト塗布工程を示す半導体基板およびチャックの
一部縦断面図、 第2図(A)〜(X)は実施例の各工程を示す縦断面図
、 第3図(A)〜(D)は各種サンプルのパーティクルの
発生状況を示すグラフ、 第4図は保護膜の厚さとパーティクル数との関係を示す
グラフ、 第5図(A)〜(J)は従来の半遵体辺造工程を示す半
導体基板の各工程での縦断面図。 第6図(A)〜(C)は裏面シール膜の形成工程を示す
半導体基板の各工程での縦断面図である。 11・・・・半導体基板、12・・・・酸化膜、13゜
17・・・・レジスト、18・・・・保護膜。 第1図 (A) (B) 第2図 (A) CB) (E) /13 〜 − 〜−ト 〜−ト 第 図 ヘ  − 〜 へ 二 へ 第 図 (L13 (V) (W) (X) 第 図 1゜ PVA瞭厚 (X1000人) Oつ 峡 の 派 4@蚊/crn” ノぐ−ら24 クル (4旧) 4歓/cm″ ノぐ−石咥イ クル (4日) 峡 の 峡 植設/。m2 ィII蓋史/cm2 へ〇−巧−Δクル(A固) 第5図 (A) (E3) 第 図 (H) (J)
FIGS. 1(A) and (B) are partial vertical cross-sectional views of a semiconductor substrate and a chuck showing the protective film forming process and resist coating process of the embodiment, and FIGS. 2(A) to (X) are Vertical cross-sectional views showing each process; Figures 3 (A) to (D) are graphs showing the state of particle generation in various samples; Figure 4 is a graph showing the relationship between the thickness of the protective film and the number of particles; Figures (A) to (J) are longitudinal cross-sectional views of a semiconductor substrate at each step, showing a conventional semi-continuous edge forming process. FIGS. 6(A) to 6(C) are longitudinal cross-sectional views of the semiconductor substrate at each step, showing the steps of forming the back seal film. 11...Semiconductor substrate, 12...Oxide film, 13°17...Resist, 18...Protective film. Figure 1 (A) (B) Figure 2 (A) CB) (E) ) Figure 1゜PVA Ryotsu (X1000 people) Otsu Gorge School 4 @ Mosquito/crn" Nogura 24 Kuru (4 old) 4 huan/cm" Nogu-Ishibei Kuru (4th) Gorge Isthmus planting/.m2 II Lid history/cm2 He〇-Takumi-Δkuru (A solid) Fig. 5 (A) (E3) Fig. (H) (J)

Claims (1)

【特許請求の範囲】 1、集積回路素子構造の気相単結晶成長時に、半導体基
板からのオートドーピングを防止するために上記半導体
基板の裏面に酸化膜からなるシール膜を形成するにあた
り、半導体基板の表裏全面に酸化膜を形成し、上記半導
体基板の表面側の上記酸化膜の上に写真蝕刻のためのレ
ジストを塗布し、次いで、写真蝕刻技術によって現像し
た後ベークし、さらに該レジストの上に水溶性樹脂から
なる保護膜を形成し、次いで、上記半導体基板の裏面側
の酸化膜の上にレジストを塗布し、その後、上記保護膜
を除去し、残存する上記レジストを利用して上記半導体
基板表面の酸化膜を該レジスト開孔パターンに従ってエ
ッチングし、上記半導体基板の裏面に酸化膜からなる裏
面シール膜を形成するようにしたことを特徴とするオー
トドーピング防止用裏面シール膜の形成方法。 2、上記水溶性樹脂としてポリビニルアルコール樹脂を
用いたことを特徴とする請求項1記載のオートドーピン
グ防止用裏面シール膜の形成方法。
[Claims] 1. In forming a sealing film made of an oxide film on the back surface of the semiconductor substrate in order to prevent autodoping from the semiconductor substrate during vapor phase single crystal growth of an integrated circuit element structure, the semiconductor substrate An oxide film is formed on the entire front and back surfaces of the semiconductor substrate, a resist for photolithography is applied on the oxide film on the front side of the semiconductor substrate, and then a resist for photolithography is developed and baked using a photolithography technique. A protective film made of a water-soluble resin is formed on the semiconductor substrate, a resist is applied on the oxide film on the back side of the semiconductor substrate, the protective film is removed, and the remaining resist is used to coat the semiconductor substrate. A method for forming a back seal film for preventing autodoping, characterized in that the oxide film on the surface of the substrate is etched according to the resist opening pattern to form a back seal film made of an oxide film on the back surface of the semiconductor substrate. 2. The method for forming a back seal film for preventing autodoping according to claim 1, wherein a polyvinyl alcohol resin is used as the water-soluble resin.
JP2217189A 1989-01-30 1989-01-30 Method for forming backside sealing film for preventing autodoping Expired - Fee Related JPH0680635B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2217189A JPH0680635B2 (en) 1989-01-30 1989-01-30 Method for forming backside sealing film for preventing autodoping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2217189A JPH0680635B2 (en) 1989-01-30 1989-01-30 Method for forming backside sealing film for preventing autodoping

Publications (2)

Publication Number Publication Date
JPH02201927A true JPH02201927A (en) 1990-08-10
JPH0680635B2 JPH0680635B2 (en) 1994-10-12

Family

ID=12075360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2217189A Expired - Fee Related JPH0680635B2 (en) 1989-01-30 1989-01-30 Method for forming backside sealing film for preventing autodoping

Country Status (1)

Country Link
JP (1) JPH0680635B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016512396A (en) * 2013-03-15 2016-04-25 サンパワー コーポレイション Method for improving the lifetime and efficiency of solar cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016512396A (en) * 2013-03-15 2016-04-25 サンパワー コーポレイション Method for improving the lifetime and efficiency of solar cells

Also Published As

Publication number Publication date
JPH0680635B2 (en) 1994-10-12

Similar Documents

Publication Publication Date Title
CN106711017B (en) Method for depositing metal features using photoresist
CN102714157B (en) Spin-coating formulations and methods of stripping ion-implanted photoresists
CN102668038A (en) Self-aligned masking for solar cell manufacture
CN109557774A (en) Photoresist minimizing technology and aluminum manufacturing procedure process
CN100437914C (en) Method for manufacturing gate electrode of semiconductor device
JPH02201927A (en) Formation of rear sealing film for preventing auto-doping
CN102810464B (en) Photoetching method
US5001083A (en) Method of priming semiconductor substrate for subsequent photoresist masking and etching
JP2000231197A (en) Resist pattern forming method, semiconductor device manufacturing method using the same, resist pattern forming apparatus and hot plate
JP2764682B2 (en) Semiconductor substrate manufacturing method and apparatus
CN106298504A (en) The method of thinning grid oxic horizon and the manufacture method of MOS device
KR100668729B1 (en) Manufacturing method of semiconductor device
JPS5910059B2 (en) Manufacturing method for semiconductor devices
CN107622940A (en) A kind of preparation method of the energetic ion injection layered mask easily to remove photoresist
JPH05109702A (en) Method for manufacturing semiconductor device
KR100537182B1 (en) Method for fabricating semiconductor device
JPH0732164B2 (en) Semiconductor device manufacturing method
JPS6066821A (en) Manufacture of semiconductor device
JP3815413B2 (en) Manufacturing method of semiconductor device
CN121646042A (en) Solar cell and preparation method thereof
KR100842674B1 (en) Manufacturing method of semiconductor device
KR100661721B1 (en) Semiconductor device manufacturing method
JP2667840B2 (en) Method for manufacturing compound semiconductor device
JPH03256328A (en) Manufacture of semiconductor device
JP2003318126A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071012

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081012

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081012

Year of fee payment: 14

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081012

Year of fee payment: 14

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees