JPH02201927A - オートドーピング防止用裏面シール膜の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路素子の製造方法に関するもの
で、さらに詳しくは、気相単結晶成長時に半導体基板か
らのオートドーピングを防止するための裏面シール膜の
形成方法に関するものである。

［従来の技術］ 半導体製造技術において、各種の回路素子を形成する場
合、例えば、Ｐ型またはＮ型の半導体基板を用い、その
半導体基板に高濃度の埋込層を形成し、その上にＰ−型
またはＮ−型のエピタキシャル層を形成し、このエピタ
キシャル層に各種回路素子を形成することが行われてい
る。

第５図には上記製造工程が詳細に示されている。

この第５図に基づいてその製造工程を詳細に説明する。

先ず、第５図（Ａ）に示すような半導体基板（鏡面ウェ
ーハ）１を酸素あるいは水蒸気を含む酸化性雰囲気中で
高温処理し、第５図（Ｂ）に示すように、該半導体基板
１の全面に熱酸化膜２を形成する。次いで、第５図（Ｃ
）に示すように。

半導体基板１の表面側の熱酸化膜２の上にレジスト３を
塗布する。ここでは、レジスト３としてネガレジストを
用いている。したがって、第５図（Ｄ）に示すように、
Ｎ＋＋込層形成用のマスク４を用いてレジスト３を部分
的に感光させ、その後、現像を行えば、感光領域のレジ
スト３のみが残り、その他の領域のレジスト３が除去さ
れる。

つまり、Ｎ＋＋込層形成予定部の上のレジスト３のみが
除去されて第５図（Ｅ）に示される状態となる。次いで
、残ったレジスト３をハードベークし、これをマスクと
してその下側の熱酸化膜２を選択エツチングする。これ
によって、第５図（Ｆ）に示すように、Ｎ＋＋込層形成
予定部の上の熱酸化膜２が除去され、基板表面が露出す
る。このとき、同時に、半導体基板ｌの側面および裏面
の熱酸化膜２も除去される。次いで、第５図（Ｇ）に示
すように、マスクとして用いたレジスト３を除去する。

その後、半導体基板１の表面に残った熱酸化膜２をマス
クに第５図（Ｈ）に示すようにアンチモン（ｓｂ）拡散
を行ってＮ＋埋込Ｍ５を形成する。次いで、第５図（Ｉ
）に示すように、マスクとされた上記熱酸化膜２を除去
する。次いで。

第５図（Ｊ）に示すように、半導体基板１の上全面にＰ
−型エピタキシャル層６を形成する。

ところで、上記のようにして半導体装置を製造する場合
、アンチモン拡散の際に半導体基板１の側面部および裏
面部にもアンチモンが高濃度にドープされる。そして、
その後に、半導体基板１の上にエピタキシャル層６を形
成する場合、オートドーピングの問題を生じる。このオ
ートドーピング現象は、半導体基板１からエピタキシャ
ル層６への熱による固相拡散にもよるが、半導体基板１
における側面部および裏面部の不純物（アンチモン）が
気相中に一旦放出され、当該不純物がエピタキシャルＭ
６表面に移行されることによって生じる。

このようなオートドーピングが生じるとエピタキシャル
Ｍ６の不純物濃度が変化し、エピタキシャル層６内にお
いて不純物濃度が不均一化してしまう。特に、半導体基
板１とエピタキシャル層６界面近傍のエピタキシャル層
６中の不純物濃度が変動してしまい、所望のエピタキシ
ャル層６の不純物濃度までに到達するのに相当のエピタ
キシャル層６が無駄になる。

そこで、従来、上記のような不都合を回避するため、ア
ンチモン拡散を行う前に半導体基板１の裏面に熱酸化膜
２からなる裏面シール膜を形成し、当該シール膜によっ
て半導体基板１の裏面部への不純物ドープを防止するよ
うにしていた。

具体的には、第５図（Ｅ）に示す工程の後、半導体基板
１の裏面にレジストを塗付しく第６図（Ａ））、Ｎ＋埋
埋込影形成ための熱酸化膜２の選択エツチングの後に第
６図（Ｂ）に示すように半導体基板１の裏面に熱酸化膜
２からなる裏面シール膜を残し、このシール膜をつけた
状態で第６図（Ｃ）に示すようにアンチモン拡散を行っ
ていた。このようにすれば、アンチモン拡散の際に半導
体基板１の裏面部にアンチモンが拡散されるのが防止さ
れる。これによって、エピタキシャル層６の形成の際に
該エピタキシャル層６ヘアンチモンが移行されるのが可
及的に防止される。

［発明が解決しようとする課題］ ところで、半導体基板１の裏面へのレジスト７の塗布は
、従来、手作業によって行われていた。

なぜなら、例えば、半導体基板１の裏面にスピンナを用
いてレジスト７を塗布する場合には、スピンナのチャッ
クとレジスト３との間にパーティクル（塵埃）がはさみ
込まれ、レジスト３が損傷して該レジストにピンホール
等が形成されるからである。

しかし、レジスト７の塗布を手作業で行うとすれば、製
造ラインの自動化が図れなくなるばかりか、製造ライン
におけるスループットが悪くなってしまうという問題が
あった。

本発明は、かかる問題点に鑑みなされたもので、製造ラ
インの自動化が図れ、かつ製造ラインにおけるスループ
ット向上に資する裏面シール膜の形成方法を提供するこ
とを目的としている。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば５下記のとおりである。

本発明は、半導体基板の裏面に酸化膜からなるシール膜
を形成するにあたり、半導体基板の表裏全面に酸化膜を
形成し、上記半導体基板の表面側の上記酸化膜の上に写
真蝕刻のためのレジストを塗布し１次いで、写真蝕刻技
術によって現像した後ベークし、さらに該レジスト膜の
上に水溶性樹脂からなる保護膜を形成し、次いで、上記
半導体基板の裏面の酸化膜の上にレジスト膜を塗布し、
その後、上記保護膜を除去し、残存する上記レジストを
利用して上記半導体基板表面の酸化膜を該レジスト開孔
パターンに従ってエツチングし、上記半導体基板の裏面
に酸化膜からなる裏面シール膜を形成するようにしたも
のである。

［作用］ 上記した手段によれば、半導体基板の表面側にレジスト
を形成した後、該レジスト上に水溶性樹脂からなる保護
膜を形成し、半導体基板の裏面側にレジストを塗布する
ようにしているので、チャッキングの際に半導体基板の
表面側レジストは保護膜によって保護されることになる
。したがって、手作業によってレジストを塗布する必要
がなくなるという作用によって、半導体装置の製造ライ
ンの自動化およびスループットの向上が図れることにな
る。

［実施例］ 以下１本発明に係るオートドーピング防止用裏面シール
膜の形成方法の実施例を図面に基づいて説明する。

第２図には上記製造工程が詳細に示されている。

この第２図に基づいてその製造工程を詳細に説明する。

先ず、第２図（Ａ）に示すような半導体基板（鏡面ウェ
ーハ）１１を酸素あるいは水蒸気を含む酸化性雰囲気中
で高温処理し、第２図（Ｂ）に示すように、該半導体基
板１１の表裏全面に熱酸化膜１２を形成する。次いで、
第２図（Ｃ）に示すように、半導体基板１１の表面側の
熱酸化膜１２の上にスピンナによってレジスト１３を塗
布する。ここでは、レジスト１３としてネガレジストを
用いている。したがって、第２図（Ｄ）に示すように、
Ｎ＋埋込層形成用のマスク１４ａを用いてレジスト１３
を部分的に感光させ、その後、現像を行えば、感光領域
のレジスト１３のみが残り、その他の領域のレジスト１
３が除去される。つまり、Ｎ＋埋込層形成予定部の上の
レジスト１３のみが除去されて第２図（Ｅ）に示される
状態となる。その後、残りのレジスト１３のベークを行
った。

この状態で、第２図（Ｆ）に示すように半導体基板１１
の表面全体にスピンナによってポリビニルアルコール樹
脂等の水溶性樹脂からなる保護膜１８を塗布した後、第
２図（Ｇ）に示すように同じくスピンナによって半導体
基板１１の裏面側の熱酸化膜１２の上にレジスト１７を
塗布する。具体的には、第１図（Ａ）に示すように半導
体基板１１の裏面側をチャック１９に吸着させ、その状
態で、固形分１５％のポリビニルアルコール溶液を５ｃ
ｃ程度半導体基板１１の表面に滴下し、半導体基板１１
を８０Ｏｒｐｍで１．０秒高速回転させ、余分なポリビ
ニルアルコール溶液を振り切る。次いで、半導体基板１
１を３００Ｏｒｐｍで９．０秒回転させて膜形成、乾燥
を行う。その後、１１０℃、２５秒のベーキングを２回
行う。これによって１００００Å以上の膜厚を持つ保護
膜１８を形成する。その後、第１図（Ｂ）に示すように
半導体基板１１を裏返してチャック１９に半導体基板１
１の表面側を吸着させレジスト１７を塗布する。

以上のようにして半導体基板１の裏面側にレジスト１７
が塗布されたなら、第２図（Ｈ）に示すように、半導体
基板１１の純水リンスを行って上配係護膜１８を除去す
る。その後、半導体基板１１の残存レジスト１３．１７
をマスクにその下側の熱酸化膜１２を選択エツチングす
る。これによって、第２図（Ｉ）に示すように、半導体
基板表面のＮ＋＋込層形成予定部の上の熱酸化膜１２が
除去される。次いで、第２図（Ｊ）に示す如くレジスト
１３．１７の両方を除去した後、残った熱酸化膜１２を
マスクにアンチモン（ｓ　ｂ）拡散を行って第２図（Ｋ
）に示すようにＮ＋＋込／１ｉ１５を形成する。このよ
うにすれば、アンチモンが半導体基板１１の裏面部にド
ープされるのが防止できる。次いで、第２図（Ｌ）に示
すように、マスクとされた上記熱酸化膜１２を除去する
。その後、第２図（Ｍ）に示すように、半導体基板１１
を酸素あるいは水蒸気を含む酸化性雰囲気中で高温処理
し、半導体基板１１の表裏全面に熱酸化膜１２を形成す
る。次いで、第２図（Ｎ）に示すように、半導体基板１
１の表面側の熱酸化膜１２の上にレジスト１３を塗布す
る。ここでは、レジスト１３としてネガレジストを用い
ている。したがって、第２図（０）に示すように、Ｐ＋
埋埋込影形成用マスク１４ｂを用いてレジスト１３を部
分的に感光させ、その後、現像を行えば、感光領域のレ
ジスト１３のみが残り、その他の領域レジスト１３が除
去される。つまり、Ｐ＋埋込層形成予定部の上のレジス
ト１３のみが除去されて第２図（Ｐ）に示される状態と
なる。その後、残りのレジスト１３をベークする。

この状態で、第２図（Ｑ）に示すように、半導体基板１
１の表面側に水溶性樹脂からなる保護膜１８を形成し、
さらに、第２図（Ｒ）に示すように、半導体基板１１の
裏面側の熱酸化膜１２の上にレジスト１７を塗布する。

このレジス１−１７の塗布は第１図（Ａ）、（Ｂ）に示
すと同様な方法によって行われる。

次に、第２図（Ｓ）に示すように、半導体基板１１の純
水リンスを行って上記保護膜１８を除去する。その後、
残ったレジスト１３をマスクに熱酸化膜１２を選択エツ
チングする。これによって、第２図（Ｔ）に示すように
、Ｐ＋埋込層形成予定部の熱酸化膜１２が除去される。

その後、第２図（Ｕ）に示すように、マスクとなったレ
ジスト１３．１７を除去する。次いで、第２図（Ｖ）に
示すように、残った熱酸化膜１２をマスクにボロン（Ｂ
）拡散を行ってＰ＋埋込Ｎ２０を形成する。

このようにすれば、ボロンが半導体基板１１の裏面部に
ドープされるのが防止できる。次いで、第２図（Ｗ）に
示すように、マスクとされた上記熱酸化膜１２を除去す
る。次いで、第２図（Ｘ）に示すように半導体基板１１
の上全面にＰ−型エピタキシャル層１６を形成する。

上記のようにして半導体基板１１の裏面に熱酸化膜１２
からなるシール膜を形成するようにすれば下記のような
効果が得られることになる。

即ち、半導体基板］１の表面側に保護膜１８を形成し、
この保護膜１８を通じて半導体基板１１をチャッキング
してレジスト１７を半導体基板１１の裏面側に塗布する
ようにしているので、チャッキングの際に半導体基板１
１の表面側レジスト１３に損傷を与えなくなる。したが
って、手作業によってレジスト１７を塗布する必要がな
くなるという作用によって、半導体装置の製造ラインの
自動化およびスループットの向上が図れることになる。

上記の効果を裏付けるため下記の実験を行った。

この実験は、下表に示すように、何等の処理も施さない
半導体基板（サンプル１）と、表面レジスト塗布をし裏
面コートを行っていない半導体基板（サンプル２）と、
保護膜１８を形成しないでスピンナによってレジストコ
ートを行った半導体基板（サンプル３）と、本実施例の
半導体基板（サンプル４）についてのパーティクル（ピ
ンホールを含む）の発生状況をサーフスキャンによって
調べた。下表において×は当該工程を経ていないことを
示し、○は当該工程を経たことを示している。かかるホ
トリソグラフィ工程は、雰囲気の清浄度がクラス１００
で、それぞれの工程は次の条件で行なわれた。

（１）レジストコート工程 ネガレジストＯＭＲ−８５（３０ｃｐ）を、半導体基板
１１を５００Ｏｒｐｍで高速回転させながら塗布し、半
導体基板１９の表面側に７０００人の厚さにレジスト１
３を形成した。その後、１１０℃、２５秒のベーキング
を２回行った。

（２）アライメント工程 コンタクトアライナを用いて３．６ｍＷ／ａＪの照度で
３．０秒露光した。

（３）現像工程 現像液としてキシレンを用い１０秒間のスプレー現像を
行った。さらに、リンス液として酢酸ブチルで洗浄した
後、１５０℃、２５秒のベーキングを２回行った。

（３）保護膜塗布工程 固形分１５％のポリビニルアルコール溶液を５０Ｑ程度
半導体基板１１の表面に滴下し、半導体基板１１を３０
０Ｏｒｐｍで１０秒回転させて膜形成、乾燥を行った。

その後、１１０℃、２５秒のベーキングを２回行った。

これによって１００００人の膜厚を持つ保護膜１８を形
成した。

（４）裏面コート工程 ネガレジスｈ　ＯＭ　Ｒ−８５Ａ　（３０ｃ　ｐ　）を
、半導体基板１１を３０００ｒｐｍで高速回転させなが
ら半導体基板１９の裏面側に塗布し、１００００人の厚
さにレジスト１７を形成した。なお、この工程ではベー
キングを行わなかった。

（５）エツチング工程 エツチング液として１：９バツフアートフツ酸を用いて
６０分間のエツチングを行った。この工程ではピンホー
ルを太らせるため、かなりのオーバエツチングを行った
。

（６）洗浄工程 Ｈ，５ｏ４−Ｈ，Ｏ，（１１０℃）テノ洗浄、希フッ酸
での洗浄、ＮＨ，０Ｈ−Ｈ，Ｏ，（８０℃）での洗浄、
超音波洗浄、イソプロピルアルコールによる蒸気洗浄を
各々１０分間行った。

第３図（Ａ）〜（Ｄ）にはサンプル１、サンプル２．サ
ンプル３およびサンプル４に対応するパーティクルの発
生状況が示されている。なお、第３図（Ａ）〜（Ｄ）の
縦軸にはパーティクル数が、横軸にはパーティクルサイ
ズが示されている。

ここで、第３図（Ａ）のサンプル１にあっては、半導体
基板１１をホトリソグラフィ工程の雰囲気に放置したと
きの表面のパーティクル数がカウントされている。また
、第３図（Ｂ）〜（Ｄ）のサンプル２〜４では、パーテ
ィクルとは熱酸化膜１２に形成されたピンホールを意味
している。即ち、サンプル１〜４では、パーティクルに
よって傷付けられたフォトレジスト１３を用いてホトリ
ソグラフィ工程を行った後に熱酸化膜１２に生じたピン
ホールを計測した。この場合のピンホールはオーバエツ
チング（通常は１５分のエツチングであるが６０分のエ
ツチング）を行って実際よりもピンホールを太らせてい
る。

これらの図面からは、保護膜１８を形成しないでスピン
ナによってレジストコートを行ったサンプル３では２．
３１μボ以上のパーティクルの数が桁違いに多く、本実
施例の半導体基板即ちサンプル４では２．３１μイ以上
のパーティクルの数が著しく低減し、表面側レジスト１
３を設は裏面コートを行わないサンプル２と略同様のパ
ーティクル数となっていることが分かる。

また、第４図は保護膜１８の厚さとパーティクル数の関
係を示したもので、保護膜１８の厚さが厚いほどパーテ
ィクルの数が低減していることが確認される。この第４
図は４枚の半導体基板の平均値と変動幅を示している。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例では、半導体基板１１の裏面保護膜
の形成にあたって、半導体基板１１の表面側にポリビニ
ルアルコールから構成される水溶性保護膜を形成するよ
うにしているが、水溶性の樹脂としてセルロース誘導体
を用いるようにしても良い。

［発明の効果コ 本願において開示される発明のうち代表的なもの効果を
説明すれば下記のとおりである。

即ち、本発明は、半導体基板からのオートドーピングを
防止するために半導体基板の裏面に酸化膜からなるシー
ル膜を形成するにあたり、半８体基板の全面に酸化膜を
形成し、該半導体基板の表面側の上記酸化膜の上に写真
蝕刻用のレジスト膜を塗布し、さらに通常の該写真蝕刻
技術によって現像ベークし、さらに該レジスト膜の上に
水溶性樹脂を塗布し、次いで、半導体基板の裏面の酸化
膜の上にレジスト膜を塗布し、その後、水溶性樹脂を除
去し、上記レジストをマスクに上記酸化膜をエツチング
し、半導体基板の裏面に残った酸化膜を裏面シール膜と
して利用するようにしたので、チャッキングの際に半導
体基板１の表面側レジストに損傷を与えなくなる。した
がって、手作業によってレジスト塗布の必要がなくなり
、半導体装置の製造ラインの自動化およびスループット
の向上が図れることになる。

また本発明の方法は、手作業でホトレジストをパターン
ニングした熱酸化半導体基板の裏面にホトレジストコー
ティングを行う場合にも、直接基板表面のレジスト膜に
器具その他が接触することがないので、該レジスト膜の
保護及び表面への裏面コート用レジストの回り込み、汚
れの防止に効果的である。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は実施例の保護膜の形成工程およ
びレジスト塗布工程を示す半導体基板およびチャックの
一部縦断面図、 第２図（Ａ）〜（Ｘ）は実施例の各工程を示す縦断面図
、 第３図（Ａ）〜（Ｄ）は各種サンプルのパーティクルの
発生状況を示すグラフ、 第４図は保護膜の厚さとパーティクル数との関係を示す
グラフ、 第５図（Ａ）〜（Ｊ）は従来の半遵体辺造工程を示す半
導体基板の各工程での縦断面図。 第６図（Ａ）〜（Ｃ）は裏面シール膜の形成工程を示す
半導体基板の各工程での縦断面図である。 １１・・・・半導体基板、１２・・・・酸化膜、１３゜
１７・・・・レジスト、１８・・・・保護膜。 第１図 （Ａ） （Ｂ） 第２図 （Ａ） ＣＢ） （Ｅ） ／１３ 〜　− 〜−ト 〜−ト 第 図 ヘ　　−　〜 へ 二　へ 第 図 （Ｌ１３ （Ｖ） （Ｗ） （Ｘ） 第 図 １゜ ＰＶＡ瞭厚 （Ｘ１０００人） Ｏつ 峡 の 派 ４＠蚊／ｃｒｎ” ノぐ−ら２４　クル （４旧） ４歓／ｃｍ″ ノぐ−石咥イ　クル （４日） 峡 の 峡 植設／。ｍ２ ィＩＩ蓋史／ｃｍ２ へ〇−巧−Δクル（Ａ固） 第５図 （Ａ） （Ｅ３） 第 図 （Ｈ） （Ｊ）

Claims (1)

1. 【特許請求の範囲】 １、集積回路素子構造の気相単結晶成長時に、半導体基
   板からのオートドーピングを防止するために上記半導体
   基板の裏面に酸化膜からなるシール膜を形成するにあた
   り、半導体基板の表裏全面に酸化膜を形成し、上記半導
   体基板の表面側の上記酸化膜の上に写真蝕刻のためのレ
   ジストを塗布し、次いで、写真蝕刻技術によって現像し
   た後ベークし、さらに該レジストの上に水溶性樹脂から
   なる保護膜を形成し、次いで、上記半導体基板の裏面側
   の酸化膜の上にレジストを塗布し、その後、上記保護膜
   を除去し、残存する上記レジストを利用して上記半導体
   基板表面の酸化膜を該レジスト開孔パターンに従ってエ
   ッチングし、上記半導体基板の裏面に酸化膜からなる裏
   面シール膜を形成するようにしたことを特徴とするオー
   トドーピング防止用裏面シール膜の形成方法。 ２、上記水溶性樹脂としてポリビニルアルコール樹脂を
   用いたことを特徴とする請求項１記載のオートドーピン
   グ防止用裏面シール膜の形成方法。