JPH02201928A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH02201928A
JPH02201928A JP2004389A JP2004389A JPH02201928A JP H02201928 A JPH02201928 A JP H02201928A JP 2004389 A JP2004389 A JP 2004389A JP 2004389 A JP2004389 A JP 2004389A JP H02201928 A JPH02201928 A JP H02201928A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon film
pattern
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004389A
Other languages
English (en)
Inventor
Kenji Akimoto
健司 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004389A priority Critical patent/JPH02201928A/ja
Publication of JPH02201928A publication Critical patent/JPH02201928A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は多結晶シリコン膜又はポリサイド膜のパターン
を形成する方法に関し、特に多結晶シリコン膜の側壁を
有し上層のステップカバレッジを向上させたパターン形
成方法に関する。
[従来の技術] 従来、多結晶シリコン及びポリサイドのパターニングは
、へロカーボン系のガスを用いた反応性イオンエツチン
グにより行われている。この反応性イオンエツチングで
は、被エツチング物の膜質及び下地の状態により影響を
受けてエツチング形状が変化してしまうという難点があ
る。特に酸化膜と接した多結晶シリコン膜においては、
その界面付近でアンダーカットが生じ易く、エツチング
形状が下方の幅が狭い逆テーパー状になってしまう。ま
た、ポリサイド構造においては、シリサイド層に比して
多結晶シリコン層のエツチング速度が大きいために、こ
の多結晶シリコン層にサイドエツチングが入りやすく、
完全異方性エツチングが困難である。
[発明が解決しようとする課題] 上述したように、多結晶シリコン膜及びポリサイド膜の
反応性イオンエツチングによるパターン形成方法におい
ては、異方性エツチングが困難である。そして、このよ
うな逆テーパー状又はくびれ状の形状を有する下地パタ
ーン上に眉間膜を成長させると、この眉間膜のステップ
カバレッジが十分でなく、段部での配線切れ及び配線の
パターニング時にエツチング残りを生じ、不良が発生す
る可能性が高い。
本発明はかかる問題点に鑑みてなされたものであって、
上層のステップカバレッジを向上させることができ、上
層配線の配線切れ及びエツチング残りを防止することが
できるパターン形成方法を提供することを目的とする。
[課題を解決するための手段] 本発明に係るパターン形成方法は、多結晶シリコン膜又
はポリサイド膜のパターンを選択的に形成する工程と、
前記パターンを被覆して他の多結晶シリコン膜を成膜す
る工程と、この他の多結晶シリコン膜に不純物を導入す
る工程と、前記他の多結晶シリコン膜を異方性エツチン
グして前記パターンの側面に前記他の多結晶シリコン膜
による側壁を形成する工程とを有することを特徴とする
[作用コ 本発明においては、先ず多結晶シリコン膜及びポリサイ
ド膜のバターニング工程においてサイドエツチングが生
じた場合に、後工程でこのサイドエツチングを補正する
。即ち、前述のバターニングにより得られたパターンを
被覆するように他の多結晶シリコン膜を成長させ、この
他の多結晶シリコン膜に燐等の不純物を導入し、異方性
上・ソチングにより不用な部分をエッチバックして除去
する。これにより、前記パターンの側面のアンダーカッ
ト又はサイドエツチング領域にこの他の多結晶シリコン
膜を埋め込むことによって側壁を形成し、この側壁と前
記パターンとからなる異方性の高いパターン形状を得る
。この場合に、側壁形成用材料である多結晶ポリシリコ
ン膜はステ・ツブカバレッジが極めて高く、前記パター
ンのくびれ又はアンダーカットの部分にも十分成膜され
るので、上述の側壁を安定して形成することができる。
[実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
第1図(a)乃至(d)は本発明を多結晶シリコンゲー
トのパターン形成に適用した場合についての実施例を工
程順に示す断面図である。
第1図(a)に示すように基板1上に燐添加多結晶シリ
コン膜2を約6000人の厚さで成膜し、更にレジスト
3をパターン形成した後、このレジスト3をマスクとし
て、多結晶シリコン膜2をエツチングする。なお、基板
1の表面には酸化JlK(図示せず)が形成されている
。このエツチングは、例えば、反応ガスとして、ヘリウ
ムとフロン−115との混合ガスを使用し、反応性イオ
ンエツチングにより行う。この場合に、第1図(a)に
示すように、この反応ガスにより、多結晶シリコン膜2
のエツチング形状は、下地酸化膜との界面近傍でサイド
エツチングが生じて下方の部分の幅が狭くなり、逆テー
パーの形状となってしまう。
次に、第1図(b)に示すように、前述のエツチングに
際してマスクとして使用したレジスト3を剥離して除去
する。
その後、第1図(c)に示すように、多結晶シリコン膜
2のパターンを被覆するようにして側壁(サイドウオー
ル)形成用の他の多結晶シリコン膜4を成長させる。多
結晶シリコン膜4はステップカバレッジが良好であり、
この実施例のように前記パターンのアンダーカットされ
た部分にも成膜される。次いで、バターニングされた多
結晶シリコン膜2及びその上に成膜した他の多結晶シリ
コンM4に不純物拡散法を用い、燐をlX1020〜5
 X 1020cm−3の密度で導入する。
その後、第1図(d)に示すように、反応ガスとしてヘ
リウムとフロン−115との混合ガスを用いた反応性イ
オンエツチングにより多結晶シリコン膜4のエッチバッ
クを行い、多結晶シリコン膜2のパターンの側面に前述
のアンダーカット部分を埋め込む側壁多結晶シリコン膜
4aを形成する。
このようにエッチバックにより得られた側壁多結晶シリ
コン膜4aを含むパターンは下方程幅が広い順テーパー
形状となり、このパターン上に層間膜を形成した場合に
は、ステップカバレッジが良好であり、その段切れ及び
エツチング残り等を回避することができる。
次に、本発明をポリサイドゲートのパターン形成に適用
した場合の実施例について説明する。第2図(a)乃至
(d)は本実施例方法を工程順に示す断面図である。
先ず、第2図(a)に示すように、基板11上の全面に
厚さが2000人の燐添加多結晶シリコン膜12と、厚
さが2000人のタングステンシリサイド膜13とから
なるポリサイド膜10を成膜する。
そして、レジスト14をパターン形成した後、このレジ
スト14をマスクとして多結晶シリコン膜12及びタン
グステンシリサイド膜13をエツチングする。このエツ
チングも例えば反応性イオンエツチングにより行い、反
応ガスとしては六フッ化硫黄とフロン−115との混合
ガスを使用する。第2図(a)に示すように、この反応
ガスにより、ポリサイド膜10のエツチング形状は、多
結晶シリコン膜12においてサイドエツチングが生じた
ものとなっている。
次に、第2図(b)に示すように、エツチング後にマス
クであるレジスト14を剥離して除去する。
その後、第2図(C)に示すように、以上の工程により
得られた多結晶シリコン膜12及びタングステンシリサ
イド膜13からなるポリサイド膜10のパターンを被覆
するようにしてサイドウオール形成用の多結晶シリコン
膜15を成長させる。
そして、既にバターニングされたポリサイド膜10及び
そのうえに成膜した多結晶シリコン膜15に不純物拡散
法を用い、燐をlXl0”〜5×10”cta−’の密
度で導入する。その後、第2図(d)に示すように、反
応ガスとして六フッ化硫黄とフロン−115との混合ガ
スを用いた反応性イオンエツチングにより、多結晶シリ
コン[15をエッチバックしてポリサイド膜10(多結
晶シリコン膜12及びタングステンシリサイド膜13)
の側面に側壁多結晶シリコン膜15aを形成する。この
ようにエッチバックにより得られたポリサイド膜10及
び側壁多結晶シリコン膜15aからなるパターンは順テ
ーパー形状となり、眉間膜を形成する下地としては理想
的な形状となる。
[発明の効果] 以上説明したように本発明は多結晶シリコン又はポリサ
イドのパターンの側面におけるアンダーカット又はサイ
ドエツチングが生じた部分に他の多結晶シリコン膜を埋
め込むことにより前記アンダーカット又はサイドエツチ
ングの形状を補正すると共に、この他の多結晶シリコン
膜を異方性エツチングすることにより、前記側面に側壁
を形成するから、この側壁により順テーパーのパターン
形状を得ることができる。これにより、上層のステップ
カバレッジを向上させることができ、上層配線の配線切
れ及びエツチング残りが回避され、上層形成のための理
想的な下地形状を有するパターンを形成することができ
る。
【図面の簡単な説明】
第1図(a)乃至(d)は本発明の第1の実施例を工程
順に示す断面図、第2図(a)乃至(d)は本発明の第
2の実施例を工程順に示す断面図である。 1.11;基板、2,12;多結晶シリコン膜、3.1
4;レジスト、4a、15a;側壁多結晶シリコン膜、
10;ポリサイド膜、13:タングステンシリサイド膜

Claims (1)

    【特許請求の範囲】
  1. (1)多結晶シリコン膜又はポリサイド膜のパターンを
    選択的に形成する工程と、前記パターンを被覆して他の
    多結晶シリコン膜を成膜する工程と、この他の多結晶シ
    リコン膜に不純物を導入する工程と、前記他の多結晶シ
    リコン膜を異方性エッチングして前記パターンの側面に
    前記他の多結晶シリコン膜による側壁を形成する工程と
    を有することを特徴とするパターン形成方法。
JP2004389A 1989-01-30 1989-01-30 パターン形成方法 Pending JPH02201928A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004389A JPH02201928A (ja) 1989-01-30 1989-01-30 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004389A JPH02201928A (ja) 1989-01-30 1989-01-30 パターン形成方法

Publications (1)

Publication Number Publication Date
JPH02201928A true JPH02201928A (ja) 1990-08-10

Family

ID=12016029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004389A Pending JPH02201928A (ja) 1989-01-30 1989-01-30 パターン形成方法

Country Status (1)

Country Link
JP (1) JPH02201928A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477821B1 (ko) * 1997-12-30 2005-07-07 주식회사 하이닉스반도체 반도체소자의금속배선형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196734A (ja) * 1984-10-17 1986-05-15 アメリカン テレフォン アンド テレグラフ カムパニー ポリシリコン フイレツト
JPS63164339A (ja) * 1986-12-26 1988-07-07 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196734A (ja) * 1984-10-17 1986-05-15 アメリカン テレフォン アンド テレグラフ カムパニー ポリシリコン フイレツト
JPS63164339A (ja) * 1986-12-26 1988-07-07 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477821B1 (ko) * 1997-12-30 2005-07-07 주식회사 하이닉스반도체 반도체소자의금속배선형성방법

Similar Documents

Publication Publication Date Title
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
CA1227456A (en) Method for making submicron mask openings using sidewall and lift-off techniques
JPH07235590A (ja) 半導体装置の製造方法
JPH02201928A (ja) パターン形成方法
JPH05849B2 (ja)
JP2650313B2 (ja) ドライエッチング方法
JPH07130680A (ja) 半導体装置の製造方法
JPH0653334A (ja) 半導体装置の製造方法
JPH07297174A (ja) 半導体装置の製造方法
JPH0969495A (ja) 半導体装置の製造方法
JPH05283407A (ja) 半導体装置の製造方法
US5702978A (en) Sloped silicon nitride etch for smoother field oxide edge
JP3868627B2 (ja) 半導体基板の製造方法
US7205243B2 (en) Process for producing a mask on a substrate
JP2001332510A (ja) 半導体装置およびその製造方法
JPH08274078A (ja) エッチング方法
JP2894345B2 (ja) 半導体装置の製造方法
JPH0318023A (ja) 半導体装置の製造方法
US20040014311A1 (en) Method for manufacturing a semiconductor device
KR910006091B1 (ko) 반도체 장치의 제조방법
JP3057511B2 (ja) 凹部の埋め込み工程を有する半導体装置の製造方法
JPH0950987A (ja) 半導体装置及びその製造方法
JPH10214887A (ja) 半導体装置の製造方法
JPH06151352A (ja) 半導体装置の製造方法