JPH06151352A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06151352A JPH06151352A JP29944292A JP29944292A JPH06151352A JP H06151352 A JPH06151352 A JP H06151352A JP 29944292 A JP29944292 A JP 29944292A JP 29944292 A JP29944292 A JP 29944292A JP H06151352 A JPH06151352 A JP H06151352A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact
- oxide film
- wiring
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 12
- 239000011229 interlayer Substances 0.000 abstract description 11
- 238000001020 plasma etching Methods 0.000 abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 238000007796 conventional method Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】セルフアライメントコンタクトプラズマエッチ
ングを行う場合に、オーバーエッチングに対するプロセ
スマージンを増大させることを目的とする。 【構成】層間膜の一部に窒化膜４を使用し、コンタクト
プラズマエッチングの際に酸化膜３、５、６との選択比
を制御することにより、オーバーエッチングに対するス
トッパーとして利用し、プロセスマージンを拡大する。
ングを行う場合に、オーバーエッチングに対するプロセ
スマージンを増大させることを目的とする。 【構成】層間膜の一部に窒化膜４を使用し、コンタクト
プラズマエッチングの際に酸化膜３、５、６との選択比
を制御することにより、オーバーエッチングに対するス
トッパーとして利用し、プロセスマージンを拡大する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にコンタクトホール形成方法に関する。
関し、特にコンタクトホール形成方法に関する。
【０００２】
【従来の技術】配線間にコンタクトを開孔するにあた
り、コンタクトの目ズレによる当該配線とコンタクト開
孔後に形成される配線とのショートを防止するため、次
の従来技術がある。図５により従来の半導体装置の製造
方法を説明する。まず、図５（ａ）に示す様に、酸化膜
３をその上部に位置せしめる配線多結晶シリコン２を形
成後、図５（ｂ）に示すように多結晶シリコン２、酸化
膜３の側面に酸化膜にてサイドウォール５を形成し、更
に、図５（ｃ）に示すように、上面に層間膜として酸化
膜６をＣＶＤ成長せしめ、次いでホトレジストによりコ
ンタクトパターンをパターニングしたマスク７を形成
し、図５（ｄ）に示す断面構造を得る。
り、コンタクトの目ズレによる当該配線とコンタクト開
孔後に形成される配線とのショートを防止するため、次
の従来技術がある。図５により従来の半導体装置の製造
方法を説明する。まず、図５（ａ）に示す様に、酸化膜
３をその上部に位置せしめる配線多結晶シリコン２を形
成後、図５（ｂ）に示すように多結晶シリコン２、酸化
膜３の側面に酸化膜にてサイドウォール５を形成し、更
に、図５（ｃ）に示すように、上面に層間膜として酸化
膜６をＣＶＤ成長せしめ、次いでホトレジストによりコ
ンタクトパターンをパターニングしたマスク７を形成
し、図５（ｄ）に示す断面構造を得る。
【０００３】次に図５（ｅ）に示すようにホトレジスト
マスク７を用い、酸化膜６と酸化膜３の膜厚分をわずか
に下回るエッチング量にて異方性にてドライエッチング
を行うと同図のような断面構造の半導体装置が得られ、
配線多結晶シリコン２に接触すること無く次の配線形成
が可能となるコンタクトが形成される。以下この従来技
術をセルフアライメントコンタクト形成法と称する。
マスク７を用い、酸化膜６と酸化膜３の膜厚分をわずか
に下回るエッチング量にて異方性にてドライエッチング
を行うと同図のような断面構造の半導体装置が得られ、
配線多結晶シリコン２に接触すること無く次の配線形成
が可能となるコンタクトが形成される。以下この従来技
術をセルフアライメントコンタクト形成法と称する。
【０００４】
【発明が解決しようとする課題】しかし、この従来のセ
ルフアライメントコンタクト構造では図５（ｅ）に示す
様にコンタクトドライエッチング時のオーバーエッチに
より、サイドウォールの膜減りが著しく、ついには配線
多結晶シリコンがコンタクト内に現れてしまう。図６に
酸化膜３の膜厚を２００ｎｍ、酸化膜層間膜６膜厚を２
００ｎｍとしたときの、オーバーエッチ量と配線酸化膜
を１６で表し、配線多結晶シリコンを１１としたとき、
多結晶シリコン〜コンタクト間の酸化膜最小膜厚ａの関
係を示す。通常コンタクトエッチング時には、抜け不良
防止の目的から５０％以上のオーバーエッチを行うが、
図６より６０％のオーバーエッチで既にコンタクト内に
配線多結晶シリコンが現れていまう為、充分にオーバー
エッチを行うことができないという問題を生じた。
ルフアライメントコンタクト構造では図５（ｅ）に示す
様にコンタクトドライエッチング時のオーバーエッチに
より、サイドウォールの膜減りが著しく、ついには配線
多結晶シリコンがコンタクト内に現れてしまう。図６に
酸化膜３の膜厚を２００ｎｍ、酸化膜層間膜６膜厚を２
００ｎｍとしたときの、オーバーエッチ量と配線酸化膜
を１６で表し、配線多結晶シリコンを１１としたとき、
多結晶シリコン〜コンタクト間の酸化膜最小膜厚ａの関
係を示す。通常コンタクトエッチング時には、抜け不良
防止の目的から５０％以上のオーバーエッチを行うが、
図６より６０％のオーバーエッチで既にコンタクト内に
配線多結晶シリコンが現れていまう為、充分にオーバー
エッチを行うことができないという問題を生じた。
【０００５】本発明の目的は、セルフアライメントコン
タクト工程で、コンタクトエッチングの際のオーバーエ
ッチングに対するプロセスマージンを増加させ、上記工
程での抜け不良、及び配線多結晶シリコンとのショート
不良を大幅に改善できる半導体装置の製造方法を提供す
ることにある。
タクト工程で、コンタクトエッチングの際のオーバーエ
ッチングに対するプロセスマージンを増加させ、上記工
程での抜け不良、及び配線多結晶シリコンとのショート
不良を大幅に改善できる半導体装置の製造方法を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、セルフアライメントコンタクト工程におい
て、コンタクトエッチング時のストッパーとして層間膜
の一部に窒化膜を備えた構造としエッチングすることを
特徴としている。
造方法は、セルフアライメントコンタクト工程におい
て、コンタクトエッチング時のストッパーとして層間膜
の一部に窒化膜を備えた構造としエッチングすることを
特徴としている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を説明するために工程順に
示した半導体チップの断面図である。
る。図１は本発明の一実施例を説明するために工程順に
示した半導体チップの断面図である。
【０００８】まず図１（ａ）に示すように、半導体基板
１の上に配線多結晶シリコン２及び酸化膜３を形成す
る。次に窒化膜４をＣＶＤ成長させてから、酸化膜サイ
ドウォール５を形成し、更に酸化膜層間膜６を成長さ
せ、ホトレジストによるマスク７を形成する。この状態
から低周波ナローギャップタイプのドライコンタクトエ
ッチャーにより、異方性エッチングを行うと、図１
（ｂ）に示す様な形状を得る。低周波ナローギャップタ
イプのドライコンタクトエッチャーを使用すると、酸化
膜／窒化膜の選択比を５以上にまで制御できるので、オ
ーバーエッチ量を増加させても配線多結晶シリコンがコ
ンタクトホール内に現れにくく、更にマスクの目ずれに
対してもそのマージンが確保できる。今酸化膜３を２０
０ｎｍ、窒化膜４を５０ｎｍ、酸化膜層間膜６を２００
ｎｍとしたときの、オーバーエッチ量と配線多結晶シリ
コン〜コンタクト間の最小膜厚ａの関係を図２に示す。
図２からわかるように、１００％のオーバーエッチを行
っても配線多結晶シリコン〜コンタクト間に４０ｎｍの
最小層間膜厚を確保することができる。
１の上に配線多結晶シリコン２及び酸化膜３を形成す
る。次に窒化膜４をＣＶＤ成長させてから、酸化膜サイ
ドウォール５を形成し、更に酸化膜層間膜６を成長さ
せ、ホトレジストによるマスク７を形成する。この状態
から低周波ナローギャップタイプのドライコンタクトエ
ッチャーにより、異方性エッチングを行うと、図１
（ｂ）に示す様な形状を得る。低周波ナローギャップタ
イプのドライコンタクトエッチャーを使用すると、酸化
膜／窒化膜の選択比を５以上にまで制御できるので、オ
ーバーエッチ量を増加させても配線多結晶シリコンがコ
ンタクトホール内に現れにくく、更にマスクの目ずれに
対してもそのマージンが確保できる。今酸化膜３を２０
０ｎｍ、窒化膜４を５０ｎｍ、酸化膜層間膜６を２００
ｎｍとしたときの、オーバーエッチ量と配線多結晶シリ
コン〜コンタクト間の最小膜厚ａの関係を図２に示す。
図２からわかるように、１００％のオーバーエッチを行
っても配線多結晶シリコン〜コンタクト間に４０ｎｍの
最小層間膜厚を確保することができる。
【０００９】図３は本発明の他の実施例を説明するため
に工程順に示した半導体チップの断面図である。本実施
例はセルフアライメントコンタクト工程において、サイ
ドウォールを窒化膜により形成した場合の実施例であ
る。
に工程順に示した半導体チップの断面図である。本実施
例はセルフアライメントコンタクト工程において、サイ
ドウォールを窒化膜により形成した場合の実施例であ
る。
【００１０】このチップ製造に当たっては図３（ａ）に
示すように半導体基板１上に配線多結晶シリコン２およ
び酸化膜３を形成した後、サイドウォール８を窒化膜に
より形成し、更に、実施例１と同様に酸化膜層間膜６を
成長させ、マスク７を形成する。この状態から低周波ナ
ローギャップのドライコンタクトエッチャーにより異方
性エッチングを行うと図３（ｂ）に示す様な形状を得
る。低周波ナローギャップのドライコンタクトエッチャ
ーを使用すると、実施例１と同様、酸化膜／窒化膜の選
択比を高く設定できるので、オーバーエッチングに対す
るプロセスマージンが増大する。今酸化膜３を２００ｎ
ｍ、酸化膜層間膜６を２００ｎｍとしたときのオーバー
エッチ量と、配線多結晶シリコン〜コンタクト間の最小
膜厚ａ関係を図４に示す。
示すように半導体基板１上に配線多結晶シリコン２およ
び酸化膜３を形成した後、サイドウォール８を窒化膜に
より形成し、更に、実施例１と同様に酸化膜層間膜６を
成長させ、マスク７を形成する。この状態から低周波ナ
ローギャップのドライコンタクトエッチャーにより異方
性エッチングを行うと図３（ｂ）に示す様な形状を得
る。低周波ナローギャップのドライコンタクトエッチャ
ーを使用すると、実施例１と同様、酸化膜／窒化膜の選
択比を高く設定できるので、オーバーエッチングに対す
るプロセスマージンが増大する。今酸化膜３を２００ｎ
ｍ、酸化膜層間膜６を２００ｎｍとしたときのオーバー
エッチ量と、配線多結晶シリコン〜コンタクト間の最小
膜厚ａ関係を図４に示す。
【００１１】実施例２は、窒化膜によるサイドウォール
形成後、ダメージ層除去工程を追加した場合、サイドウ
ォールの形状変化が懸念される反面、図４に示す様に実
施例１に比べ配線多結晶シリコン〜コンタクト間の最小
膜厚ａを確保し易いという効果を有する。
形成後、ダメージ層除去工程を追加した場合、サイドウ
ォールの形状変化が懸念される反面、図４に示す様に実
施例１に比べ配線多結晶シリコン〜コンタクト間の最小
膜厚ａを確保し易いという効果を有する。
【００１２】
【発明の効果】以上説明した様に本発明は、セルフアラ
イメントコンタクト工程で層間膜の一部に窒化膜を使用
し、コンタクトエッチングの際のオーバーエッチングに
対するプロセスマージンを増加させたので、セルフアラ
イメントコンタクトエッチング時の抜け不良、及び配線
多結晶シリコンとのショートが原因だった従来構造の歩
留を５０％から９０％に改善するといった結果を有す
る。
イメントコンタクト工程で層間膜の一部に窒化膜を使用
し、コンタクトエッチングの際のオーバーエッチングに
対するプロセスマージンを増加させたので、セルフアラ
イメントコンタクトエッチング時の抜け不良、及び配線
多結晶シリコンとのショートが原因だった従来構造の歩
留を５０％から９０％に改善するといった結果を有す
る。
【図１】本発明の一実施例を説明するために工程順に示
した半導体チップの断面図である。
した半導体チップの断面図である。
【図２】図１における第１の実施例におけるオーバーエ
ッチ量と最小膜厚の関係を示す図である。
ッチ量と最小膜厚の関係を示す図である。
【図３】本発明の他の実施例を説明するために工程順に
示した半導体チップの断面図である。
示した半導体チップの断面図である。
【図４】図３における第２の実施例のオーバーエッチ量
と最小膜厚の関係を示す図である。
と最小膜厚の関係を示す図である。
【図５】従来の半導体装置の製造方法を説明するために
工程順に示した半導体チップの断面図である。
工程順に示した半導体チップの断面図である。
【図６】図５の従来例におけるオーバーエッチ量と最小
膜厚の関係を示す図である。
膜厚の関係を示す図である。
１ 半導体基板 ２ 配線多結晶シリコン ３ 酸化膜 ４ 窒化膜 ５ サイドウォール（酸化膜） ６ 層間膜 ７ マスク（ホトレジスト） ８ サイドウォール（窒化膜） １１ 配線多結晶シリコン １２ 配線膜＋窒化膜 １３ 窒化膜 １４ 酸化膜 １５ マスク ａ 最小膜厚
Claims (1)
- 【請求項１】 絶縁膜にコンタクトホールを形成する半
導体装置の製造方法において、コンタクトホール開孔領
域の一部に前記絶縁膜よりもエッチレートが遅い絶縁膜
を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299442A JP2900729B2 (ja) | 1992-11-10 | 1992-11-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299442A JP2900729B2 (ja) | 1992-11-10 | 1992-11-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151352A true JPH06151352A (ja) | 1994-05-31 |
| JP2900729B2 JP2900729B2 (ja) | 1999-06-02 |
Family
ID=17872637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299442A Expired - Lifetime JP2900729B2 (ja) | 1992-11-10 | 1992-11-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900729B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187529A (ja) * | 1997-06-30 | 1999-03-30 | St Microelectron Inc | 集積回路コンタクト |
| KR100523014B1 (ko) * | 1998-02-23 | 2005-10-19 | 소니 가부시끼 가이샤 | 반도체 장치의 제조 방법 |
-
1992
- 1992-11-10 JP JP4299442A patent/JP2900729B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187529A (ja) * | 1997-06-30 | 1999-03-30 | St Microelectron Inc | 集積回路コンタクト |
| KR100523014B1 (ko) * | 1998-02-23 | 2005-10-19 | 소니 가부시끼 가이샤 | 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2900729B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5034351A (en) | Process for forming a feature on a substrate without recessing the surface of the substrate | |
| US20050127453A1 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| KR20010058774A (ko) | 반도체 소자의 제조 방법 | |
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| KR100190261B1 (ko) | 집적회로의 게이트 스택 제조 방법 | |
| JP3953726B2 (ja) | 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法 | |
| JP2001217200A (ja) | 半導体装置の製造方法 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| US20040121593A1 (en) | Method for manufacturing semiconductor device through use of mask material | |
| JPH09120954A (ja) | 半導体装置の製造方法 | |
| JPH07201830A (ja) | 半導体装置の製造方法 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| JPS63260134A (ja) | スル−・ホ−ルの形成方法 | |
| KR0174984B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| JP2003007819A (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| KR100197657B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| JPH08274078A (ja) | エッチング方法 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR0153616B1 (ko) | 포토레지스터 에치 백 스텝의 안정화 방법 | |
| KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990216 |