JPH02202028A - 薄膜トランジスターの製造方法 - Google Patents
薄膜トランジスターの製造方法Info
- Publication number
- JPH02202028A JPH02202028A JP1021404A JP2140489A JPH02202028A JP H02202028 A JPH02202028 A JP H02202028A JP 1021404 A JP1021404 A JP 1021404A JP 2140489 A JP2140489 A JP 2140489A JP H02202028 A JPH02202028 A JP H02202028A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- semiconductor thin
- implanted
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体工業における半導体素子製造方法に関
するものであり、特に薄膜トランジスターの製造方法に
おいて、ソース・ドレイン部形成に関するものである。
するものであり、特に薄膜トランジスターの製造方法に
おいて、ソース・ドレイン部形成に関するものである。
従来の技術
従来の薄膜トランジスターの製造を第４図に示す。第４
図において、４０１は石英・ガラス等の基体、４０２は
ゲート電極金属、４０３はゲート絶縁膜、４０４は非晶
質シリコン薄膜、４０５は保護絶縁膜、４０６はｎ型の
低抵抗非晶質シリコン膜のドーピング層である。
図において、４０１は石英・ガラス等の基体、４０２は
ゲート電極金属、４０３はゲート絶縁膜、４０４は非晶
質シリコン薄膜、４０５は保護絶縁膜、４０６はｎ型の
低抵抗非晶質シリコン膜のドーピング層である。
第４図に示すように非晶質シリコンを用いた薄膜トラン
ジスターの製造においては、ガラスなどの基体４０１上
にゲート電極４０２を形成し、ゲート絶縁膜４０３．非
晶質シリコン薄ＷＩ：４０４゜保護層４０５を堆積した
後に（ａ）、保護層４０５がマスクとなるようにエツチ
ングし、ｎ型の低抵抗非晶質シリコン膜４０６を堆積し
くｂ）、ソース・ドレイン部を形成するという方法が用
いられていた。
ジスターの製造においては、ガラスなどの基体４０１上
にゲート電極４０２を形成し、ゲート絶縁膜４０３．非
晶質シリコン薄ＷＩ：４０４゜保護層４０５を堆積した
後に（ａ）、保護層４０５がマスクとなるようにエツチ
ングし、ｎ型の低抵抗非晶質シリコン膜４０６を堆積し
くｂ）、ソース・ドレイン部を形成するという方法が用
いられていた。
またイオンの質量分離を行ったイオン注入により、はう
素（Ｂ）・リン（Ｐ）・砒素（Ａｓ）などの不純物元素
のみからなるイオンを半導体薄膜に打ち込み、ドーピン
グ層を形成し、ソース・ドレイン部を形成する方法が用
いられていた。例えば非晶質シリコンの場合、打ち込み
時に３００℃程度に加熱したり［米国特許４１８９７４
０号コ、或は他結晶シリコンの場合打ち込み後の９００
℃程度の熱処理を行うことによって、ドーピング層を形
成するという方法が用いられていた。
素（Ｂ）・リン（Ｐ）・砒素（Ａｓ）などの不純物元素
のみからなるイオンを半導体薄膜に打ち込み、ドーピン
グ層を形成し、ソース・ドレイン部を形成する方法が用
いられていた。例えば非晶質シリコンの場合、打ち込み
時に３００℃程度に加熱したり［米国特許４１８９７４
０号コ、或は他結晶シリコンの場合打ち込み後の９００
℃程度の熱処理を行うことによって、ドーピング層を形
成するという方法が用いられていた。
さらに、Ｂ１１Ｐ１１ＡＳなどの不純物元素、及び水素
のイオンを質量分離せずにドーピングし、ソースＯドレ
イン部を形成するために、水素希釈のドーピングガスを
放電分解し、生成したイオンを打ち込むという方法［Ａ
、Ｙｏｓｈｌｄａ、 Ｋ、 ５ｅｔｓｕｎｅ、 Ｔ、
Ｈｌｒａｏ ：アイ イイイ エレクトロン テ゛
バイス レター （ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄ
ｅｖｌｃｅ Ｌｅｔｔｅｒ）、ＥＤＬ−９（１９８８）
ｐ、９０コ が、 用いられていた。
のイオンを質量分離せずにドーピングし、ソースＯドレ
イン部を形成するために、水素希釈のドーピングガスを
放電分解し、生成したイオンを打ち込むという方法［Ａ
、Ｙｏｓｈｌｄａ、 Ｋ、 ５ｅｔｓｕｎｅ、 Ｔ、
Ｈｌｒａｏ ：アイ イイイ エレクトロン テ゛
バイス レター （ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄ
ｅｖｌｃｅ Ｌｅｔｔｅｒ）、ＥＤＬ−９（１９８８）
ｐ、９０コ が、 用いられていた。
発明が解決しようとする課題
従来の薄膜トランジスターの製造方法において、ｎ型の
低抵抗非晶質シリコン膜を堆積し、ソース・ドレイン部
を形成する方法は、ソース・ドレイン領域以外に堆積さ
れたｎ型の低抵抗非晶質シリコン膜を除去しなければな
らず、工程が増えるという課題、及び除去のためのエツ
チングの終点制御が困難であり、ｎ型の低抵抗非晶質シ
リコン膜のオーバーエツチングや、エツチング不足等が
発生し、歩留まりを下げるという課題があった。また、
この方法では、低抵抗非晶質シリコン膜とチャンネル（
電子の通り道）との間に非晶質シリコン膜の膜厚骨の距
離があり、直列抵抗が大きくなるという課題がある。さ
らに、ｐ型の薄膜トランジスターが製造できないという
課題があった。
低抵抗非晶質シリコン膜を堆積し、ソース・ドレイン部
を形成する方法は、ソース・ドレイン領域以外に堆積さ
れたｎ型の低抵抗非晶質シリコン膜を除去しなければな
らず、工程が増えるという課題、及び除去のためのエツ
チングの終点制御が困難であり、ｎ型の低抵抗非晶質シ
リコン膜のオーバーエツチングや、エツチング不足等が
発生し、歩留まりを下げるという課題があった。また、
この方法では、低抵抗非晶質シリコン膜とチャンネル（
電子の通り道）との間に非晶質シリコン膜の膜厚骨の距
離があり、直列抵抗が大きくなるという課題がある。さ
らに、ｐ型の薄膜トランジスターが製造できないという
課題があった。
イオンの質量分離を行ったイオン注入により、Ｂ（はう
素）−Ｐ（リン）ｅＡｓ （砒素）などの不純物元素の
みからなるイオンを打ち込み、その後の９００℃程度の
熱処理によって打ち込んだ不純物を活性化し、ソース拳
ドレイン部を形成するという方法は、以下のような課題
がある。まずイオンの質量分離を行ったイオン注入を行
なうことから、装置が複雑で高価なものとなり、製造コ
ストが高いものとなるという課題があった。また、この
方式のイオン注入では、イオンをビーム状に絞ることか
ら、大面積処理が困難であるという課題があった。
素）−Ｐ（リン）ｅＡｓ （砒素）などの不純物元素の
みからなるイオンを打ち込み、その後の９００℃程度の
熱処理によって打ち込んだ不純物を活性化し、ソース拳
ドレイン部を形成するという方法は、以下のような課題
がある。まずイオンの質量分離を行ったイオン注入を行
なうことから、装置が複雑で高価なものとなり、製造コ
ストが高いものとなるという課題があった。また、この
方式のイオン注入では、イオンをビーム状に絞ることか
ら、大面積処理が困難であるという課題があった。
さらに、水素希釈のドーピングガスを放電分解し、生成
したイオンを打ち込むという方法は、同時に水素イオン
や水素のラジカル（活性種）が大量に試料に照射φ注入
されるため、薄膜トランジスターの半導体薄膜が化学的
にエツチングされ、歩留まりを下げるという課題や、過
剰の水素が半導体薄膜に入り非晶質シリコンなどの膜の
特性を変化させるという課題、作製した薄膜トランジス
ターの特性が劣化しやすくなるなどの課題があった。
したイオンを打ち込むという方法は、同時に水素イオン
や水素のラジカル（活性種）が大量に試料に照射φ注入
されるため、薄膜トランジスターの半導体薄膜が化学的
にエツチングされ、歩留まりを下げるという課題や、過
剰の水素が半導体薄膜に入り非晶質シリコンなどの膜の
特性を変化させるという課題、作製した薄膜トランジス
ターの特性が劣化しやすくなるなどの課題があった。
課題を解決するための手段
以上の課題を解決するために本発明に係る薄膜トランジ
スターの製造方法は、基体上に形成された、ゲート電極
、ゲート絶縁膜、半導体薄膜、ソース・ドレイン電極か
ら少なくとも構成された薄膜トランジスターの製造にお
いて、ドーピングを行う不純物元素を含む気体とヘリウ
ム（Ｈｅ）との混合気体の放電分解によって生ずるイオ
ンを、前記半導体薄膜に打ち込み、前記ソース・ドレイ
ン電極の接触層を形成するという手段を用いる。
スターの製造方法は、基体上に形成された、ゲート電極
、ゲート絶縁膜、半導体薄膜、ソース・ドレイン電極か
ら少なくとも構成された薄膜トランジスターの製造にお
いて、ドーピングを行う不純物元素を含む気体とヘリウ
ム（Ｈｅ）との混合気体の放電分解によって生ずるイオ
ンを、前記半導体薄膜に打ち込み、前記ソース・ドレイ
ン電極の接触層を形成するという手段を用いる。
すなわち本発明は、薄膜トランジスターの製造において
、ソース・ドレイン部の低抵抗層の形成のために、ドー
ピングを行う不純物元素を含む気体と、Ｈｅとの混合気
体を放電分解し、この放電分解によって生ずるイオン、
すなわちドーピングを行なう不純物元素を含むイオンと
ヘリウムイオンを、同時に半導体薄膜に打ち込むという
ものである。
、ソース・ドレイン部の低抵抗層の形成のために、ドー
ピングを行う不純物元素を含む気体と、Ｈｅとの混合気
体を放電分解し、この放電分解によって生ずるイオン、
すなわちドーピングを行なう不純物元素を含むイオンと
ヘリウムイオンを、同時に半導体薄膜に打ち込むという
ものである。
作用
まず、Ｈｅを希釈ガスとして用いることにより、他の希
釈ガスと比較してドーピングガスがよく分解され、不純
物元素を含むイオンの数が多くなり、ドーピングを効率
よく行なうことが可能となる。
釈ガスと比較してドーピングガスがよく分解され、不純
物元素を含むイオンの数が多くなり、ドーピングを効率
よく行なうことが可能となる。
なおこのときに打ち込まれるヘリウムイオンは、ドーピ
ング層の電気抵抗を小さくするように作用する。以上の
ことから実施例で述べるように、短時間処理で低抵抗ド
ーピング層が得られる。また、希釈ガスとしてＨｅを用
いることにより、過剰の水素イオンやラジカルが試料に
照射・注入することがない。
ング層の電気抵抗を小さくするように作用する。以上の
ことから実施例で述べるように、短時間処理で低抵抗ド
ーピング層が得られる。また、希釈ガスとしてＨｅを用
いることにより、過剰の水素イオンやラジカルが試料に
照射・注入することがない。
次に、低抵抗のドーピング層が半導体層内に形成できる
ことから、薄膜トランジスタのチャンネル部とソース・
ドレインが直結するため、直列抵抗がきわめて少ない。
ことから、薄膜トランジスタのチャンネル部とソース・
ドレインが直結するため、直列抵抗がきわめて少ない。
さらに、ドーピングを行う不純物元素を含む気体とＮ
Ｈｅとの混合気体を放電分解し、この放電分解によっ
て生ずるイオンを限定せずに、−括して半導体薄膜へ打
ち込むことから、イオンの質量分離が不用であり、装置
は簡易なものとなる。そのため、第１図に示す装置を用
いることによって１大面積に対するドーピングが可能で
あり、薄膜トランジスターの製造の生産性が向上する。
Ｈｅとの混合気体を放電分解し、この放電分解によっ
て生ずるイオンを限定せずに、−括して半導体薄膜へ打
ち込むことから、イオンの質量分離が不用であり、装置
は簡易なものとなる。そのため、第１図に示す装置を用
いることによって１大面積に対するドーピングが可能で
あり、薄膜トランジスターの製造の生産性が向上する。
実施例
以下図面を用いて本発明についてさらに詳しく説明する
。
。
第１図は、本発明に係る薄膜トランジスターの製造方法
を実施するプラズマ処理装置の概略構成図である。ガス
ボンベ１０５−Ａのジボラン（Ｂ、Ｈ６）、ホスフィン
（ＰＨａ）、三弗化りん（ＰＦ６）、三弗化はう素（Ｂ
Ｆ３）−アルシン（ＡｓＨＳ）等の純ガスのうちの一種
類からなるドーピングガス、及びガスポンベ１０５−Ｂ
のＨｅの混合ガスを、放電室１０２ヘガス導入管１０３
から導入する。この混合ガスを、高周波電極１０７によ
って供給する高周波電力、及び電磁石１０８によって供
給される磁場を用いて放電分解する。そして第１の電極
１１０．第２の電極１１１に印加される直流電圧によっ
て、放電分解により生じた高励起のプラズマ１０９中の
イオン１１５を加速し、試料室１０２内の基板台１１６
上の試料１１７に注入・ドーピングを行う。なお発明者
らは、このような装置（基板室内の基板台の直径＝３２
ｃｍ）を用いて、９枚の３インチシリコンウェハーに一
括して不純物のドーピングを行ったところ、シート抵抗
で測定したドーピングの均一性が±３％と、大面積に対
する均一なドーピング及びプラズマ処理が行えることを
実験により確認している。
を実施するプラズマ処理装置の概略構成図である。ガス
ボンベ１０５−Ａのジボラン（Ｂ、Ｈ６）、ホスフィン
（ＰＨａ）、三弗化りん（ＰＦ６）、三弗化はう素（Ｂ
Ｆ３）−アルシン（ＡｓＨＳ）等の純ガスのうちの一種
類からなるドーピングガス、及びガスポンベ１０５−Ｂ
のＨｅの混合ガスを、放電室１０２ヘガス導入管１０３
から導入する。この混合ガスを、高周波電極１０７によ
って供給する高周波電力、及び電磁石１０８によって供
給される磁場を用いて放電分解する。そして第１の電極
１１０．第２の電極１１１に印加される直流電圧によっ
て、放電分解により生じた高励起のプラズマ１０９中の
イオン１１５を加速し、試料室１０２内の基板台１１６
上の試料１１７に注入・ドーピングを行う。なお発明者
らは、このような装置（基板室内の基板台の直径＝３２
ｃｍ）を用いて、９枚の３インチシリコンウェハーに一
括して不純物のドーピングを行ったところ、シート抵抗
で測定したドーピングの均一性が±３％と、大面積に対
する均一なドーピング及びプラズマ処理が行えることを
実験により確認している。
第２図は、本発明に係る薄膜トランジスターの製造方法
において、ソース会ドレイン部の形成のために形成した
、非晶質シリコンのドーピング層の電気伝導度を示して
いる。装置として第１図の装置を用い、加速電圧は６ｋ
Ｖ、 イオン電流密度は１６μＡ／ｃｍ−２としてい
る。第２図においてＡの領域は、５％Ｂ ｅ Ｈｅを用
いて形成したｐ型ドーピング層、Ｃの領域は５％ＰＨａ
を用いて形成したｎ型ドーピング層、Ｂの領域はドーピ
ング前の非晶質シリコン薄膜である。第２図に示すよう
に、約１分程度のドーピングによって、電気伝導率は１
０６倍に高くなることを発明者らは発見した。
において、ソース会ドレイン部の形成のために形成した
、非晶質シリコンのドーピング層の電気伝導度を示して
いる。装置として第１図の装置を用い、加速電圧は６ｋ
Ｖ、 イオン電流密度は１６μＡ／ｃｍ−２としてい
る。第２図においてＡの領域は、５％Ｂ ｅ Ｈｅを用
いて形成したｐ型ドーピング層、Ｃの領域は５％ＰＨａ
を用いて形成したｎ型ドーピング層、Ｂの領域はドーピ
ング前の非晶質シリコン薄膜である。第２図に示すよう
に、約１分程度のドーピングによって、電気伝導率は１
０６倍に高くなることを発明者らは発見した。
第１図は、本発明に係る薄膜トランジスターの製造方法
の他の実施例の概略構成図である。ガラス等の基体３０
１上にゲート電極となるＯｒなどの金属薄膜３０２を堆
積−蝕刻して形成した後に、ゲート絶縁膜となるシリコ
ン窒化膜３０３、能動層となる非晶質シリコン薄膜３０
４、保護膜となるシリコン窒化膜３０５を、プラズマＣ
ＶＤ法により連続形成しくａ）、第４図の場合ように膜
３０５を選択的に蝕刻する。この後にシリコン窒化膜３
０５をマスクとし、例えばＰＨＩ とＨｅの混合ガスの
放電分解により発生するイオン３０６゜３０７を質量分
離せずに打ち込んでドーピングしくｂ）、ｎ型のドーピ
ング層３０８を形成する（Ｃ）。この場合窒化シリコン
膜３０５の電気伝導率を上げないため、ｎ型の低抵抗非
晶質シリコン膜を堆積し、ソース・ドレイン部を形成す
る方法を用いる場合（第４図）のような、エツチング処
理が不要である。また以上のようにして作製した薄膜ト
ランジスターは、チャンネル部とソース・ドレインが直
結しているため、直列抵抗がきわめて少ない。
の他の実施例の概略構成図である。ガラス等の基体３０
１上にゲート電極となるＯｒなどの金属薄膜３０２を堆
積−蝕刻して形成した後に、ゲート絶縁膜となるシリコ
ン窒化膜３０３、能動層となる非晶質シリコン薄膜３０
４、保護膜となるシリコン窒化膜３０５を、プラズマＣ
ＶＤ法により連続形成しくａ）、第４図の場合ように膜
３０５を選択的に蝕刻する。この後にシリコン窒化膜３
０５をマスクとし、例えばＰＨＩ とＨｅの混合ガスの
放電分解により発生するイオン３０６゜３０７を質量分
離せずに打ち込んでドーピングしくｂ）、ｎ型のドーピ
ング層３０８を形成する（Ｃ）。この場合窒化シリコン
膜３０５の電気伝導率を上げないため、ｎ型の低抵抗非
晶質シリコン膜を堆積し、ソース・ドレイン部を形成す
る方法を用いる場合（第４図）のような、エツチング処
理が不要である。また以上のようにして作製した薄膜ト
ランジスターは、チャンネル部とソース・ドレインが直
結しているため、直列抵抗がきわめて少ない。
発明の効果
本発明により得られる効果は、以下のようにまとめられ
る。
る。
まず、Ｈｅを希釈ガスとして用いることにより、他の希
釈ガスと比較してドーピングガスがよく分解され、不純
物元素を含むイオンの数が多くなり、ドーピングを効率
よく行なうことが可能となる。
釈ガスと比較してドーピングガスがよく分解され、不純
物元素を含むイオンの数が多くなり、ドーピングを効率
よく行なうことが可能となる。
このことから、短時間処理で低抵抗ドーピング層が得ら
れ、薄膜トランジスター製造の生産性が向上する。また
、希釈ガスとしてＨｅを用いることにより、過剰の水素
イオンやラジカルが試料に照射−注入することがないた
め、半導体薄膜のエツチングや半導体薄膜特に非晶質シ
リコン膜の特性の変化が少なくなり、薄膜トランジスタ
ーの歩留まりを向上するとともに、特性の劣化が少ない
優れた薄膜トランジスターの作製が可能となる。
れ、薄膜トランジスター製造の生産性が向上する。また
、希釈ガスとしてＨｅを用いることにより、過剰の水素
イオンやラジカルが試料に照射−注入することがないた
め、半導体薄膜のエツチングや半導体薄膜特に非晶質シ
リコン膜の特性の変化が少なくなり、薄膜トランジスタ
ーの歩留まりを向上するとともに、特性の劣化が少ない
優れた薄膜トランジスターの作製が可能となる。
次に、低抵抗のドーピング層が半導体層内に形成できる
ことから、薄膜トランジスタのチャンネル部とソース・
ドレインが直結するため、直列抵抗がきわめて少ない。
ことから、薄膜トランジスタのチャンネル部とソース・
ドレインが直結するため、直列抵抗がきわめて少ない。
そしてｎ型の低抵抗非晶質シリコン膜を堆積し、ソース
・ドレイン部を形成する方法を用いる場合のような、エ
ツチング処理が不要であため、工程が少なくなり、歩留
まりが向上する。 また、非晶質シリコン膜に低抵抗
のｐ型ドーピング層が形成できるため、ｐ型の薄膜トラ
ンジスタの作製が可能となる。
・ドレイン部を形成する方法を用いる場合のような、エ
ツチング処理が不要であため、工程が少なくなり、歩留
まりが向上する。 また、非晶質シリコン膜に低抵抗
のｐ型ドーピング層が形成できるため、ｐ型の薄膜トラ
ンジスタの作製が可能となる。
さらに、ドーピングを行う不純物元素を含む気体と、Ｈ
ｅとの混合気体を放電分解し、この放電分解によって生
ずるイオンを限定せずに、−括して半導体薄膜へ打ち込
むことにより、薄膜トランジスターのソース・ドレイン
部を形成することから、イオンの質量分離が不用となる
。そのため装置は簡易なもので、しかも大面積処理が容
易となることから、大面積の薄膜トランジスターアレイ
の製造コストが低くなる。
ｅとの混合気体を放電分解し、この放電分解によって生
ずるイオンを限定せずに、−括して半導体薄膜へ打ち込
むことにより、薄膜トランジスターのソース・ドレイン
部を形成することから、イオンの質量分離が不用となる
。そのため装置は簡易なもので、しかも大面積処理が容
易となることから、大面積の薄膜トランジスターアレイ
の製造コストが低くなる。
第１図は本発明に係る薄膜トランジスターの製造方法を
実施するプラズマ処理装置の概略構成図、第２図は本発
明の実施例の薄膜トランジスターの製造方法を用いて形
成したソース・ドレイン部の電気伝導率とイオン照射時
間の関係を示した図、第３図は本発明に係る薄膜トラン
ジスターの製造方法の製造工程断面図、第４図は従来の
薄膜トランジスターの製造工程断面図である。 １０１・・・放電室、１０２・・・基板室、１０３・・
・ガス導入管、１０４−Ａ、 １０４−Ｂ・・・流量
制御装置、１０５−Ａ・・・ドーピングガスのガスボン
ベ、１０５−Ｂ・・・ヘリウムガスのガスボンベ、１０
６・・・高周波電源、１０７・・・高周波電極、１０８
・・・電磁石、１０９・・・プラズマ、１１０・・・第
１の電極、１１１・・・第２の電極、１１３・・・直流
電源、１１４・・・絶縁フランジ、 １１５・・・イオ
ン流、１１６・・・基板台、１１７・・・半導体などの
試料、１１８・・・電流計、１１９・・・ガス排出管、
１２０・・・ヒーター ３０１・・・ガラス等の基体、
３０２・・・Ｏｒなどの金属薄Ｍ（ゲート電極）、３０
３・・・窒化シリコン薄膜（ゲート絶縁膜）、３０４・
・・非晶質シリコン薄膜（能動層）、３０５・・・窒化
シリコン薄膜（保護絶縁膜）、３０６・・・ドーピング
ガスからのイオン、３０７・・・ヘリウムイオン、３０
８・・・ドーピング層。 代理人の氏名 弁理士 粟野重孝 はか１名纂 図 萬 図 第 図 纂 図 イオン照Ｍ吟間 （秒ン ４０乙 朝
実施するプラズマ処理装置の概略構成図、第２図は本発
明の実施例の薄膜トランジスターの製造方法を用いて形
成したソース・ドレイン部の電気伝導率とイオン照射時
間の関係を示した図、第３図は本発明に係る薄膜トラン
ジスターの製造方法の製造工程断面図、第４図は従来の
薄膜トランジスターの製造工程断面図である。 １０１・・・放電室、１０２・・・基板室、１０３・・
・ガス導入管、１０４−Ａ、 １０４−Ｂ・・・流量
制御装置、１０５−Ａ・・・ドーピングガスのガスボン
ベ、１０５−Ｂ・・・ヘリウムガスのガスボンベ、１０
６・・・高周波電源、１０７・・・高周波電極、１０８
・・・電磁石、１０９・・・プラズマ、１１０・・・第
１の電極、１１１・・・第２の電極、１１３・・・直流
電源、１１４・・・絶縁フランジ、 １１５・・・イオ
ン流、１１６・・・基板台、１１７・・・半導体などの
試料、１１８・・・電流計、１１９・・・ガス排出管、
１２０・・・ヒーター ３０１・・・ガラス等の基体、
３０２・・・Ｏｒなどの金属薄Ｍ（ゲート電極）、３０
３・・・窒化シリコン薄膜（ゲート絶縁膜）、３０４・
・・非晶質シリコン薄膜（能動層）、３０５・・・窒化
シリコン薄膜（保護絶縁膜）、３０６・・・ドーピング
ガスからのイオン、３０７・・・ヘリウムイオン、３０
８・・・ドーピング層。 代理人の氏名 弁理士 粟野重孝 はか１名纂 図 萬 図 第 図 纂 図 イオン照Ｍ吟間 （秒ン ４０乙 朝
Claims (4)
- （１）基体上に形成された、ゲート電極、ゲート絶縁膜
、半導体薄膜、ソース・ドレイン電極から少なくとも構
成された薄膜トランジスターの製造において、ドーピン
グを行う不純物元素を含む気体とヘリウムとの混合気体
の放電分解し、生成したイオンを前記半導体薄膜に打ち
込み、前記ソース・ドレイン部を形成することを特徴と
する薄膜トランジスターの製造方法。 - （２）半導体薄膜として、非晶質シリコン又は多結晶シ
リコンを用いることを特徴とする特許請求の範囲第１項
記載の薄膜トランジスターの製造方法。 - （３）イオンを打ち込む際に、加熱することを特徴とす
る特許請求の範囲第２項記載の薄膜トランジスターの製
造方法。 - （４）ソース・ドレイン部に打ち込むイオンのエネルギ
ーを、１ｋｅＶ以上とすることを特徴とする特許請求の
範囲第１項記載の薄膜トランジスターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021404A JP2753018B2 (ja) | 1989-01-31 | 1989-01-31 | 薄膜トランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1021404A JP2753018B2 (ja) | 1989-01-31 | 1989-01-31 | 薄膜トランジスターの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02202028A true JPH02202028A (ja) | 1990-08-10 |
| JP2753018B2 JP2753018B2 (ja) | 1998-05-18 |
Family
ID=12054112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1021404A Expired - Lifetime JP2753018B2 (ja) | 1989-01-31 | 1989-01-31 | 薄膜トランジスターの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2753018B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479331B1 (en) * | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US7622335B2 (en) | 1992-12-04 | 2009-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor device |
-
1989
- 1989-01-31 JP JP1021404A patent/JP2753018B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6872605B2 (en) | 1992-12-04 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7622335B2 (en) | 1992-12-04 | 2009-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor device |
| US6479331B1 (en) * | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US7238558B2 (en) | 1993-06-30 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2753018B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2796175B2 (ja) | 薄膜トランジスターの製造方法 | |
| JP3403781B2 (ja) | 半導体製造方法及び半導体製造装置 | |
| US5397718A (en) | Method of manufacturing thin film transistor | |
| JP3609131B2 (ja) | イオンドーピング装置のクリーニング方法 | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| TW465061B (en) | Method for avoiding protrusion on the gate side wall of metal silicide layer | |
| JPH04206836A (ja) | 半導体装置の製造方法 | |
| JP2753018B2 (ja) | 薄膜トランジスターの製造方法 | |
| JPH01295416A (ja) | プラズマドーピング方法 | |
| JP4634569B2 (ja) | イオン注入装置及び薄膜半導体装置 | |
| JPH0558257B2 (ja) | ||
| JPH01289251A (ja) | 薄膜トランジスターの製造方法 | |
| JP4001649B2 (ja) | 半導体装置の作製方法 | |
| EP0544470A1 (en) | Thin film transistor, method of fabricating the same and ion implantation method used in the fabrication | |
| JP3219501B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH05175232A (ja) | 薄膜トランジスター及びその製造方法 | |
| JP2653312B2 (ja) | 薄膜トランジスターの製造方法 | |
| JP3260165B2 (ja) | 薄膜素子の製造方法 | |
| JP2659000B2 (ja) | トランジスタの製造方法 | |
| JPH05243270A (ja) | 薄膜トランジスターの製造方法 | |
| JP2795781B2 (ja) | 不純物層の形成方法 | |
| JPH1041513A (ja) | 半導体素子の製造方法およびその装置 | |
| JPS61256672A (ja) | 半導体装置の製造方法 | |
| JPH0855818A (ja) | 半導体素子の製造装置及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |