JPH05175232A - 薄膜トランジスター及びその製造方法 - Google Patents
薄膜トランジスター及びその製造方法Info
- Publication number
- JPH05175232A JPH05175232A JP3341472A JP34147291A JPH05175232A JP H05175232 A JPH05175232 A JP H05175232A JP 3341472 A JP3341472 A JP 3341472A JP 34147291 A JP34147291 A JP 34147291A JP H05175232 A JPH05175232 A JP H05175232A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ohmic contact
- contact layer
- semiconductor thin
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスターにおいて、ソース電極及
びドレイン電極とチャンネルとのオーム性接触層の水素
濃度が、チャンネル領域の半導体薄膜の水素濃度よりも
大きいことにより、イオン注入による注入欠陥が補償さ
れて、不純物元素の活性化率を向上させ、オーム性接触
層の特性と信頼性を向上させる。 【構成】 基体１の上に、ゲート電極２を形成し、次に
プラズマＣＶＤ法を用いて、ゲート絶縁膜３、半導体薄
膜４、マスク材５を連続して形成した後、マスク材５を
所定のマスクパターンに蝕刻する。次に、Ｐを含んだイ
オン６及び水素イオン７を質量分離することなく、マス
ク材５を介して半導体薄膜４に打ち込んでドーピングし
て、オーム性接触層９を形成した後、ソース電極及びド
レイン電極を形成する。
びドレイン電極とチャンネルとのオーム性接触層の水素
濃度が、チャンネル領域の半導体薄膜の水素濃度よりも
大きいことにより、イオン注入による注入欠陥が補償さ
れて、不純物元素の活性化率を向上させ、オーム性接触
層の特性と信頼性を向上させる。 【構成】 基体１の上に、ゲート電極２を形成し、次に
プラズマＣＶＤ法を用いて、ゲート絶縁膜３、半導体薄
膜４、マスク材５を連続して形成した後、マスク材５を
所定のマスクパターンに蝕刻する。次に、Ｐを含んだイ
オン６及び水素イオン７を質量分離することなく、マス
ク材５を介して半導体薄膜４に打ち込んでドーピングし
て、オーム性接触層９を形成した後、ソース電極及びド
レイン電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスター及
びその製造方法に関し、特にソース電極及びドレイン電
極とチャンネルとのオーム性接触層の特性改善に関する
ものである。
びその製造方法に関し、特にソース電極及びドレイン電
極とチャンネルとのオーム性接触層の特性改善に関する
ものである。
【０００２】
【従来の技術】従来、薄膜トランジスターの製造、特に
非晶質シリコン及びその化合物を用いた逆スタガー型薄
膜トランジスターの製造において、ソース電極及びドレ
イン電極とチャンネルとのオーム性接触層を形成する手
段として、ｎ型にドーピングされた低抵抗非晶質シリコ
ン薄膜を堆積させる方法が用いられてきた。
非晶質シリコン及びその化合物を用いた逆スタガー型薄
膜トランジスターの製造において、ソース電極及びドレ
イン電極とチャンネルとのオーム性接触層を形成する手
段として、ｎ型にドーピングされた低抵抗非晶質シリコ
ン薄膜を堆積させる方法が用いられてきた。
【０００３】一方、オーム性接触層を形成する手段とし
て、イオンの質量分離を行ったイオン注入により、Ｂ、
Ｐ、Ａｓ等の不純物元素のみからなるイオンを半導体薄
膜に打ち込むことによって、オーム性接触層を形成する
方法があり、例えば非晶質シリコンの場合、イオン打ち
込み時に３００℃程度に加熱することによって、ドーピ
ング層を形成するという方法が提案されている（米国特
許第４１６９７４０号、S.Kalbitzer, G.Muller, W.E.S
pear, P.G.Le Comber ）。
て、イオンの質量分離を行ったイオン注入により、Ｂ、
Ｐ、Ａｓ等の不純物元素のみからなるイオンを半導体薄
膜に打ち込むことによって、オーム性接触層を形成する
方法があり、例えば非晶質シリコンの場合、イオン打ち
込み時に３００℃程度に加熱することによって、ドーピ
ング層を形成するという方法が提案されている（米国特
許第４１６９７４０号、S.Kalbitzer, G.Muller, W.E.S
pear, P.G.Le Comber ）。
【０００４】
【発明が解決しようとする課題】しかしながら、ソース
電極及びドレイン電極とチャンネルとのオーム性接触層
を形成する手段として、ｎ型にドーピングされた低抵抗
非晶質シリコン薄膜を堆積するという従来の方法は、ソ
ース領域及びドレイン領域以外に堆積されたｎ型低抵抗
非晶質シリコン膜を除去する工程が余分に増えるという
課題があった。また、ｎ型低抵抗非晶質シリコン膜を除
去するエッチングの終点制御が困難なため、オーバーエ
ッチングやエッチング不足等が発生する頻度が高く、薄
膜トランジスターの製造歩留まりを低下させるという課
題があった。また、この方法で製造された薄膜トランジ
スターは、オーム性接触層である低抵抗非晶質シリコン
膜とチャンネル（電子の通り道）との間に非晶質シリコ
ン膜の膜厚分の距離が存在するため、直列抵抗が大きく
なるという課題があった。
電極及びドレイン電極とチャンネルとのオーム性接触層
を形成する手段として、ｎ型にドーピングされた低抵抗
非晶質シリコン薄膜を堆積するという従来の方法は、ソ
ース領域及びドレイン領域以外に堆積されたｎ型低抵抗
非晶質シリコン膜を除去する工程が余分に増えるという
課題があった。また、ｎ型低抵抗非晶質シリコン膜を除
去するエッチングの終点制御が困難なため、オーバーエ
ッチングやエッチング不足等が発生する頻度が高く、薄
膜トランジスターの製造歩留まりを低下させるという課
題があった。また、この方法で製造された薄膜トランジ
スターは、オーム性接触層である低抵抗非晶質シリコン
膜とチャンネル（電子の通り道）との間に非晶質シリコ
ン膜の膜厚分の距離が存在するため、直列抵抗が大きく
なるという課題があった。
【０００５】一方、イオンの質量分離を行ったイオン注
入により、Ｂ、Ｐ、Ａｓ等の不純物元素のみからなるイ
オンを打ち込むことにより、チャンネルと直結したオー
ム性接触層を形成するという従来の方法は、不純物元素
のみからなるイオンを打ち込んでオーム性接触層を形成
するため、オーム性接触層にイオン注入による欠陥が多
く形成され、不純物元素の活性化率が低下すると共に、
薄膜トランジスターのオーム性接触層の特性及び信頼性
が悪化するという課題があった。
入により、Ｂ、Ｐ、Ａｓ等の不純物元素のみからなるイ
オンを打ち込むことにより、チャンネルと直結したオー
ム性接触層を形成するという従来の方法は、不純物元素
のみからなるイオンを打ち込んでオーム性接触層を形成
するため、オーム性接触層にイオン注入による欠陥が多
く形成され、不純物元素の活性化率が低下すると共に、
薄膜トランジスターのオーム性接触層の特性及び信頼性
が悪化するという課題があった。
【０００６】本発明は、前記課題を解決するため、ソー
ス電極及びドレイン電極とチャンネルとのオーム性接触
層の特性改善を図ることにより、電気的性能及び信頼性
が向上した薄膜トランジスター及びその製造方法を提供
することを目的とする。
ス電極及びドレイン電極とチャンネルとのオーム性接触
層の特性改善を図ることにより、電気的性能及び信頼性
が向上した薄膜トランジスター及びその製造方法を提供
することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の薄膜トランジスターは、ゲート電極、ゲー
ト絶縁膜及び半導体薄膜からなるチャンネル並びにソー
ス電極及びドレイン電極を備えた薄膜トランジスターに
おいて、ソース電極及びドレイン電極とチャンネルとの
オーム性接触層の水素濃度が、チャンネル領域の半導体
薄膜の水素濃度よりも大きいことを特徴とする。前記構
成において、半導体薄膜が非晶質シリコン薄膜であるこ
とが好ましい。
め、本発明の薄膜トランジスターは、ゲート電極、ゲー
ト絶縁膜及び半導体薄膜からなるチャンネル並びにソー
ス電極及びドレイン電極を備えた薄膜トランジスターに
おいて、ソース電極及びドレイン電極とチャンネルとの
オーム性接触層の水素濃度が、チャンネル領域の半導体
薄膜の水素濃度よりも大きいことを特徴とする。前記構
成において、半導体薄膜が非晶質シリコン薄膜であるこ
とが好ましい。
【０００８】また、本発明の薄膜トランジスターの製造
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、先ず水素イ
オンを半導体薄膜にマスク材を介して選択的に打ち込ん
で、次に価電子制御用の不純物を含むイオンを半導体薄
膜にマスク材を介して選択的に打ち込むことによってオ
ーム性接触層を形成した後、オーム性接触層にソース電
極及びドレイン電極を形成することを特徴とする。
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、先ず水素イ
オンを半導体薄膜にマスク材を介して選択的に打ち込ん
で、次に価電子制御用の不純物を含むイオンを半導体薄
膜にマスク材を介して選択的に打ち込むことによってオ
ーム性接触層を形成した後、オーム性接触層にソース電
極及びドレイン電極を形成することを特徴とする。
【０００９】また、本発明の薄膜トランジスターの製造
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、水素イオン
及び価電子制御用の不純物を含むイオンを一緒に半導体
薄膜にマスク材を介して選択的に打ち込むことによって
オーム性接触層を形成した後、オーム性接触層にソース
電極及びドレイン電極を形成することを特徴とする。
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、水素イオン
及び価電子制御用の不純物を含むイオンを一緒に半導体
薄膜にマスク材を介して選択的に打ち込むことによって
オーム性接触層を形成した後、オーム性接触層にソース
電極及びドレイン電極を形成することを特徴とする。
【００１０】前記構成において、半導体薄膜中にイオン
を打ち込む際に、価電子制御用の不純物のイオンの投影
飛程と、水素イオンの投影飛程を一致させることが好ま
しい。
を打ち込む際に、価電子制御用の不純物のイオンの投影
飛程と、水素イオンの投影飛程を一致させることが好ま
しい。
【００１１】また、本発明の薄膜トランジスターの製造
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、先ず価電子
制御用の不純物を含むイオンを半導体薄膜にマスク材を
介して選択的に打ち込んで、次に水素ガス又は水素プラ
ズマ雰囲気中で加熱処理によりイオン拡散を行うことに
よってオーム性接触層を形成した後、オーム性接触層に
ソース電極及びドレイン電極を形成することを特徴とす
る。
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、先ず価電子
制御用の不純物を含むイオンを半導体薄膜にマスク材を
介して選択的に打ち込んで、次に水素ガス又は水素プラ
ズマ雰囲気中で加熱処理によりイオン拡散を行うことに
よってオーム性接触層を形成した後、オーム性接触層に
ソース電極及びドレイン電極を形成することを特徴とす
る。
【００１２】また、本発明の薄膜トランジスターの製造
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、水素ガス又
は水素プラズマ雰囲気中で、価電子制御用の不純物を含
むイオンを半導体薄膜にマスク材を介して選択的に打ち
込むことによってオーム性接触層を形成した後、オーム
性接触層にソース電極及びドレイン電極を形成すること
を特徴とする。
方法は、基体の上に順次、ゲート電極、ゲート絶縁膜、
半導体薄膜を成膜して能動層を形成した後、水素ガス又
は水素プラズマ雰囲気中で、価電子制御用の不純物を含
むイオンを半導体薄膜にマスク材を介して選択的に打ち
込むことによってオーム性接触層を形成した後、オーム
性接触層にソース電極及びドレイン電極を形成すること
を特徴とする。
【００１３】
【作用】前記構成によれば、ゲート電極、ゲート絶縁膜
及び半導体薄膜からなるチャンネル並びにソース電極及
びドレイン電極を備えた薄膜トランジスターにおいて、
ソース電極及びドレイン電極とチャンネルとのオーム性
接触層の水素濃度が、チャンネル領域の半導体薄膜の水
素濃度よりも大きいことにより、チャンネルの半導体薄
膜の部分に形成されたオーム性接触層において、イオン
注入による不純物導入の際に生じた注入欠陥が補償され
る。
及び半導体薄膜からなるチャンネル並びにソース電極及
びドレイン電極を備えた薄膜トランジスターにおいて、
ソース電極及びドレイン電極とチャンネルとのオーム性
接触層の水素濃度が、チャンネル領域の半導体薄膜の水
素濃度よりも大きいことにより、チャンネルの半導体薄
膜の部分に形成されたオーム性接触層において、イオン
注入による不純物導入の際に生じた注入欠陥が補償され
る。
【００１４】また、薄膜トランジスターを構成する半導
体薄膜が非晶質シリコン薄膜であることにより、プラズ
マＣＶＤ法を用いて基板上に大面積の薄膜を容易に形成
できるため、液晶ディスプレイ等の大面積集積素子を実
現することができる。
体薄膜が非晶質シリコン薄膜であることにより、プラズ
マＣＶＤ法を用いて基板上に大面積の薄膜を容易に形成
できるため、液晶ディスプレイ等の大面積集積素子を実
現することができる。
【００１５】また、前記した本発明の製造方法によれ
ば、ソース電極及びドレイン電極とチャンネルとのオー
ム性接触層の水素濃度を、チャンネル領域の半導体薄膜
の水素濃度よりも大きく形成することが容易に実現でき
る。
ば、ソース電極及びドレイン電極とチャンネルとのオー
ム性接触層の水素濃度を、チャンネル領域の半導体薄膜
の水素濃度よりも大きく形成することが容易に実現でき
る。
【００１６】また、本発明の製造方法の工程において、
水素イオンや価電子制御用の不純物を含むイオンを半導
体薄膜に打ち込む際に、価電子制御用の不純物のイオン
の投影飛程と、水素イオンの投影飛程を一致させること
により、イオン注入の際に生じた注入欠陥が効率良く補
償される。
水素イオンや価電子制御用の不純物を含むイオンを半導
体薄膜に打ち込む際に、価電子制御用の不純物のイオン
の投影飛程と、水素イオンの投影飛程を一致させること
により、イオン注入の際に生じた注入欠陥が効率良く補
償される。
【００１７】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。 （実施例１）図１は、本発明の薄膜トランジスターの製
造方法の一実施例を説明する概略断面図である。ガラス
等の基体１の上に、Ｃｒ等の金属薄膜を堆積し蝕刻する
ことによりゲート電極２を形成し、次にプラズマＣＶＤ
法を用いて、シリコン窒化膜等のゲート絶縁膜３、非晶
質シリコン薄膜等の半導体薄膜４、シリコン窒化膜等の
マスク材５を連続して形成した後、図１ａに示すように
マスク材５を所定のマスクパターンに蝕刻する。
しながら説明する。 （実施例１）図１は、本発明の薄膜トランジスターの製
造方法の一実施例を説明する概略断面図である。ガラス
等の基体１の上に、Ｃｒ等の金属薄膜を堆積し蝕刻する
ことによりゲート電極２を形成し、次にプラズマＣＶＤ
法を用いて、シリコン窒化膜等のゲート絶縁膜３、非晶
質シリコン薄膜等の半導体薄膜４、シリコン窒化膜等の
マスク材５を連続して形成した後、図１ａに示すように
マスク材５を所定のマスクパターンに蝕刻する。
【００１８】次に、図１ｂに示すように、例えばＰＨ3
とＨ2 の混合ガスを放電分解することにより、Ｐを含ん
だイオン６及び水素イオン７を発生させて、これらのイ
オンを質量分離することなく、マスク材５を介して半導
体薄膜４に打ち込んでドーピングする。半導体薄膜４の
ドーピングされた部分はｎ型のドーピング層となり、オ
ーム性接触層９が形成される。従って、オーム性接触層
９の水素濃度は、半導体薄膜４のチャンネル領域８の水
素濃度よりも大きくなる。
とＨ2 の混合ガスを放電分解することにより、Ｐを含ん
だイオン６及び水素イオン７を発生させて、これらのイ
オンを質量分離することなく、マスク材５を介して半導
体薄膜４に打ち込んでドーピングする。半導体薄膜４の
ドーピングされた部分はｎ型のドーピング層となり、オ
ーム性接触層９が形成される。従って、オーム性接触層
９の水素濃度は、半導体薄膜４のチャンネル領域８の水
素濃度よりも大きくなる。
【００１９】その後、オーム性接触層９の上に、金属薄
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。
【００２０】（実施例２）図２は、本発明の薄膜トラン
ジスターの製造方法の他の実施例を説明する概略断面図
である。実施例１と同様に、ガラス等の基体１の上に、
Ｃｒ等の金属薄膜を堆積し蝕刻することによりゲート電
極２を形成し、次にプラズマＣＶＤ法を用いて、シリコ
ン窒化膜等のゲート絶縁膜３、非晶質シリコン薄膜等の
半導体薄膜４、シリコン窒化膜等のマスク材５を連続し
て形成した後、図２ａに示すようにマスク材５を所定の
マスクパターンに蝕刻する。
ジスターの製造方法の他の実施例を説明する概略断面図
である。実施例１と同様に、ガラス等の基体１の上に、
Ｃｒ等の金属薄膜を堆積し蝕刻することによりゲート電
極２を形成し、次にプラズマＣＶＤ法を用いて、シリコ
ン窒化膜等のゲート絶縁膜３、非晶質シリコン薄膜等の
半導体薄膜４、シリコン窒化膜等のマスク材５を連続し
て形成した後、図２ａに示すようにマスク材５を所定の
マスクパターンに蝕刻する。
【００２１】次に、図２ｂに示すように、マスク材５を
介して、質量分離した水素イオン７を半導体薄膜４に注
入した後、図２ｃに示すように、マスク材５を介して、
質量分離したＰ+ イオン６´を半導体薄膜４に注入する
ことによって、ｎ型のドーピング層を形成する。このド
ーピング層が、半導体薄膜４のチャンネル領域８よりも
水素濃度の大きいオーム性接触層９となる。
介して、質量分離した水素イオン７を半導体薄膜４に注
入した後、図２ｃに示すように、マスク材５を介して、
質量分離したＰ+ イオン６´を半導体薄膜４に注入する
ことによって、ｎ型のドーピング層を形成する。このド
ーピング層が、半導体薄膜４のチャンネル領域８よりも
水素濃度の大きいオーム性接触層９となる。
【００２２】なお、各イオンを半導体薄膜４に打ち込む
際には、価電子制御用の不純物のイオンであるＰ+ イオ
ン６´の注入によって生じる注入欠陥が、水素イオン７
により効果的に補償されるために、Ｐ+ イオン６´の投
影飛程と、水素イオン７の投影飛程を一致させて注入を
行なうことが好ましい。
際には、価電子制御用の不純物のイオンであるＰ+ イオ
ン６´の注入によって生じる注入欠陥が、水素イオン７
により効果的に補償されるために、Ｐ+ イオン６´の投
影飛程と、水素イオン７の投影飛程を一致させて注入を
行なうことが好ましい。
【００２３】その後、オーム性接触層９の上に、金属薄
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。
【００２４】（実施例３）図３は、本発明の薄膜トラン
ジスターの製造方法の他の実施例を説明する概略断面図
である。実施例１と同様に、ガラス等の基体１の上に、
Ｃｒ等の金属薄膜を堆積し蝕刻することによりゲート電
極２を形成し、次にプラズマＣＶＤ法を用いて、シリコ
ン窒化膜等のゲート絶縁膜３、非晶質シリコン薄膜等の
半導体薄膜４、シリコン窒化膜等のマスク材５を連続し
て形成した後、図３ａに示すようにマスク材５を所定の
マスクパターンに蝕刻する。
ジスターの製造方法の他の実施例を説明する概略断面図
である。実施例１と同様に、ガラス等の基体１の上に、
Ｃｒ等の金属薄膜を堆積し蝕刻することによりゲート電
極２を形成し、次にプラズマＣＶＤ法を用いて、シリコ
ン窒化膜等のゲート絶縁膜３、非晶質シリコン薄膜等の
半導体薄膜４、シリコン窒化膜等のマスク材５を連続し
て形成した後、図３ａに示すようにマスク材５を所定の
マスクパターンに蝕刻する。
【００２５】次に、図３ｂに示すように、マスク材５を
介して、水素ガス１０の雰囲気中で、質量分離したＰ+
イオン６´を半導体薄膜４に注入することによって、ｎ
型のドーピング層を形成する。なお、イオン注入の際
に、水素ガスに高周波電力を印加して放電励起させても
構わない。また、水素の拡散及び欠陥の補償を促進する
ために、試料を加熱することが好ましい。そして、この
ドーピング層が、半導体薄膜４のチャンネル領域８より
も水素濃度の大きいオーム性接触層９となる。
介して、水素ガス１０の雰囲気中で、質量分離したＰ+
イオン６´を半導体薄膜４に注入することによって、ｎ
型のドーピング層を形成する。なお、イオン注入の際
に、水素ガスに高周波電力を印加して放電励起させても
構わない。また、水素の拡散及び欠陥の補償を促進する
ために、試料を加熱することが好ましい。そして、この
ドーピング層が、半導体薄膜４のチャンネル領域８より
も水素濃度の大きいオーム性接触層９となる。
【００２６】その後、オーム性接触層９の上に、金属薄
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。
【００２７】（実施例４）図４は、本発明の薄膜トラン
ジスターの製造方法の他の実施例を説明する概略断面図
である。実施例１と同様に、ガラス等の基体１の上に、
Ｃｒ等の金属薄膜を堆積し蝕刻することによりゲート電
極２を形成し、次にプラズマＣＶＤ法を用いて、シリコ
ン窒化膜等のゲート絶縁膜３、非晶質シリコン薄膜等の
半導体薄膜４、シリコン窒化膜等のマスク材５を連続し
て形成した後、図４ａに示すようにマスク材５を所定の
マスクパターンに蝕刻する。
ジスターの製造方法の他の実施例を説明する概略断面図
である。実施例１と同様に、ガラス等の基体１の上に、
Ｃｒ等の金属薄膜を堆積し蝕刻することによりゲート電
極２を形成し、次にプラズマＣＶＤ法を用いて、シリコ
ン窒化膜等のゲート絶縁膜３、非晶質シリコン薄膜等の
半導体薄膜４、シリコン窒化膜等のマスク材５を連続し
て形成した後、図４ａに示すようにマスク材５を所定の
マスクパターンに蝕刻する。
【００２８】次に、図４ｂに示すように、マスク材５を
介して、質量分離したＰ+ イオン６´を半導体薄膜４に
注入することによって、ｎ型のドーピング層を形成す
る。なお、このＰ+ イオン６´の代わりに、ＰＨ3 とＨ
ｅの混合ガスの放電分解により発生するイオンを質量分
離せずに打ち込んでも構わない。
介して、質量分離したＰ+ イオン６´を半導体薄膜４に
注入することによって、ｎ型のドーピング層を形成す
る。なお、このＰ+ イオン６´の代わりに、ＰＨ3 とＨ
ｅの混合ガスの放電分解により発生するイオンを質量分
離せずに打ち込んでも構わない。
【００２９】次に、図４ｃに示すように、水素ガス１０
の雰囲気中で試料加熱を行うことにより、水素を半導体
薄膜４の内部に拡散させて、半導体薄膜４のチャンネル
領域８よりも水素濃度の大きいｎ型のドーピング層を形
成する。なお、水素拡散の際に、水素ガスに高周波電力
を印加して放電励起させても構わない。そして、このド
ーピング層が、半導体薄膜４のチャンネル領域８よりも
水素濃度の大きいオーム性接触層９となる。
の雰囲気中で試料加熱を行うことにより、水素を半導体
薄膜４の内部に拡散させて、半導体薄膜４のチャンネル
領域８よりも水素濃度の大きいｎ型のドーピング層を形
成する。なお、水素拡散の際に、水素ガスに高周波電力
を印加して放電励起させても構わない。そして、このド
ーピング層が、半導体薄膜４のチャンネル領域８よりも
水素濃度の大きいオーム性接触層９となる。
【００３０】その後、オーム性接触層９の上に、金属薄
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。
膜からなるソース電極及びドレイン電極が形成されて、
本発明の薄膜トランジスターを得ることができる。得ら
れた薄膜トランジスターは、チャンネル領域８とソース
及びドレインが直結しているため、トランジスター動作
時の直列抵抗が極めて少なくなる。
【００３１】図５は、薄膜トランジスターのソース領域
及びチャンネル領域における元素濃度分布を示したグラ
フである。なお、実線は実施例２及び実施例４で得られ
た本発明のものであり、一点鎖線は従来のものである。
及びチャンネル領域における元素濃度分布を示したグラ
フである。なお、実線は実施例２及び実施例４で得られ
た本発明のものであり、一点鎖線は従来のものである。
【００３２】従来例（一点鎖線）と比較すると、本発明
の薄膜トランジスター（実線）は、Ｓｉ及びＰに関して
同一の濃度分布を示しているが、水素の濃度分布に関し
ては、ソース領域におけるオーム性接触層の水素濃度
が、チャンネル領域の半導体薄膜の水素濃度よりも大き
いことが理解される。この過剰の水素が、Ｐ+ イオン注
入によって生じる注入欠陥を補償することにより、不純
物元素であるＰの活性化率が向上すると共に、オーム性
接触層の特性と信頼性が向上する。
の薄膜トランジスター（実線）は、Ｓｉ及びＰに関して
同一の濃度分布を示しているが、水素の濃度分布に関し
ては、ソース領域におけるオーム性接触層の水素濃度
が、チャンネル領域の半導体薄膜の水素濃度よりも大き
いことが理解される。この過剰の水素が、Ｐ+ イオン注
入によって生じる注入欠陥を補償することにより、不純
物元素であるＰの活性化率が向上すると共に、オーム性
接触層の特性と信頼性が向上する。
【００３３】図６は、薄膜トランジスターのゲート電圧
−ドレイン電流特性を示したグラフである。なお、実線
は実施例２及び実施例４で得られた本発明のものであ
り、一点鎖線は従来のものである。
−ドレイン電流特性を示したグラフである。なお、実線
は実施例２及び実施例４で得られた本発明のものであ
り、一点鎖線は従来のものである。
【００３４】従来例（一点鎖線）と比較すると、本発明
の薄膜トランジスター（実線）は、オーム性接触層の中
のイオン注入欠陥が水素イオンで補償されていると共
に、Ｐの活性化率が向上しているため、ホールインジェ
クションの少ない電流特性を示し、更にオン電流も増加
していることが理解される。
の薄膜トランジスター（実線）は、オーム性接触層の中
のイオン注入欠陥が水素イオンで補償されていると共
に、Ｐの活性化率が向上しているため、ホールインジェ
クションの少ない電流特性を示し、更にオン電流も増加
していることが理解される。
【００３５】
【発明の効果】以上詳説したように、本発明の薄膜トラ
ンジスターは、オーム性接触層の水素濃度がチャンネル
領域の半導体薄膜の水素濃度よりも大きいことにより、
イオン注入による不純物導入の際に生じた注入欠陥が補
償されて、不純物元素の活性化率が向上すると共に、オ
ーム性接触層の特性と信頼性が向上するため、特性の優
れた薄膜トランジスターを得ることができる。
ンジスターは、オーム性接触層の水素濃度がチャンネル
領域の半導体薄膜の水素濃度よりも大きいことにより、
イオン注入による不純物導入の際に生じた注入欠陥が補
償されて、不純物元素の活性化率が向上すると共に、オ
ーム性接触層の特性と信頼性が向上するため、特性の優
れた薄膜トランジスターを得ることができる。
【００３６】また、本発明の薄膜トランジスターの製造
方法は、水素のイオン注入又は熱拡散を用いることによ
り、オーム性接触層の水素濃度を、チャンネル領域の半
導体薄膜の水素濃度よりも大きく形成することが容易に
実現できるため、本発明に係る薄膜トランジスターの製
造コストを低減させることができる。
方法は、水素のイオン注入又は熱拡散を用いることによ
り、オーム性接触層の水素濃度を、チャンネル領域の半
導体薄膜の水素濃度よりも大きく形成することが容易に
実現できるため、本発明に係る薄膜トランジスターの製
造コストを低減させることができる。
【図１】本発明の薄膜トランジスターの製造方法の一実
施例を説明する概略断面図である。
施例を説明する概略断面図である。
【図２】本発明の薄膜トランジスターの製造方法の他の
実施例を説明する概略断面図である。
実施例を説明する概略断面図である。
【図３】本発明の薄膜トランジスターの製造方法の他の
実施例を説明する概略断面図である。
実施例を説明する概略断面図である。
【図４】本発明の薄膜トランジスターの製造方法の他の
実施例を説明する概略断面図である。
実施例を説明する概略断面図である。
【図５】薄膜トランジスターのソース領域及びチャンネ
ル領域における元素濃度分布を示したグラフである。
ル領域における元素濃度分布を示したグラフである。
【図６】薄膜トランジスターのゲート電圧−ドレイン電
流特性を示したグラフである。
流特性を示したグラフである。
１ 基体 ２ ゲート電極 ３ ゲート絶縁膜 ４ 半導体薄膜 ５ マスク材 ６ Ｐを含んだイオン ６´ Ｐ+ イオン ７ 水素イオン ８ チャンネル領域 ９ オーム性接触層 １０ 水素ガス
Claims (7)
- 【請求項１】 ゲート電極、ゲート絶縁膜及び半導体薄
膜からなるチャンネル並びにソース電極及びドレイン電
極を備えた薄膜トランジスターにおいて、前記ソース電
極及び前記ドレイン電極と前記チャンネルとのオーム性
接触層の水素濃度が、チャンネル領域の前記半導体薄膜
の水素濃度よりも大きいことを特徴とする薄膜トランジ
スター。 - 【請求項２】 半導体薄膜が非晶質シリコン薄膜である
請求項１に記載の薄膜トランジスター。 - 【請求項３】 基体の上に順次、ゲート電極、ゲート絶
縁膜、半導体薄膜を成膜して能動層を形成した後、先ず
水素イオンを前記半導体薄膜にマスク材を介して選択的
に打ち込んで、次に価電子制御用の不純物を含むイオン
を前記半導体薄膜にマスク材を介して選択的に打ち込む
ことによってオーム性接触層を形成した後、前記オーム
性接触層にソース電極及びドレイン電極を形成する薄膜
トランジスターの製造方法。 - 【請求項４】 基体の上に順次、ゲート電極、ゲート絶
縁膜、半導体薄膜を成膜して能動層を形成した後、水素
イオン及び価電子制御用の不純物を含むイオンを一緒に
前記半導体薄膜にマスク材を介して選択的に打ち込むこ
とによってオーム性接触層を形成した後、前記オーム性
接触層にソース電極及びドレイン電極を形成する薄膜ト
ランジスターの製造方法。 - 【請求項５】 半導体薄膜中にイオンを打ち込む際に、
価電子制御用の不純物のイオンの投影飛程と、水素イオ
ンの投影飛程を一致させる請求項３又は４に記載の薄膜
トランジスターの製造方法。 - 【請求項６】 基体の上に順次、ゲート電極、ゲート絶
縁膜、半導体薄膜を成膜して能動層を形成した後、先ず
価電子制御用の不純物を含むイオンを前記半導体薄膜に
マスク材を介して選択的に打ち込んで、次に水素ガス又
は水素プラズマ雰囲気中で加熱処理によりイオン拡散を
行うことによってオーム性接触層を形成した後、前記オ
ーム性接触層にソース電極及びドレイン電極を形成する
薄膜トランジスターの製造方法。 - 【請求項７】 基体の上に順次、ゲート電極、ゲート絶
縁膜、半導体薄膜を成膜して能動層を形成した後、水素
ガス又は水素プラズマ雰囲気中で、価電子制御用の不純
物を含むイオンを前記半導体薄膜にマスク材を介して選
択的に打ち込むことによってオーム性接触層を形成した
後、前記オーム性接触層にソース電極及びドレイン電極
を形成する薄膜トランジスターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341472A JPH05175232A (ja) | 1991-12-24 | 1991-12-24 | 薄膜トランジスター及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341472A JPH05175232A (ja) | 1991-12-24 | 1991-12-24 | 薄膜トランジスター及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175232A true JPH05175232A (ja) | 1993-07-13 |
Family
ID=18346331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3341472A Pending JPH05175232A (ja) | 1991-12-24 | 1991-12-24 | 薄膜トランジスター及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175232A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645803A3 (en) * | 1993-09-22 | 1997-03-05 | Sharp Kk | Method of manufacturing a thin film transistor. |
| US6140159A (en) * | 1995-10-07 | 2000-10-31 | Lg Electronics Inc. | Method for activating an ohmic layer for a thin film transistor |
| CN104752231A (zh) * | 2015-03-27 | 2015-07-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| JPWO2018168785A1 (ja) * | 2017-03-13 | 2019-11-07 | 国立大学法人北陸先端科学技術大学院大学 | ヘテロ接合型太陽電池の製造方法、ヘテロ接合型太陽電池およびヘテロ接合型結晶シリコン電子デバイス |
-
1991
- 1991-12-24 JP JP3341472A patent/JPH05175232A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0645803A3 (en) * | 1993-09-22 | 1997-03-05 | Sharp Kk | Method of manufacturing a thin film transistor. |
| US6140159A (en) * | 1995-10-07 | 2000-10-31 | Lg Electronics Inc. | Method for activating an ohmic layer for a thin film transistor |
| CN104752231A (zh) * | 2015-03-27 | 2015-07-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| CN104752231B (zh) * | 2015-03-27 | 2016-02-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| JPWO2018168785A1 (ja) * | 2017-03-13 | 2019-11-07 | 国立大学法人北陸先端科学技術大学院大学 | ヘテロ接合型太陽電池の製造方法、ヘテロ接合型太陽電池およびヘテロ接合型結晶シリコン電子デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5254490A (en) | Self-aligned method of fabricating an LDD MOSFET device | |
| EP0106174A2 (en) | Manufacture of a Schottky FET | |
| JPH04225529A (ja) | 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法 | |
| JPH10214967A (ja) | 半導体装置の製造方法 | |
| JPH0475351A (ja) | 化合物半導体装置の製造方法 | |
| EP0473194A2 (en) | Method of fabricating a semiconductor device, especially a bipolar transistor | |
| JPH04305978A (ja) | 電力用ｍｏｓ半導体デバイスの製造方法 | |
| JPH05299441A (ja) | 電界効果トランジスタの製造方法 | |
| JP2002518827A (ja) | Ｍｏｓトランジスタを含む半導体デバイスの製造方法 | |
| JPH0519979B2 (ja) | ||
| JPS6136975A (ja) | 半導体装置 | |
| JP3116163B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPH05243262A (ja) | 半導体装置の製造方法 | |
| JP3277910B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH0348428A (ja) | 半導体装置 | |
| JPH05243270A (ja) | 薄膜トランジスターの製造方法 | |
| JP2544767B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH06224416A (ja) | Ｍｏｓ電界効果型トランジスタ及びその製造方法、並びにそのｍｏｓ電界効果型トランジスタを用いた半導体装置 | |
| JPH03229427A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JP2659000B2 (ja) | トランジスタの製造方法 | |
| KR100204015B1 (ko) | 모스트랜지스터 제조방법 | |
| JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR0172820B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH0637110A (ja) | 薄膜トランジスターの製造方法 |