JPH02202601A - フエールセーフ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は．マイクロコンピユータによる制御装置に係り
、特に．マイクロコンピユータ及び制御装置の故障時に
負荷を安全に制御させるフェールセーフ制御装置に関す
る。

〔従来の技術〕

一般に、フェールセーフ制御装置には、第４図に示すよ
うなトランス結合方式が多く用いられている。第５図に
おいて、発振回路４の出力パルスをパルストランス１０
の一次側にトランジスタ１５を介して入力し、この時、
二次側に発生する誘導電圧をダイオード７、コンデンサ
１２により整流平滑して負荷１１の駆動電源とする構成
となっている。この方式は、パルストランス１０の交流
結合の効果により、発振回路４の発振停止時や構成部品
のいずれかが故障した時に、負荷１１への電源供給を停
止させることにより、フェールセーフ装置を実現してい
る。ここで、パルストランス１０の伝達効率は発振回路
４の発振周波数を数ｋＨｚ〜数十ｋＨｚと比較的高くし
た方が良い。

しかし、制御装置にマイクロコンピュータが用いられて
いる場合．マイクロコンピユータは、上述のような高い
周波数のパルスを出力することが困難であるため．マイ
クロコンピユータの出力パルスで他の発振回路を駆動す
る必要がある。この駆動方法は、特開昭６０−２２９１
０３号公報のように。

マイクロコンピュータの出力パルス信号で１発振回路を
構成する論理ゲート回路を制御することにより、発振回
路をオン・オフしている。

〔発明が解決しようとする課題〕

しかし、発振回路を論理ゲート回路で構成すると、論理
ゲートを駆動するための安定した外部電源が不可欠であ
り、外部電源の故障等による制御装置の稼動率や信頼性
の低下について考慮がされておらず、外部電源の信頼性
に左右されるという問題があった。

本発明の目的は、外部電源を必要としない、高い稼動率
と信頼性をもつフェールセーフ制御装置を供提すること
にある６ 〔課題を解決するための手段〕 上記目的は．マイクロコンピユータの出力パルス信号を
コンデンサの充放電特性を利用して発振回路の電源とす
ることにより達成される。

〔作用〕

マイクロコンピュータの出力信号がパルス状態である時
には、交流結合素子の特性とコンデンサの充放電特性に
より、パルスが“０″である期間であっても、常に、発
振回路へ電源を供給する。

また．マイクロコンピユータが故障して、出力信号がパ
１”か“Ｏ”のどちらかに縮退した場合。

交流結合素子の直流信号を通過させない作用により発振
回路への電源供給は停止し、発振も停止する。また１発
振回路の出力信号は、パルストランスを介して負荷に伝
えられるので、発振回路が動作を停止すれば、負荷には
信号が伝わらなくなり、負荷の動作も停止する。このよ
うに．マイクロコンピユータや発振回路が故障しても、
常に、フェールセーフ性が確保できる。

〔実施例〕

第１図において．マイクロコンピユータ１の出力は、コ
ンデンサ２を介して発振回路４の電源入力端子１３に接
続されており、また、電源入力端子１３は、コンデンサ
３を介して接地されている。

発振回路４は、単一電源で動作するボンチーシコンパレ
ータ１４によって構成される周知のパルス発振回路で抵
抗５，６とコンデンサ８を調整することによって周波数
を可変できる。発振回路４の出力は、パルストランス１
０を介し、ダイオード７とコンデンサ１２から成る整流
平滑回路９に入力され、整流平滑回路９の出力は負荷１
１に接続されている。

マイクロコンピュータ１が正常に動作している時、出力
信号ＰＯＵＴＩは、第２図の■区間のように、パルス信
号である。ここで、　ＰｏυＴ１が発振回路４の動作電
圧の下限Ｖｃ以下のレベル″０”である期間は発振回路
４への電源供給ができないためＰｏｕｔｌがレベル１′
１”である期間にコンデンサ３は充電し、レベル゛′０
”のときに放電させるようにする。このようにして、Ｐ
ＯＵＴ２の信号が得られ、Ｐｏｕｔｌがレベル“０”で
ある期間も発振回路４への電源を供給できるため、発振
回路４はＰｏｕｔａ（■区間）のようなパルス信号を発
生する。次に、マイクロコンピュータ１が故障したとき
の動作を説明する。第２図の０区間は．マイクロコンピ
ユータ１がＰｏｕＴｔをレベル゛′１”に縮退させる故
障を起した場合である。この場合、ＰＯＵＴＩはパルス
信号はなく、直流信号となる。ここで、第１図のコンデ
ンサ２は直流信号を遮断するため、第２図のＰｏｕｒｚ
　（■区間）のように発振回路の動作電圧の下限Ｖｃよ
り低い電圧が発振回路４に供給される。このため、発振
回路４は、Ｐｏｕｒｓ　（■区間）のように発振を停止
する０次に第２図の■区間は。

マイクロコンピュータ１がＰＯＵＴＩをレベル１１０”
に縮退させる故障を起した場合である。この場合。

無条件に発振回路への電源供給はＶｃに満たなくなるた
めＰＯＵＴｌｌ　（■区間）のように発振は停止する。

このようにして、第１１ｆｆｌのマイクロコンピュータ
１の故障に対してフェールセーフが実現できる。

また、発振回路４が故障しＰｏｕｖａがレベル“１”か
ＬＩ　Ｏ”のどちらに縮退故障してもパルストランス１
ｏで負荷１１と交流結合しているため、負荷１１への電
源供給が停止し、フェールセーフが実現することは容易
に理解できよう。

第３図は、負荷１１がパルスで制御される場合で、整流
平滑回路を除いたものである。ここで。

マイクロコンピュータ１、コンデンサ２，３、発振回路
４、パルストランス１０は第１図の実施例と同じ動作を
するので、負荷１１がパルスで制御される場合でもフェ
ールセーフが実現できる。

第４図は、第１図と第３図のコンデンサ２をパルストラ
ンス１０′に置き換え、更に、トランジスタ１５′、直
流電源１６′、ダイオード７′により信号の伝達効率を
高め、パルストランス１０′の出力信号を整流平滑回路
９に入力して、安定した信号Ｐｏｕｔｚを発振回路４の
電源入力端子１３に入力している１発振回路４の出力信
号ｐｏｕＴａをトランジスタ１５のスイッチングにより
、パルストランス１０の入力側に直流電源１６からの通
過電流をオン・オフし、パルストランス１０の出力信号
を安定に得て、ダイオード７を介して負荷１１に接続し
ている。ここで、整流平滑回路９を除い゛て第１図や第
３図のように電源入力端子１３をコンデンサを介して接
地してもよい。更に、発振回路４の出力をコンデンサで
交流結合することも可能である。

また、第１図、第３図、第４図の発振回路４は、トラン
ジスタ、論理回路等で構成する周知の発振回路であって
も同様の効果が得られる。

〔発明の効果〕

本発明によれば、フェールセーフ制御装置の無電源化が
可能となり、これによって、稼動効率が向上する。

【図面の簡単な説明】

第１図、第３図、第４図は、本発明の実施例の回路図、
第２図は、第１図、第３図、第４図の回路の各部の波形
を示すタイムチャート、第５図は、従来のトランス結合
方式のフェールセーフ制御回路図である。 １°°°マイクロコンピユータ、２，３・・・コンデン
サ。 ４・・・発振回路、１０・・・パルストランス、１１・
・・負第１図 第２図 第 図 第 図 第 図

Claims (6)

【特許請求の範囲】
1. １．マイクロコンピユータの出力信号により、単一電源
   型発振回路の動作を制御し、前記発振回路の出力端子と
   第一の交流結合素子の入力端子を接続し、前記第一の交
   流結合素子の出力で制御する負荷をもつフエールセーフ
   制御装置において、 前記マイクロコンピユータに出力信号を前記発振回路の
   電源として使用する手段をもつことを特徴とするフエー
   ルセーフ制御装置。
2. ２．特許請求項第１項において、 前記マイクロコンピユータの出力信号を前記発振回路の
   電源として使用する手段として、前記発振回路の電源入
   力端子と前記マイクロコンピユータの出力端子を第二の
   交流結合素子を介して接続し、前記発振回路の前記電源
   入力端子をコンデンサを介して接地することを特徴とす
   るフエールセーフ制御装置。
3. ３．特許請求項第１項記載の前記第一の交流結合素子に
   トランスを用いることを特徴とするフエールセーフ制御
   装置。
4. ４．特許請求項第１項記載の前記第一の交流結合素子に
   コンデンサを用いることを特徴とするフエールセーフ制
   御装置。
5. ５．特許請求項第２項記載の前記第二の交流結合素子に
   トランスを用いることを特徴とするフエールセーフ制御
   装置。
6. ６．特許請求項第２項記載の前記第二の交流結合素子に
   コンデンサを用いることを特徴とするフエールセーフ制
   御装置。