JPH02203531A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH02203531A JPH02203531A JP1024162A JP2416289A JPH02203531A JP H02203531 A JPH02203531 A JP H02203531A JP 1024162 A JP1024162 A JP 1024162A JP 2416289 A JP2416289 A JP 2416289A JP H02203531 A JPH02203531 A JP H02203531A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tungsten
- photoresist
- contact hole
- contact holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路における多層配線の形成方法
に関するものである。
に関するものである。
従来の技術
半導体集積回路において、集積度が上がるに従い配線間
を接続するコンタクトホールも微細になり、現在用いら
れているスパッタ法では、ＡＩ配線をコンタクトに埋め
込むことが困難となっている。このコンタクトの埋め込
みを改善するために、コンタクトにテーパをつけたり、
タングステンの選択ＣＶＤ法によりコンタクトを埋め込
むことが試みられている。
を接続するコンタクトホールも微細になり、現在用いら
れているスパッタ法では、ＡＩ配線をコンタクトに埋め
込むことが困難となっている。このコンタクトの埋め込
みを改善するために、コンタクトにテーパをつけたり、
タングステンの選択ＣＶＤ法によりコンタクトを埋め込
むことが試みられている。
発明が解決しようとする課題
しかしながら、コンタクトにテーバをつけることによる
改善では、コンタクトのアスペクト比が小さい場合には
有効であるが、アスペクト比が大きくなると埋め込みが
困難になり、かつコンタクト径の寸法制御が難しいとい
う問題点がある。また、タングステンの選択ＣＶＤ法で
は、層間絶縁膜上にタングステンを成長させないように
選択性を保つためにアスペクト比の高いコンタクトを埋
め込むのには時間がかかり、またアスペクト比の異なる
コンタクトが存在する場合は最もアスペクト比の大きい
コンタクトを完全に埋め込むと他のコンタクトにおいて
タングステンがコンタクトからはみ出し、上層配線を短
絡させる可能性があるため、アスペクト比の小さいコン
タクト以外は完全に埋め込めないという問題があった。
改善では、コンタクトのアスペクト比が小さい場合には
有効であるが、アスペクト比が大きくなると埋め込みが
困難になり、かつコンタクト径の寸法制御が難しいとい
う問題点がある。また、タングステンの選択ＣＶＤ法で
は、層間絶縁膜上にタングステンを成長させないように
選択性を保つためにアスペクト比の高いコンタクトを埋
め込むのには時間がかかり、またアスペクト比の異なる
コンタクトが存在する場合は最もアスペクト比の大きい
コンタクトを完全に埋め込むと他のコンタクトにおいて
タングステンがコンタクトからはみ出し、上層配線を短
絡させる可能性があるため、アスペクト比の小さいコン
タクト以外は完全に埋め込めないという問題があった。
課題を解決するための手段
本発明は、層間絶縁膜にコンタクトホールを開口するの
に用いたフォトレジストをマスクとじてコンタクトホー
ル側壁にイオンを注入し、フォトレジストを除去した後
コンタクトホールにのみＣＶＤ法により選択的に配線部
材を埋め込むものである。
に用いたフォトレジストをマスクとじてコンタクトホー
ル側壁にイオンを注入し、フォトレジストを除去した後
コンタクトホールにのみＣＶＤ法により選択的に配線部
材を埋め込むものである。
作用
本発明は、コンタクトホール側壁にイオンを注入するこ
とにより、ＣＶＤ法により眉間絶縁膜に対して選択的に
配線部材を埋め込む際にコンタクトポール側壁の選択性
をなくし、コンタクト側壁からも配線部材が成長するよ
うにするものである。
とにより、ＣＶＤ法により眉間絶縁膜に対して選択的に
配線部材を埋め込む際にコンタクトポール側壁の選択性
をなくし、コンタクト側壁からも配線部材が成長するよ
うにするものである。
このため、アスペクト比が異なるコンタクトにおいても
同じ時間で完全に埋め込むことが出来る。
同じ時間で完全に埋め込むことが出来る。
実施例
第１図は本発明の実施例における２層Ａｔ配線の工程断
面図を示すものである。半導体素子の形成されたシリコ
ン基板１１上に第１の絶縁膜層としてホウ素とリンを含
むシリコン酸化膜（ＢＰＳＣ；）１２が形成されている
ところに、下層配線として、シリコンを含むアルミ合金
配線（以下、シリコンを含むアルミ合金配線をＡＩ配線
と略す）１３が形成されている（第１図（ａ）参照）。
面図を示すものである。半導体素子の形成されたシリコ
ン基板１１上に第１の絶縁膜層としてホウ素とリンを含
むシリコン酸化膜（ＢＰＳＣ；）１２が形成されている
ところに、下層配線として、シリコンを含むアルミ合金
配線（以下、シリコンを含むアルミ合金配線をＡＩ配線
と略す）１３が形成されている（第１図（ａ）参照）。
次に層間絶縁膜としてプラズマＣＶＤ法によるシリコン
酸化膜（以下、プラズマＣＶＤ法によるシリコン酸化膜
をｐ−５ｉＯ２と略す） １４を形成し、コンタクトパ
ターンのフォトレジスト層１５を形成する（第１図（ｂ
）参＠）。このフォトレジストＦｉ’１５をマスクとし
てドライエツチングにより、ｐ−Ｓ ｉ ０２１３にコ
ンタクトホール１６．１７を開口する（第１図（ｃ）参
照）。この後、フォトレジスト層を除去することなく、
コンタクトホール１６．１７の側壁にシリコンイオンＩ
８を注入する（第１図（ｄ）参照）。このとき、コンタ
クトホールにシリコンイオンが均一に注入されるように
、例えばシリコン基板を９０度ずつ回転させて４回に分
けて、例えばドーズ量ＩＸ１０１７ｃｍ−２加速電圧４
０ｋｅＶで行うことが望ましい。
酸化膜（以下、プラズマＣＶＤ法によるシリコン酸化膜
をｐ−５ｉＯ２と略す） １４を形成し、コンタクトパ
ターンのフォトレジスト層１５を形成する（第１図（ｂ
）参＠）。このフォトレジストＦｉ’１５をマスクとし
てドライエツチングにより、ｐ−Ｓ ｉ ０２１３にコ
ンタクトホール１６．１７を開口する（第１図（ｃ）参
照）。この後、フォトレジスト層を除去することなく、
コンタクトホール１６．１７の側壁にシリコンイオンＩ
８を注入する（第１図（ｄ）参照）。このとき、コンタ
クトホールにシリコンイオンが均一に注入されるように
、例えばシリコン基板を９０度ずつ回転させて４回に分
けて、例えばドーズ量ＩＸ１０１７ｃｍ−２加速電圧４
０ｋｅＶで行うことが望ましい。
次に、フォトレジストＮ１５を除去し、例えばＷＦ６・
Ｈ２・Ａｒの混合ガスを用いたタングステンの選択ＣＶ
Ｄ法によりコンタクトホール内にのみタングステン１９
を成長させる。このとき、コンタクトホール側壁ではな
いｐｓｉｏ２上では、タングステンは成長しないが、シ
リコンイオンの注入を受けたコンタクトホール側壁のｐ
−５ｉ０２は選択性がなくなるため、コンタクトホール
底部のＡＩ配線からだけでなく、コンタクトホール側壁
からもタングステンが成長するため、コンタクト径の約
２分の１の成長膜厚でアスペクト比の異なるコンタクト
１６．１７を埋め込むことが出来る（第１図（ｅ）参照
）。
Ｈ２・Ａｒの混合ガスを用いたタングステンの選択ＣＶ
Ｄ法によりコンタクトホール内にのみタングステン１９
を成長させる。このとき、コンタクトホール側壁ではな
いｐｓｉｏ２上では、タングステンは成長しないが、シ
リコンイオンの注入を受けたコンタクトホール側壁のｐ
−５ｉ０２は選択性がなくなるため、コンタクトホール
底部のＡＩ配線からだけでなく、コンタクトホール側壁
からもタングステンが成長するため、コンタクト径の約
２分の１の成長膜厚でアスペクト比の異なるコンタクト
１６．１７を埋め込むことが出来る（第１図（ｅ）参照
）。
また、タングステンの成長を始める前に、アルゴンによ
る逆スパツタエツチングをＡ１配線の自然酸化膜を除去
するために行うと、より良好なコンタクトが形成される
。最後に、上層配線層となるＡｔ配線２０を形成するこ
とにより下層のＡｔ配線１３と上層のＡｔ配線２０をタ
ングステン１９で埋め込まれたコンタクトホール１６．
１７で接続する２ＮＡＩ配線が形成される（第１図（ｆ
）参照）。
る逆スパツタエツチングをＡ１配線の自然酸化膜を除去
するために行うと、より良好なコンタクトが形成される
。最後に、上層配線層となるＡｔ配線２０を形成するこ
とにより下層のＡｔ配線１３と上層のＡｔ配線２０をタ
ングステン１９で埋め込まれたコンタクトホール１６．
１７で接続する２ＮＡＩ配線が形成される（第１図（ｆ
）参照）。
なお、本実施例では、シリコンを含むアルミ合金を用い
たが、シリコンの他に銅などを含むアルミ合金を用いて
も良いのは当然である。また、上層・下層の配線として
、アルミ合金配線以外に高濃度ドープ多結晶シリコンや
シリサイドなどを用いても良い。イオン注入の際にシリ
コンイオンを用いたが、他のイオン例えばアルミ・ホウ
素・ヒ素・リン・ＢＦ２などのイオンを用いても良い。
たが、シリコンの他に銅などを含むアルミ合金を用いて
も良いのは当然である。また、上層・下層の配線として
、アルミ合金配線以外に高濃度ドープ多結晶シリコンや
シリサイドなどを用いても良い。イオン注入の際にシリ
コンイオンを用いたが、他のイオン例えばアルミ・ホウ
素・ヒ素・リン・ＢＦ２などのイオンを用いても良い。
ここでは、コンタクトホールを埋め込むＣＶＤ法の例と
して、ＷＦｓ・Ｈ２・ｋｒの混合ガスを用いたタングス
テンの選択ＣＶＤ法を挙げたが、導電性の膜が下層配線
上に成長し、層間絶縁膜上に成長しない選択性を持つＣ
ＶＤ法であれば良く、ＷＦ６・５ｉＨｎを含む混合ガス
を用いたタングステンやタングステンシリサイドの選択
ＣＶ Ｄ、 アルミの選択ＣＶＤなどが挙げられる。
して、ＷＦｓ・Ｈ２・ｋｒの混合ガスを用いたタングス
テンの選択ＣＶＤ法を挙げたが、導電性の膜が下層配線
上に成長し、層間絶縁膜上に成長しない選択性を持つＣ
ＶＤ法であれば良く、ＷＦ６・５ｉＨｎを含む混合ガス
を用いたタングステンやタングステンシリサイドの選択
ＣＶ Ｄ、 アルミの選択ＣＶＤなどが挙げられる。
また、本発明は、２Ｎの配線間の接続だけでなく３層以
Ｅの配線間の接続にも有効である。第２図は、本発明を
用いて形成した３層配線の断面図を示すものである。こ
れは、第３層目の配線３３と第２Ｎ目の配線３２のコン
タクトホール３５、第３層目の配線と３３第１層目の配
線３１のコンタクトホール３４は、フォトレジストパタ
ーンをマスクとじて同時に閉口され、イオン注入を行っ
た後、タングステン３６をそれぞれのコンタクトに成長
させて、第３Ｎ目の配線３３を形成して得られる。
Ｅの配線間の接続にも有効である。第２図は、本発明を
用いて形成した３層配線の断面図を示すものである。こ
れは、第３層目の配線３３と第２Ｎ目の配線３２のコン
タクトホール３５、第３層目の配線と３３第１層目の配
線３１のコンタクトホール３４は、フォトレジストパタ
ーンをマスクとじて同時に閉口され、イオン注入を行っ
た後、タングステン３６をそれぞれのコンタクトに成長
させて、第３Ｎ目の配線３３を形成して得られる。
発明の詳細
な説明したように、本発明は、アスペクト比が異なるコ
ンタクトを完全に埋め込むことが出来、信頼性の高い多
層配線を形成することが出来る。
ンタクトを完全に埋め込むことが出来、信頼性の高い多
層配線を形成することが出来る。
第１図は本発明を用いた２ＭＡｌ配線の工程断面図、第
２図は本発明を３ＰＭ配線間に用いた場合の断面構成図
である。 １３・・・下Ｆ！ＡＩ配線 １６．１７・・・コンタク
トホール１９．３６・・・タングステン、２０ ・・・
上７ａ’ＡＩ配線。 代理人の氏名 弁理士 粟野重孝 はか１名図 第 図 第 図
２図は本発明を３ＰＭ配線間に用いた場合の断面構成図
である。 １３・・・下Ｆ！ＡＩ配線 １６．１７・・・コンタク
トホール１９．３６・・・タングステン、２０ ・・・
上７ａ’ＡＩ配線。 代理人の氏名 弁理士 粟野重孝 はか１名図 第 図 第 図
Claims (3)
- （１）下層配線層と上層配線層との層間絶縁膜となる絶
縁膜が形成された基板において、コンタクトパターンの
フォトレジスト層を形成する工程と、前記フォトレジス
ト層をマスクとして前記層間絶縁膜にコンタクトホール
を開口する工程と、前記フォトレジストをマスクとして
前記コンタクトホール側壁にイオンを注入する工程と、
前記フォトレジストを除去した後前記コンタクトホール
にのみＣＶＤ法により選択的に配線部材を埋め込む工程
と、この後上層配線を形成する工程からなることを特徴
とする多層配線の形成方法。 - （２）フォトレジストをマスクとして前記コンタクトホ
ール側壁にイオンを注入する工程において、注入するイ
オンとして、シリコン、アルミ、ヒ素、リン、ホウ素イ
オンのいずれかを用いることを特徴とする特許請求範囲
第１項記載の多層配線の形成方法。 - （３）コンタクトホールにのみＣＶＤ法により選択的に
配線部材を埋め込む工程において、少なくともＷＦ＿６
を含む混合ガスを用いるＣＶＤ法により、配線部材とし
て、タングステンあるいはタングステンシリサイドを選
択的にコンタクトホールに埋め込むことを特徴とする特
許請求範囲第１項あるいは第２項記載の多層配線の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024162A JPH02203531A (ja) | 1989-02-02 | 1989-02-02 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024162A JPH02203531A (ja) | 1989-02-02 | 1989-02-02 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02203531A true JPH02203531A (ja) | 1990-08-13 |
Family
ID=12130648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1024162A Pending JPH02203531A (ja) | 1989-02-02 | 1989-02-02 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02203531A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425075A (ja) * | 1990-05-16 | 1992-01-28 | Takehide Shirato | 半導体装置の製造方法 |
| US5455198A (en) * | 1992-12-31 | 1995-10-03 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating tungsten contact plug |
| US5459100A (en) * | 1993-12-21 | 1995-10-17 | Hyundai Electronics Industries Co., Ltd. | Method for forming metal wiring of semiconductor device |
-
1989
- 1989-02-02 JP JP1024162A patent/JPH02203531A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425075A (ja) * | 1990-05-16 | 1992-01-28 | Takehide Shirato | 半導体装置の製造方法 |
| US5455198A (en) * | 1992-12-31 | 1995-10-03 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating tungsten contact plug |
| US5459100A (en) * | 1993-12-21 | 1995-10-17 | Hyundai Electronics Industries Co., Ltd. | Method for forming metal wiring of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1286795C (en) | Fabrication of interlayer conductive paths in integrated circuits | |
| US4746621A (en) | Planar tungsten interconnect | |
| JP2587857B2 (ja) | 埋込み多重レベル間相互接続体装置 | |
| TW201230221A (en) | Integration of shallow trench isolation and through-substrate vias into integrated circuit designs | |
| US6143657A (en) | Method of increasing the stability of a copper to copper interconnection process and structure manufactured thereby | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| US20010053592A1 (en) | Method of manufacturing semiconductor device | |
| US5187120A (en) | Selective deposition of metal on metal nitride to form interconnect | |
| US4907066A (en) | Planar tungsten interconnect with implanted silicon | |
| JP2002016066A (ja) | 半導体装置およびその製造方法 | |
| US5459100A (en) | Method for forming metal wiring of semiconductor device | |
| JPH02203531A (ja) | 多層配線の形成方法 | |
| JPH03248534A (ja) | 半導体素子の製造方法 | |
| JPH07122644A (ja) | 半導体装置及びその製造方法 | |
| JPH01184849A (ja) | 多層配線の製造方法 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| US5804504A (en) | Method for forming wiring of semiconductor device | |
| JPH02241032A (ja) | 配線形成方法 | |
| KR100294973B1 (ko) | 반도체장치의플러그형성방법 | |
| TW478094B (en) | Dual-polysilicon structures in integrated circuits and a method for making them | |
| JPH0234957A (ja) | 半導体装置の製造方法 | |
| JPH02306623A (ja) | 半導体装置の製造方法 | |
| JP3038875B2 (ja) | 半導体装置の製造方法 | |
| JP2512740B2 (ja) | 半導体装置の製造方法 | |
| JPH01150338A (ja) | 配線形成方法 |