JPH0220714Y2 - - Google Patents
Info
- Publication number
- JPH0220714Y2 JPH0220714Y2 JP1982001082U JP108282U JPH0220714Y2 JP H0220714 Y2 JPH0220714 Y2 JP H0220714Y2 JP 1982001082 U JP1982001082 U JP 1982001082U JP 108282 U JP108282 U JP 108282U JP H0220714 Y2 JPH0220714 Y2 JP H0220714Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- temperature
- signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0023—Visual time or date indication means by light valves in general
- G04G9/0029—Details
- G04G9/0047—Details electrical, e.g. selection or application of the operating voltage
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on an electrochromic effect
- G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
- G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Electric Clocks (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【考案の詳細な説明】
本考案は、電子光学的表示装置としてエレクト
ロクロミツク（以下、ECと略記）表示素子を備
えたEC表示式電子時計に関する。
ロクロミツク（以下、ECと略記）表示素子を備
えたEC表示式電子時計に関する。
上記のEC表示セルは、液晶表示素子と比較す
ると、周知の如く表示コントラストが高く、かつ
表示自体が記憶特性を有している、等の特長があ
るために、電子時計においても、その表示装置と
しての利用が図られている。
ると、周知の如く表示コントラストが高く、かつ
表示自体が記憶特性を有している、等の特長があ
るために、電子時計においても、その表示装置と
しての利用が図られている。
しかしEC表示素子は、環境温度の変化によつ
て表示濃度、応答速度、表示書込み・消去の繰返
し可能回数（以下、繰返し寿命とする）等が大き
な影響を受け、特に一定以上の高温の環境下にお
いて表示書込み駆動が繰返して行なわれると、上
記の繰返し寿命も大幅に低下してしまうという欠
点を有している。このために特に種々の環境下に
置かれる可能性の強い腕時計については、上記の
ような欠点がEC表示素子の利用に対する大きな
障害なつていて、EC表示式電子時計が実現され
ていないことの一因となつている。
て表示濃度、応答速度、表示書込み・消去の繰返
し可能回数（以下、繰返し寿命とする）等が大き
な影響を受け、特に一定以上の高温の環境下にお
いて表示書込み駆動が繰返して行なわれると、上
記の繰返し寿命も大幅に低下してしまうという欠
点を有している。このために特に種々の環境下に
置かれる可能性の強い腕時計については、上記の
ような欠点がEC表示素子の利用に対する大きな
障害なつていて、EC表示式電子時計が実現され
ていないことの一因となつている。
本考案の目的は、上述のEC表示素子の欠点を
カバーして、高温の環境下に置かれても急激に繰
返し寿命が低下することのないように考慮された
EC表示式電子時計を提供することにある。
カバーして、高温の環境下に置かれても急激に繰
返し寿命が低下することのないように考慮された
EC表示式電子時計を提供することにある。
以下、図に従つて本考案の詳細を説明する。
第１図〜第５図は、本考案の１実施例を示すも
ので、第１図は時計の回路構成を示すブロツク線
図である。第１図において１は水晶発振回路、２
は分周回路、３は時計カウンター、４はデコーダ
であり、これらについては従来の液晶表示式時計
の場合と全く同様な構成である。さらに５は駆動
制御回路、６は駆動回路、７はEC表示素子、８
はクロツクパルス形成回路、９は温度情報形成回
路であり、前記クロツクパルス形成回路８は、前
記EC表示素子７の最下位表示桁の時計内容歩進
周期（例えば時および分を表示するものにおいて
は１分周期）と同じ周期を有する２種類の互いに
位相の異なつたクロツクパルス信号φmとφTとを
形成して、それぞれ駆動制御回路５と温度情報形
成回路９に入力している。なお信号φmは、計時
カウンター３内の上記最下位表示桁の時計内容歩
進タイミング（例えば１分信号の立上り）に同期
して形成されており、従つてデコーダ４からの表
示信号が変化するタイミングと常に一致して出力
される。また信号φTは、温度情報形成回路９の
検出周期と検出タイミングを制御するためのサン
プリング信号および検出検果の記憶書き込みのタ
イミングを制御するための信号としての機能を果
たすもので、信号φmに対して少なくとも後述の
表示書込み、消去駆動のために要する時間幅より
も大きな時間幅でずれたタイミングで形成されて
いる。すなわち、後述の如く表示書き込み、消去
駆動の開始と信号φmの立上りとは一致している
ために、結局は信号φTは、表示書込み、消去駆
動のタイミングとは重ならないように、ずれたタ
イミングで形成されているわけである。
ので、第１図は時計の回路構成を示すブロツク線
図である。第１図において１は水晶発振回路、２
は分周回路、３は時計カウンター、４はデコーダ
であり、これらについては従来の液晶表示式時計
の場合と全く同様な構成である。さらに５は駆動
制御回路、６は駆動回路、７はEC表示素子、８
はクロツクパルス形成回路、９は温度情報形成回
路であり、前記クロツクパルス形成回路８は、前
記EC表示素子７の最下位表示桁の時計内容歩進
周期（例えば時および分を表示するものにおいて
は１分周期）と同じ周期を有する２種類の互いに
位相の異なつたクロツクパルス信号φmとφTとを
形成して、それぞれ駆動制御回路５と温度情報形
成回路９に入力している。なお信号φmは、計時
カウンター３内の上記最下位表示桁の時計内容歩
進タイミング（例えば１分信号の立上り）に同期
して形成されており、従つてデコーダ４からの表
示信号が変化するタイミングと常に一致して出力
される。また信号φTは、温度情報形成回路９の
検出周期と検出タイミングを制御するためのサン
プリング信号および検出検果の記憶書き込みのタ
イミングを制御するための信号としての機能を果
たすもので、信号φmに対して少なくとも後述の
表示書込み、消去駆動のために要する時間幅より
も大きな時間幅でずれたタイミングで形成されて
いる。すなわち、後述の如く表示書き込み、消去
駆動の開始と信号φmの立上りとは一致している
ために、結局は信号φTは、表示書込み、消去駆
動のタイミングとは重ならないように、ずれたタ
イミングで形成されているわけである。
次に第２図は、温度情報形成回路９を構成して
いる上限温度検出回路と検出結果記憶回路の一構
成例を示す回路図である。この回路は、Ｎチヤネ
ル型（以下Ｎ型と略記）FET１０と、環境温度
Ｔの変化に対して第３図に示す如くにその抵抗値
RTが変化するサーミスタと、抵抗値ｒを有する
固定抵抗と、インバータ１１，１２と、検出結果
記憶回路として設けられたＤ型フリツプフロツプ
回路（以下FFと略記）１３より構成されており、
環境温度Ｔの変化に応じたサーミスタの抵抗値
RTの変化により、サーミスタと固定抵抗の中間
点の分圧電圧VTが変化することを利用して、所
定の周期で該分圧電位VTがインバータ１２のス
レツシヨルド電圧よりも高いか低いかを検出し、
その検出結果をＤ型FF１３に記憶書込みするよ
うに構成されている。すなわち時計の置かれてい
る環境温度Ｔが、所定の上限温度TOと等しくな
つたとき、サーミスタの抵抗値RTがROになるも
のとすると、サーミスタの抵抗値がROとなつた
ときを境界としてインバータ１２の出力側の論理
レベルが反転するように固定抵抗の抵抗値ｒを定
め、環境温度Ｔが所定の上限温度TOよりも高い
（または低い）ときにインバータ１２の出力側が
Ｌ（またはＨ）レベルとなるように設定している。
なお本実施例においては、インバータ１１からの
出力信号TがＬレベルになるごとに、すなわち
φTのパルスが与えられるごとにＮ型FET１０が
ON状態となつて、上述の如くの温度検出動作が
行なわれ、さらにφTのパルスの立下りごとにイ
ンバータ１２の出力側のレベルが、温度検出結果
としてＤ型FF１３に記憶書込みされて、次の検
出動作が行なわれるタイミングまで記憶保持され
ることになる。
いる上限温度検出回路と検出結果記憶回路の一構
成例を示す回路図である。この回路は、Ｎチヤネ
ル型（以下Ｎ型と略記）FET１０と、環境温度
Ｔの変化に対して第３図に示す如くにその抵抗値
RTが変化するサーミスタと、抵抗値ｒを有する
固定抵抗と、インバータ１１，１２と、検出結果
記憶回路として設けられたＤ型フリツプフロツプ
回路（以下FFと略記）１３より構成されており、
環境温度Ｔの変化に応じたサーミスタの抵抗値
RTの変化により、サーミスタと固定抵抗の中間
点の分圧電圧VTが変化することを利用して、所
定の周期で該分圧電位VTがインバータ１２のス
レツシヨルド電圧よりも高いか低いかを検出し、
その検出結果をＤ型FF１３に記憶書込みするよ
うに構成されている。すなわち時計の置かれてい
る環境温度Ｔが、所定の上限温度TOと等しくな
つたとき、サーミスタの抵抗値RTがROになるも
のとすると、サーミスタの抵抗値がROとなつた
ときを境界としてインバータ１２の出力側の論理
レベルが反転するように固定抵抗の抵抗値ｒを定
め、環境温度Ｔが所定の上限温度TOよりも高い
（または低い）ときにインバータ１２の出力側が
Ｌ（またはＨ）レベルとなるように設定している。
なお本実施例においては、インバータ１１からの
出力信号TがＬレベルになるごとに、すなわち
φTのパルスが与えられるごとにＮ型FET１０が
ON状態となつて、上述の如くの温度検出動作が
行なわれ、さらにφTのパルスの立下りごとにイ
ンバータ１２の出力側のレベルが、温度検出結果
としてＤ型FF１３に記憶書込みされて、次の検
出動作が行なわれるタイミングまで記憶保持され
ることになる。
次に第４図は、第１図に示された駆動制御回路
５、駆動回路６およびEC表示素子７の一部の構
成例を示す回路図であり、第５図は、第２図およ
び第４図に示された回路のタイムチヤート図であ
る。なお第４図においては、EC表示素子７を構
成する複数の表示セグメント電極のうち、最小表
示桁（例えば分表示桁）の１つのセグメント電極
７ｎの駆動に関与する部分のみが代表例として示
されている。
５、駆動回路６およびEC表示素子７の一部の構
成例を示す回路図であり、第５図は、第２図およ
び第４図に示された回路のタイムチヤート図であ
る。なお第４図においては、EC表示素子７を構
成する複数の表示セグメント電極のうち、最小表
示桁（例えば分表示桁）の１つのセグメント電極
７ｎの駆動に関与する部分のみが代表例として示
されている。
まずデコーダ４から上記セグメント電極７ｎに
関する表示のON〜OFF情報として送られてくる
表示信号Ｎは、表示ON状態を示すときＨレベ
ル、また表示OFF状態を示すときＬレベルに、
それぞれ維持されるものである。この表示信号Ｎ
のレベルが変化するときは、前述したように必ず
信号φmのパルスの立上りと同期したタイミング
で変化するわけである。（この点についてはいず
れの表示桁のいずれのセグメント電極のための表
示信号も同様である。）また前述の温度情報形成
回路９のＤ型FF１３のＱ端子からの出力信号
（以下、温度信号と称する）Ｊが変化するときは、
必ず信号φTのパルスの立下りに同期したタイミ
ングで変化する。
関する表示のON〜OFF情報として送られてくる
表示信号Ｎは、表示ON状態を示すときＨレベ
ル、また表示OFF状態を示すときＬレベルに、
それぞれ維持されるものである。この表示信号Ｎ
のレベルが変化するときは、前述したように必ず
信号φmのパルスの立上りと同期したタイミング
で変化するわけである。（この点についてはいず
れの表示桁のいずれのセグメント電極のための表
示信号も同様である。）また前述の温度情報形成
回路９のＤ型FF１３のＱ端子からの出力信号
（以下、温度信号と称する）Ｊが変化するときは、
必ず信号φTのパルスの立下りに同期したタイミ
ングで変化する。
一方、駆動制御回路５を構成するコントロール
部１５に信号φmのパルスが入力されると、まず
RS型FF１６がセツト状態となり、この結果、
AND回路１８がON状態になるとともに、イン
バータ１７の出力側がＬレベルとなつて、タイマ
ー回路１９は強制的なリセツト保持状態から解除
される。この結果、タイマー回路１９はAND回
路１８を介して分周回路２より送られてくる比較
的高い周波数の（例えば４〜64Hz程度の）クロツ
クパルス信号φOの計数を開始するが、その計数
値が所定の値に至ると、すなわち所定の時間幅が
経過すると、出力側COがＨレベルとなつて、再
びFF１６をリセツト状態に反転させる。従つて
第５図に示されるように、この間にはFF１６の
Ｑ出力側からは信号φmのパルスの立上りに同期
して立上り、かつ幅d0を有するパルス信号ｄが出
力されて、後述のAND回路２５およびNAND回
路２６に供給され、また立上り動作型の論理微分
回路２０からは、信号φmより前記幅d0だけ位相
の遅れた信号φm′が出力されて、後述のＤ型FF
２２のCL端子に供給されることになる。なお上
記のFF１６のＱ出力側から出力される信号ｄの
パルス幅d0は、後述の如くEC表示素子７の表示
書込み、消去時の駆動時間幅を決定しているもの
であり、従つて前記タイマー回路１９をプログラ
マブルなカウンターとして構成し、その設定状態
を温度変化に応じて制御するようにすれば、上記
のパルス幅d0が温度変化に応じて変化される（な
わち上記の駆動時間幅が温度変化に応じて変化さ
れる）ことになり、いわゆる温度補償付きの駆動
を行なうことが可能となる。
部１５に信号φmのパルスが入力されると、まず
RS型FF１６がセツト状態となり、この結果、
AND回路１８がON状態になるとともに、イン
バータ１７の出力側がＬレベルとなつて、タイマ
ー回路１９は強制的なリセツト保持状態から解除
される。この結果、タイマー回路１９はAND回
路１８を介して分周回路２より送られてくる比較
的高い周波数の（例えば４〜64Hz程度の）クロツ
クパルス信号φOの計数を開始するが、その計数
値が所定の値に至ると、すなわち所定の時間幅が
経過すると、出力側COがＨレベルとなつて、再
びFF１６をリセツト状態に反転させる。従つて
第５図に示されるように、この間にはFF１６の
Ｑ出力側からは信号φmのパルスの立上りに同期
して立上り、かつ幅d0を有するパルス信号ｄが出
力されて、後述のAND回路２５およびNAND回
路２６に供給され、また立上り動作型の論理微分
回路２０からは、信号φmより前記幅d0だけ位相
の遅れた信号φm′が出力されて、後述のＤ型FF
２２のCL端子に供給されることになる。なお上
記のFF１６のＱ出力側から出力される信号ｄの
パルス幅d0は、後述の如くEC表示素子７の表示
書込み、消去時の駆動時間幅を決定しているもの
であり、従つて前記タイマー回路１９をプログラ
マブルなカウンターとして構成し、その設定状態
を温度変化に応じて制御するようにすれば、上記
のパルス幅d0が温度変化に応じて変化される（な
わち上記の駆動時間幅が温度変化に応じて変化さ
れる）ことになり、いわゆる温度補償付きの駆動
を行なうことが可能となる。
一方、第５図には駆動制御回路５としては、前
述のコントロール部１５の他に、前記表示セグメ
ント電極７ｎに関する駆動の制御を行なうために
設けられた駆動制御部５ｎが示されており、その
AND回路２１には前述の表示信号Ｎと温度信号
Ｊとが、またＤ型FF２２のCL端子には前述の如
く信号φm′が、それぞれ入力されるように構成さ
れている。
述のコントロール部１５の他に、前記表示セグメ
ント電極７ｎに関する駆動の制御を行なうために
設けられた駆動制御部５ｎが示されており、その
AND回路２１には前述の表示信号Ｎと温度信号
Ｊとが、またＤ型FF２２のCL端子には前述の如
く信号φm′が、それぞれ入力されるように構成さ
れている。
ここで温度信号ＪがＨレベル、すなわち環境温
度Ｔが上限温度TOよりも低いときの動作につい
て最初に説明する。まずパルスφm1の立上りに同
期して表示信号ＮがＬレベル（表示OFF状態）
からＨレベル（表示ON状態）へと変化したもの
とすると、これに応じてAND回路２１の出力側
もＬレベルからＨレベルへと変化する。次にパル
スφm′1の立下りに同期してFF２２がセツト状態
に反転するが、この結果としてインヒビツター
（以下INH回路と記す）２４からは、AND回路
２１の出力の立上り（すなわち表示信号Ｎの立上
り）に同期して立上り、かつFF２２の立上りに
同期して立下るパルスw1が出力され、従つて
NAND回路２６からは表示信号Ｎの立上りに同
期して立下り、FF１６のＱ端子からのパルスd1
の立下り同期して立上るＬレベルの反転パルス信
号（すなわちd1の反転パルス信号）W1が出力さ
れることになる。すなわち該信号W1は、表示書
込み制御用信号Ｗとして、駆動回路部６oのＰチ
ヤネル型（以下Ｐ型と略記）FEL２８のゲート
に印加されることになり、この結果、上記パルス
信号W1の時間幅（前述のパルス幅d0と等しい）
に渡つてＰ型FET２８がON状態となり、EC表
示素子７のコモン電極７ｃ側よりセグメント電極
７ｎ側に電流が流れ、該電極７ｎに関する表示書
込み駆動が行われることになる。次に信号φm3の
立上りに同期して表示信号ＮがＨレベル（表示
ON状態）からＬレベル（表示OFF状態）からＬ
レベル（表示OFF状態）に変化したとすると、
これに応じてAND回路２１の出力側もＨレベル
からＬレベルへと変化し、さらには次のパルス
φm′3の立下りに同期してFF２２はリセツト状態
に反転する。従つて、この間にはINH回路２３
からは表示信号Ｎの立上りに同期して立上り、か
つFF２２のＱ出力の立下り同期して立下るパル
スe1が出力され、この結果としてAND回路２５
からは表示信号Ｎの立上りに同期して立上り、
FF１６のＱ出力側からのパルスd3の立下りに同
期して立下るパルス信号E3（すなわちAND回路
２５を通過したパルスd3）が出力されることにな
る。この信号E3は、表示消去制御用信号Ｅとし
てＮ型FET２７のゲート側に印加されることに
なり、この結果、パルス信号E3の時間幅（前述
のパルス幅d0に等しい）に渡つてＮ型FET２７
がON状態となり、セグメント電極７ｎ側よりコ
モン電極７ｃ側に電流が流れ、セグメント電極７
ｎに関する表示消去駆動が行なわれることにな
る。
度Ｔが上限温度TOよりも低いときの動作につい
て最初に説明する。まずパルスφm1の立上りに同
期して表示信号ＮがＬレベル（表示OFF状態）
からＨレベル（表示ON状態）へと変化したもの
とすると、これに応じてAND回路２１の出力側
もＬレベルからＨレベルへと変化する。次にパル
スφm′1の立下りに同期してFF２２がセツト状態
に反転するが、この結果としてインヒビツター
（以下INH回路と記す）２４からは、AND回路
２１の出力の立上り（すなわち表示信号Ｎの立上
り）に同期して立上り、かつFF２２の立上りに
同期して立下るパルスw1が出力され、従つて
NAND回路２６からは表示信号Ｎの立上りに同
期して立下り、FF１６のＱ端子からのパルスd1
の立下り同期して立上るＬレベルの反転パルス信
号（すなわちd1の反転パルス信号）W1が出力さ
れることになる。すなわち該信号W1は、表示書
込み制御用信号Ｗとして、駆動回路部６oのＰチ
ヤネル型（以下Ｐ型と略記）FEL２８のゲート
に印加されることになり、この結果、上記パルス
信号W1の時間幅（前述のパルス幅d0と等しい）
に渡つてＰ型FET２８がON状態となり、EC表
示素子７のコモン電極７ｃ側よりセグメント電極
７ｎ側に電流が流れ、該電極７ｎに関する表示書
込み駆動が行われることになる。次に信号φm3の
立上りに同期して表示信号ＮがＨレベル（表示
ON状態）からＬレベル（表示OFF状態）からＬ
レベル（表示OFF状態）に変化したとすると、
これに応じてAND回路２１の出力側もＨレベル
からＬレベルへと変化し、さらには次のパルス
φm′3の立下りに同期してFF２２はリセツト状態
に反転する。従つて、この間にはINH回路２３
からは表示信号Ｎの立上りに同期して立上り、か
つFF２２のＱ出力の立下り同期して立下るパル
スe1が出力され、この結果としてAND回路２５
からは表示信号Ｎの立上りに同期して立上り、
FF１６のＱ出力側からのパルスd3の立下りに同
期して立下るパルス信号E3（すなわちAND回路
２５を通過したパルスd3）が出力されることにな
る。この信号E3は、表示消去制御用信号Ｅとし
てＮ型FET２７のゲート側に印加されることに
なり、この結果、パルス信号E3の時間幅（前述
のパルス幅d0に等しい）に渡つてＮ型FET２７
がON状態となり、セグメント電極７ｎ側よりコ
モン電極７ｃ側に電流が流れ、セグメント電極７
ｎに関する表示消去駆動が行なわれることにな
る。
次に温度信号ＪがＬレベル、すなわち環境温度
Ｔが上限温度TOよりも高くなつたときの動作に
ついて説明する。パルスφT4からφT5に至るいずれ
かの時点からＴがTOよりも高くなつたものとし、
しかも表示信号ＮがＨレベルに維持されていると
ともに、セグメント電極７ｎは信号W4によつて
既に書込み駆動されているものとすると、まずパ
ルスφT5の立下りに同期して温度信号ＪがＨレベ
ルからＬレベルへと変化し、それに伴なつて
AND回路２１の出力側もＨレベルからＬレベル
へと変化する。（すなわち温度信号ＪがＬレベル
なると、表示信号Ｎの如何にかかわらずAND回
路２１の出力側はＬレベルとなる。）この結果、
次にはパルスφm′5の立下りに同期してFF２２の
Ｑ出力側がリセツト状態に反転するために、この
間においてはINH回路２３からはAND回路２１
の出力の立下り（すなわち温度信号Ｊの立下り）
に同期して立上り、かつFF２３のＱ出力の立下
りに同期して立下るパルスe5が出力され、従つて
AND回路２５からは表示消去制御用信号E5（す
なわちパルスe5の幅に渡つてON状態となつてい
るAND回路２５を、その間に通過してきたパル
スd5が出力されて、電極７ｎの表示消去駆動が行
なわれる。
Ｔが上限温度TOよりも高くなつたときの動作に
ついて説明する。パルスφT4からφT5に至るいずれ
かの時点からＴがTOよりも高くなつたものとし、
しかも表示信号ＮがＨレベルに維持されていると
ともに、セグメント電極７ｎは信号W4によつて
既に書込み駆動されているものとすると、まずパ
ルスφT5の立下りに同期して温度信号ＪがＨレベ
ルからＬレベルへと変化し、それに伴なつて
AND回路２１の出力側もＨレベルからＬレベル
へと変化する。（すなわち温度信号ＪがＬレベル
なると、表示信号Ｎの如何にかかわらずAND回
路２１の出力側はＬレベルとなる。）この結果、
次にはパルスφm′5の立下りに同期してFF２２の
Ｑ出力側がリセツト状態に反転するために、この
間においてはINH回路２３からはAND回路２１
の出力の立下り（すなわち温度信号Ｊの立下り）
に同期して立上り、かつFF２３のＱ出力の立下
りに同期して立下るパルスe5が出力され、従つて
AND回路２５からは表示消去制御用信号E5（す
なわちパルスe5の幅に渡つてON状態となつてい
るAND回路２５を、その間に通過してきたパル
スd5が出力されて、電極７ｎの表示消去駆動が行
なわれる。
ところで上記のように温度信号ＪがＬレベルと
なつたときは、代表例として説明されている電極
７ｎのために設けられた駆動制御部５ｎのみでな
く、全てのセグメント電極のためにそれぞれ設け
られた各駆動制御部においても、上記と全く同様
な動作が発生されることになるために、結局、環
境温度Ｔが上限温度よりも高くなつて温度信号が
Ｌレベルになると、このときに既に書込み状態と
なつていた各セグメント電極に対しては、次のパ
ルスｄで全て同時に表示消去駆動が行なわれて、
EC表示素子７は全表示桁に渡つて消去状態に保
たれるわけである。また再び温度信号ＪがＨレベ
ルに復帰しない限りは、AND回路２１の出力側
もＬレベルに保たれるためにINH回路２４より
パルスが出力されることもなく、従つて新たな書
込み駆動も禁止され続けることになる。
なつたときは、代表例として説明されている電極
７ｎのために設けられた駆動制御部５ｎのみでな
く、全てのセグメント電極のためにそれぞれ設け
られた各駆動制御部においても、上記と全く同様
な動作が発生されることになるために、結局、環
境温度Ｔが上限温度よりも高くなつて温度信号が
Ｌレベルになると、このときに既に書込み状態と
なつていた各セグメント電極に対しては、次のパ
ルスｄで全て同時に表示消去駆動が行なわれて、
EC表示素子７は全表示桁に渡つて消去状態に保
たれるわけである。また再び温度信号ＪがＨレベ
ルに復帰しない限りは、AND回路２１の出力側
もＬレベルに保たれるためにINH回路２４より
パルスが出力されることもなく、従つて新たな書
込み駆動も禁止され続けることになる。
次に表示信号ＮがＨレベルに維持され続けてい
る間に（すなわちφT6からφT7に至る間に）、再び
環境温度Ｔが上限温度よりも低い状態に復帰した
ものとすると、パルスφT7によつて温度信号Ｊは
ＬレベルからＨレベルへと復帰し、これと同時に
AND回路２１の出力側もＬレベルからＨレベル
へと反転する。この結果、次のパルスφm′6でFF
２２のＱ出力はセツト状態に反転するために、結
局、INH回路２４からはAND回路２１の出力の
立上りに同期して立上り、かつFF２２のＱ出力
の立上りに同期して立下るパルスw7が出力され
ることになり、このパルスw7とFF１６からのパ
ルスd7に基づいてNAND回路２６から表示書込
み制御用信号として出力される反転パルス信号
W7によつて、電極７ｎに関する表示書込み駆動
が実行される。また、これと同様な動作は電極７
ｎに関してだけでなく、パルスφm7が形成された
時点で対応する表示信号がＨレベルとなつている
全てのセグメント電極に関して同時に行なわれる
ために、結局、温度信号ＪがＨレベルに復帰した
後の最初のパルスｄによつて、全ての表示桁の表
示が同時に正常な表示状態となるように書込み駆
動されるわけである。
る間に（すなわちφT6からφT7に至る間に）、再び
環境温度Ｔが上限温度よりも低い状態に復帰した
ものとすると、パルスφT7によつて温度信号Ｊは
ＬレベルからＨレベルへと復帰し、これと同時に
AND回路２１の出力側もＬレベルからＨレベル
へと反転する。この結果、次のパルスφm′6でFF
２２のＱ出力はセツト状態に反転するために、結
局、INH回路２４からはAND回路２１の出力の
立上りに同期して立上り、かつFF２２のＱ出力
の立上りに同期して立下るパルスw7が出力され
ることになり、このパルスw7とFF１６からのパ
ルスd7に基づいてNAND回路２６から表示書込
み制御用信号として出力される反転パルス信号
W7によつて、電極７ｎに関する表示書込み駆動
が実行される。また、これと同様な動作は電極７
ｎに関してだけでなく、パルスφm7が形成された
時点で対応する表示信号がＨレベルとなつている
全てのセグメント電極に関して同時に行なわれる
ために、結局、温度信号ＪがＨレベルに復帰した
後の最初のパルスｄによつて、全ての表示桁の表
示が同時に正常な表示状態となるように書込み駆
動されるわけである。
なおφT9においても温度信号ＪがＬレベルから
Ｈレベルに復帰しているが、このときには表示信
号ＮがＬレベル（表示OFF状態）に維持され続
けているために、AND回路２１の出力側もＬレ
ベルに維持されており、従つて表示書込み駆動が
行なわれることもないことは明らかである。
Ｈレベルに復帰しているが、このときには表示信
号ＮがＬレベル（表示OFF状態）に維持され続
けているために、AND回路２１の出力側もＬレ
ベルに維持されており、従つて表示書込み駆動が
行なわれることもないことは明らかである。
以上に述べたように本考案によれば、時計が所
定の上限温度以上の環境温度下に置かれたことが
検出されたときは、少なくともEC表示素子への
新たな表示書込み駆動も自動的に停止されること
になるために、例えば炎天下の自動車の中に時計
を放置する等、非常な高温にさらすようなことが
あつても、急激にEC表示素子の繰返し寿命を低
下させるようなことは防止される。また温度の検
出結果を検出結果記憶回路に記憶書込みするタイ
ミングも、通常時すなわち環境温度Ｔが上限温度
よりも低い時における表示書込み、消去駆動のタ
イミングと重ならないようにずらしてあるため
に、表示書込み、消去駆動中に検出結果記憶回路
からの温度情報信号が変化して不完全な表示書込
みや消去が行なわれたままとなつて、以後の表示
の支障となるようなこともない。
定の上限温度以上の環境温度下に置かれたことが
検出されたときは、少なくともEC表示素子への
新たな表示書込み駆動も自動的に停止されること
になるために、例えば炎天下の自動車の中に時計
を放置する等、非常な高温にさらすようなことが
あつても、急激にEC表示素子の繰返し寿命を低
下させるようなことは防止される。また温度の検
出結果を検出結果記憶回路に記憶書込みするタイ
ミングも、通常時すなわち環境温度Ｔが上限温度
よりも低い時における表示書込み、消去駆動のタ
イミングと重ならないようにずらしてあるため
に、表示書込み、消去駆動中に検出結果記憶回路
からの温度情報信号が変化して不完全な表示書込
みや消去が行なわれたままとなつて、以後の表示
の支障となるようなこともない。
なお前述の実施例のように環境温度が高くなつ
たときは、表示書込み駆動のみでなく消去駆動も
禁止するように制御すれば、無駄な電力の消費も
防止することができる。
たときは、表示書込み駆動のみでなく消去駆動も
禁止するように制御すれば、無駄な電力の消費も
防止することができる。
また温度検出回路については、前述の実施例の
場合のようなサーミスタを利用したものを必ずし
も使う必要はなく、所定の検出タイミングで環境
温度の検出を行なう回路であれば採用することが
可能である。
場合のようなサーミスタを利用したものを必ずし
も使う必要はなく、所定の検出タイミングで環境
温度の検出を行なう回路であれば採用することが
可能である。
第１図〜第５図は、本考案の１実施例による
EC表示式電子時計を示すもので、第１図は時計
の回路構成の概略を示すブロツク線図、第２図は
温度情報形成回路を示す回路図、第３図は第２図
におけるサーミスタの温度〜抵抗値特性を示すグ
ラフ、第４図は、駆動制御回路と駆動回路の一部
を示す回路図、第５図は第２図及び第４図の回路
の動作を説明するためのタイムチヤート図であ
る。 １……水晶発振回路、２……分周回路、３……
時計カウンター、４……デコーダ、５……駆動制
御回路、６……駆動回路、７……EC表示素子、
９……温度情報形成回路。
EC表示式電子時計を示すもので、第１図は時計
の回路構成の概略を示すブロツク線図、第２図は
温度情報形成回路を示す回路図、第３図は第２図
におけるサーミスタの温度〜抵抗値特性を示すグ
ラフ、第４図は、駆動制御回路と駆動回路の一部
を示す回路図、第５図は第２図及び第４図の回路
の動作を説明するためのタイムチヤート図であ
る。 １……水晶発振回路、２……分周回路、３……
時計カウンター、４……デコーダ、５……駆動制
御回路、６……駆動回路、７……EC表示素子、
９……温度情報形成回路。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 所定の検出タイミングで環境温度と所定の上
限温度とを比較するための温度検出回路と、該
検出回路からの検出結果を記憶書込みして次の
検出タイミングまで保持する検出結果記憶回路
と、前記環境温度が前記上限温度よりも高くな
つたことが検出されたときには、前記記憶回路
からの出力に従つて少なくともエレクトロクロ
ミツク表示素子への表示書込み駆動を禁止する
ための駆動制御回路とを設け、しかも前記記憶
回路への記憶書込みのタイミングを、通常時に
おけるエレクトロクロミツク表示素子への表示
書込み駆動および表示消去駆動のタイミングと
重ならないように設定したことを特徹とするエ
レクトロクロミツク表示式電子時計。 (2) 検出タイミングは、エレクトロクロミツク表
示素子の最下位表示桁の歩進周期と同じ周期で
与えられていることを特徴とする実用新案登録
請求の範囲第１項記載のエレクトロクロミツク
表示式電子時計。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982001082U JPS58104994U (ja) | 1982-01-08 | 1982-01-08 | エレクトロクロミツク表示式電子時計 |
| US06/455,693 US4465380A (en) | 1982-01-08 | 1983-01-05 | Electronic timepiece |
| GB08300497A GB2115955B (en) | 1982-01-08 | 1983-01-10 | Electronic timepiece |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982001082U JPS58104994U (ja) | 1982-01-08 | 1982-01-08 | エレクトロクロミツク表示式電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58104994U JPS58104994U (ja) | 1983-07-16 |
| JPH0220714Y2 true JPH0220714Y2 (ja) | 1990-06-05 |
Family
ID=11491572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982001082U Granted JPS58104994U (ja) | 1982-01-08 | 1982-01-08 | エレクトロクロミツク表示式電子時計 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4465380A (ja) |
| JP (1) | JPS58104994U (ja) |
| GB (1) | GB2115955B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5619066A (en) * | 1990-05-15 | 1997-04-08 | Dallas Semiconductor Corporation | Memory for an electronic token |
| US6086244A (en) * | 1997-03-20 | 2000-07-11 | Stmicroelectronics, Inc. | Low power, cost effective, temperature compensated, real time clock and method of clocking systems |
| EP0959452A3 (de) * | 1998-05-23 | 1999-12-22 | Mannesmann VDO Aktiengesellschaft | Verfahren zur Darstellung veränderlicher Informationen |
| KR100733925B1 (ko) * | 2005-03-16 | 2007-07-02 | 주식회사 엘지화학 | ＥＣＤ(Ｅｌｅｃｔｒｏ Ｃｈｒｏｍｉｃ Ｄｅｖｉｃｅ) 제어 장치 |
| JP5360420B2 (ja) * | 2010-02-16 | 2013-12-04 | セイコーエプソン株式会社 | 電子時計 |
| JP5534277B2 (ja) * | 2013-09-06 | 2014-06-25 | セイコーエプソン株式会社 | 電子時計 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154994A (en) * | 1978-05-26 | 1979-12-06 | Sharp Corp | Electrochromic display unit |
-
1982
- 1982-01-08 JP JP1982001082U patent/JPS58104994U/ja active Granted
-
1983
- 1983-01-05 US US06/455,693 patent/US4465380A/en not_active Expired - Fee Related
- 1983-01-10 GB GB08300497A patent/GB2115955B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2115955A (en) | 1983-09-14 |
| GB2115955B (en) | 1985-02-20 |
| US4465380A (en) | 1984-08-14 |
| JPS58104994U (ja) | 1983-07-16 |
| GB8300497D0 (en) | 1983-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599005A (en) | Step motor control mechanism for electronic timepiece | |
| US3949545A (en) | Quartz crystal timepiece | |
| US4219999A (en) | Electronic timepiece equipped with battery life display | |
| US4428040A (en) | Low power consumption electronic circuit | |
| EP2163954B1 (en) | Electronic Timepiece | |
| JP6402664B2 (ja) | 電子機器、および電子機器の制御手段の初期化方法 | |
| EP0872784B1 (en) | Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same | |
| US5978318A (en) | Timepiece device mechanism for indicating restart after recharging | |
| US20180240422A1 (en) | Liquid crystal driving device, electronic watch, liquid crystal driving method, and recording medium | |
| US4465380A (en) | Electronic timepiece | |
| GB2077004A (en) | Improvements in or relating to electronic timepieces | |
| JPS6041746B2 (ja) | 電子時計 | |
| JPS58199494A (ja) | 小型電子機器 | |
| US4328570A (en) | Electronic timepiece with illumination lamp battery voltage drop compensation circuit | |
| JPS61176878A (ja) | 電子時計 | |
| GB1575085A (en) | Timepiece with a function for warning of the approaching end of battery life | |
| US4173758A (en) | Driving circuit for electrochromic display devices | |
| JP4032069B2 (ja) | 電波修正機能付き時計 | |
| JPS58118695A (ja) | エレクトロクロミツク表示素子の駆動回路 | |
| JPS5928392Y2 (ja) | 電池寿命警告表示付時計 | |
| JPS58182575A (ja) | 電子時計 | |
| JP3849757B2 (ja) | 発振回路、電子機器および時計 | |
| JPS6051667B2 (ja) | エレクトロクロミック表示時計の時刻修正装置 | |
| JPS628556Y2 (ja) | ||
| JP2916531B2 (ja) | データ記憶機能付電子時計 |