JPH02207341A - Logic analyzer probe device - Google Patents
Logic analyzer probe deviceInfo
- Publication number
- JPH02207341A JPH02207341A JP1029346A JP2934689A JPH02207341A JP H02207341 A JPH02207341 A JP H02207341A JP 1029346 A JP1029346 A JP 1029346A JP 2934689 A JP2934689 A JP 2934689A JP H02207341 A JPH02207341 A JP H02207341A
- Authority
- JP
- Japan
- Prior art keywords
- logic analyzer
- signal
- main body
- analysis
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 35
- 238000006243 chemical reaction Methods 0.000 claims abstract description 15
- 238000005070 sampling Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001343 mnemonic effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
この発明は、マイクロプロセッサのデバッグ等に用いる
ロジックアナライザのプローブ装置に関する。The present invention relates to a probe device for a logic analyzer used for debugging a microprocessor.
マイクロプロセッサのソフトウェア（プログラム）及び
ハードウェアのデバッグを行なうため、ロジックアナラ
イザが用い、られている。
第４図はロジックアナライザを用いてマイクロプロセッ
サのデバッグを行なうときの従来のシステムの外観構成
例を示すものである。
ｌはロジックアナライザ本体であり、ステート解析部と
タイミング解析部とを有するとともに、表示部を有する
。
２はターゲット装置で、デバッグ対象であるマイクロプ
ロセッサ３がそのＩＣソケット４に実装されている。
５はステート解析用のプローブ装置で、解析対象である
マイクロプロセッサの種類ごとに専用のものである、こ
のプローブ装ｆ５はロジックアナライザ本体１とケーブ
ル６で接続される。また、このグローブ装置５には、Ｃ
ＰＵケーブル７が接続されており、このＣＰＵケーブル
７の先端にはＩＣソケットに差し込まれるコネクタ８が
取り付けられている。
また、プローブ装置５には、マイクロプロセッサ３を装
着するためのＩＣソケット９が設けられている。
１０はタイミング解析用プローブ装置で、ロジックアナ
ライザ本体１とはケーブル１１を介して接続されている
。また、このタイミング解析用プローブ装［１０には複
数本のクリップリード１２が接続されており、後述する
ように、このクリップリード１２の先端に取り付けられ
るクリップ１３によってマイクロプロセッサ３の入出力
ピンと接続される。
ターゲット装ｒ１１２のマイクロプロセッサ３のステー
ト解析をするときは、ターゲット装置２のＩＣソケット
４からマイクロプロセッサ３が取り外され、プローブ装
置５に設けられているＩＣソケット９に装着される。そ
して、プローブ装置５のコネクタ８が、ターゲット装置
２のマイクロプロセッサ３がそれまで装着されていたＩ
Ｃソケット４に装着される。
以上の構成において、マイクロプロセッサ３を動作させ
、そのとき得られるマイクロプロセッサ３の入出力信号
をグローブ装置５の内部の回路で、ステート解析が可能
な形のデータに変換する０例えばロジックアナライザ本
体１で逆アセンブル表示、例えば二−モニツク記号でマ
イクロプロセッサの動作軌跡を表示する場合には、グロ
ーブ装置５ではマイクロプロセッサ３の入出力信号から
逆アセンブル表示するために必要な信号を取り込み、こ
の信号を逆アセンブルしやすい形のデータに変換する。
この変換後のデータを１０−ブ装置５からケーブル６を
介してロジックアナライザ本体１に送る。
ロジックアナライザ本体１では、このデータを受けてマ
イクロプロセッサ３の動作軌跡をその表示部に二−モニ
ック記号で表示し、マイクロプロセッサ３のプログラム
のデバッグ等の解析を行なう。
以上のように、１０−ブ装置５からロジックアナライザ
本体１に送られる信号は、マイクロプロセッサ３の入出
力信号そのものではなく加工された信号である。したが
って、プローブ装置５からの信号を用いてマイクロプロ
セッサ３の各端子のタイミングに係わるハードウェアの
解析を行なうことはできない。
そこで、従来は、第４図に示したように、プローブ装置
５とは別個のタイミング解析用プローブ装置１０を用い
ている。すなわち、クリップリード１２の先端に接続さ
れたクリップ１３をマイクロプロセッサ３の各端子ピン
に接続し、クリップリード１２を介して得られた信号を
プローブ装置１０及びケーブル１１を介してロジックア
ナライザ本体１に供給してタイミング解析を行なう。
このタイミング解析時、タイミング解析用グローブ装置
１０で測定している信号がどのような信号であるかを明
らかにするために、ロジックアナライザ本体１では、そ
の操作パネルからキー人力などによってクリップ１３で
当たっている端子ピンに応じた信号名称をその都度付与
して、ロジックアナライザ本体１に入力される信号を識
別するようにしている。Logic analyzers are used to debug software (programs) and hardware of microprocessors. FIG. 4 shows an example of the external configuration of a conventional system for debugging a microprocessor using a logic analyzer. 1 is a logic analyzer main body, which has a state analysis section, a timing analysis section, and a display section. 2 is a target device, and a microprocessor 3 to be debugged is mounted in its IC socket 4. Reference numeral 5 denotes a probe device for state analysis, which is dedicated to each type of microprocessor to be analyzed. This probe device f5 is connected to the logic analyzer main body 1 by a cable 6. In addition, this glove device 5 includes C.
A PU cable 7 is connected, and a connector 8 that is inserted into an IC socket is attached to the tip of the CPU cable 7. Further, the probe device 5 is provided with an IC socket 9 for mounting the microprocessor 3 thereon. Reference numeral 10 denotes a probe device for timing analysis, which is connected to the logic analyzer main body 1 via a cable 11. In addition, a plurality of clip leads 12 are connected to this timing analysis probe device [10, and as described later, they are connected to the input/output pins of the microprocessor 3 by clips 13 attached to the tips of the clip leads 12. Ru. When analyzing the state of the microprocessor 3 of the target device r112, the microprocessor 3 is removed from the IC socket 4 of the target device 2 and inserted into the IC socket 9 provided in the probe device 5. Then, the connector 8 of the probe device 5 is connected to the I.
It is attached to C socket 4. In the above configuration, the microprocessor 3 is operated, and the input/output signals of the microprocessor 3 obtained at that time are converted into data in a form that allows state analysis by the internal circuit of the globe device 5. For example, the logic analyzer main body 1 When displaying a disassembled display using, for example, bimonic symbols to display the operating locus of a microprocessor, the glove device 5 captures the signals necessary for displaying the disassembled data from the input/output signals of the microprocessor 3, and converts this signal into a disassembled display. Convert data into a format that is easy to disassemble. The converted data is sent from the 10-build device 5 to the logic analyzer main body 1 via the cable 6. The logic analyzer main body 1 receives this data, displays the operation locus of the microprocessor 3 on its display section as mnemonic symbols, and performs analysis such as debugging of the program of the microprocessor 3. As described above, the signal sent from the 10-build device 5 to the logic analyzer main body 1 is not the input/output signal of the microprocessor 3 itself, but a processed signal. Therefore, the signals from the probe device 5 cannot be used to analyze the hardware related to the timing of each terminal of the microprocessor 3. Therefore, conventionally, as shown in FIG. 4, a timing analysis probe device 10 separate from the probe device 5 is used. That is, the clip 13 connected to the tip of the clip lead 12 is connected to each terminal pin of the microprocessor 3, and the signal obtained through the clip lead 12 is sent to the logic analyzer main body 1 via the probe device 10 and cable 11. Supply and perform timing analysis. During this timing analysis, in order to clarify what kind of signal is being measured by the timing analysis glove device 10, in the logic analyzer main body 1, the keys are manually hit with the clip 13 from the operation panel. The signals input to the logic analyzer main body 1 are identified by assigning signal names corresponding to the terminal pins that are connected each time.
【発明が解決しようとする課題］
以上のように、従来はタイミング解析を行なう場合には
ステート解析用のグローブ装置とは別個のプローブ装置
をロジックアナライザ本体に接続して、このタイミング
解析用プローブ装置で解析対象であるマイクロプロセッ
サの各端子ピンに当たらなければならず、非常に手間が
かかる欠点があった。
また、タイミング解析時に、マイクロプロセッサの信号
名を、その都度ロジックアナライザ本体の操作パネルの
キー人力手段などによって入力して、現在観測中の信号
とその信号名称との対応を取る必要があり、厄介である
とともに、入力ミス等によって観測信号に正しい信号名
称が付与されない恐れなどもあった。
この発明は、以上の欠点を改善したロジックアナライザ
のグローブ装置を提供することを目的としている。
【課題を解決するための手段】
この発明は、
ステート解析とタイミング解析が可能なロジックアナラ
イザ本体に接続されるグローブ装置であって、
解析対象の入出力信号を上記ロジックアナライザ本体で
解析可能な信号に変換する変換手段と、この変換手段か
らの信号と、上記解析対象からの入出力信号とを切り替
えて上記ロジックアナライザ本体に供給するための切替
手段とを備え、ステート解析モードとタイミング解析モ
ードとの切り替えに応じた切替信号により切替手段切り
替えられる。[Problems to be Solved by the Invention] As described above, conventionally, when performing timing analysis, a probe device separate from the glove device for state analysis is connected to the logic analyzer main body. The disadvantage of this method is that it is very time-consuming as it requires accessing each terminal pin of the microprocessor to be analyzed. In addition, during timing analysis, it is necessary to enter the microprocessor signal name each time using the keys on the logic analyzer's operation panel to match the signal currently being observed with the signal name, which is cumbersome. In addition, there was a risk that the correct signal name would not be assigned to the observation signal due to input errors or the like. The object of the present invention is to provide a glove device for a logic analyzer that improves the above-mentioned drawbacks. [Means for Solving the Problems] The present invention is a glove device connected to a logic analyzer main body capable of state analysis and timing analysis, wherein input/output signals to be analyzed are signals that can be analyzed by the logic analyzer main body. and a switching means for switching between the signal from the converting means and the input/output signal from the analysis target and supplying the signal to the logic analyzer main body, and a state analysis mode and a timing analysis mode. The switching means is switched by a switching signal corresponding to the switching.
ステート解析モードのときは、解析対象の入出力信号が
変換手段で変換された信号が切替手段から得られ、プロ
ーブ装置からロジックアナライザ本体に供給され、ロジ
ックアナライザ本体の表示部に解析対象のマイクロプロ
セッサの動作軌跡が二−モニック記号などで表示され、
プログラムのデバッグ等ステート解析がなされる。
タイミング解析モードのときは、解析対象の入出力信号
が切替手段からそのまま得られ、これがプローブ装置か
らロジックアナライザ本体に供給され、タイミング解析
がなされる。In the state analysis mode, a signal obtained by converting the input/output signal to be analyzed by the converting means is obtained from the switching means, is supplied from the probe device to the logic analyzer main body, and is displayed on the display of the logic analyzer main body by the microprocessor to be analyzed. The movement locus is displayed using monic symbols, etc.
State analysis such as program debugging is performed. In the timing analysis mode, the input/output signal to be analyzed is obtained as is from the switching means, and is supplied from the probe device to the logic analyzer main body for timing analysis.
第１図は、この発明によるプローブ装置の一実施例を含
む解析システムのブロック図であり、また、第２図は、
その解析システムの外観構成図である。
この例の場合にはロジックアナライザ本体２１にはケー
ブル２６を介して解析対象であるマイクロプロセッサ２
３の種類に応じた専用のプローブ装置２５のみが接続さ
れ、従来のタイミング解析用の別個のプローブ装置は必
要としない。
そして、従来と同様にターゲット装置２２のＩＣソケッ
ト２４に差し込まれている解析対象であるマイクロプロ
セッサ２３が取り外されて、プローブ装置２５のＩＣソ
ケット２９に装着される。
また、グローブ装置２５のＣＰＵケーブル２７の先端に
設けられているコネクタ２８がターゲット装置２２のＩ
Ｃソケット２４に装着される。
この例の場合、第１図に示すように、１０−ブ装置２５
にはデータ変換回路３１と、切替回路３２とが設けられ
る。
データ変換回路３１は、ターゲット装置２２からの解析
対象のマイクロプロセッサ２３の入出力信号をロジック
アナライザ本体２１で解析可能な信号、例えば逆アセン
ブル表示しやすい形のデータに変換する。
切替回路３２は、データ変換回路３１からの信号とター
ゲット装置２２からのマイクロプロセッサ２３の入出力
信号とを切り替え、その出力信号をロジックアナライザ
２１にケーブル２６を介して供給する。この切替回路３
２の切替信号ＭＤはロジックアナライザ本体２１からケ
ーブル２６を介して供給される。この切替信号ＭＤは、
ロジックアナライザ２１の表面パネルのモード切替スイ
ッチをステート解析モードと、タイミング解析モードと
で切り替えたとき、その切り替え操作に応じて得られる
。
ロジックアナライザ本体２１の表面パネルのモード切替
スイッチをステート解析モード側に切り替えたときは、
切替信号ＭＤにより切替回路３２からはデータ変換回路
３１の出力信号が得られる状態となり、このデータ変換
回路３１の出力信号がロジックアナライザ本体２１に供
給される。したがって、ロジックアナライザ本体２１で
は、この信号を逆アセンブル表示のための二−モニック
記号の信号に加工する。そして、マイクロプロセッサ２
３の動作軌跡をこの二−モニツク記号で表示してプログ
ラム解析が行われ、デバッグが行なわれる。
また、ロジックアナライザ２１の表面パネルのモード切
替スイッチをタイミング解析モード側に切り替えたとき
は、切替信号ＭＤにより切替回路３２からはマイクロプ
ロセッサ２３の入出力信号が得られる状態になる。つま
り、１０−ブ装置２５からはマイクロプロセッサ２３の
入出力信号がそのまま得られ、これがロジックアナライ
ザ２１にケーブル２６を介して供給される。したがって
、ロジックアナライザ２１では、プローブ装置２５から
の信号によりマイクロプロセッサ２３の動作タイミング
の解析が行なれ、マイクロプロセッサ２３のハードウェ
アのデバッグがなされる。
この場合に、１０−ブ装置２５は、解析対象であるマイ
クロプロセッサ２３の同じ種類のものを対象とした専用
のものであり、どの種類のマイクロプロセッサを対象と
したものであるかを示す識別信号を有する。そして、プ
ローブ装置２５はこの識別信号をロジックアナライザ２
１に供給する。
ロジックアナライザ２１は、この識別信号をデコードし
てグローブ装置２５がどの種類のマイクロプロセッサを
対象としたものかを自動的に認識する。そして、認識し
た対象となっているマイクロプロセッサ２３の各信号端
子の名称をロジックアナライザ２１の表示部に自動的に
表示する。したがって、現在タイミング解析を行なって
いる信号端子を、その表示部の表示されている名称と対
応を取りながら測定することができる。
従来はロジックアナライザ２１のパネルからキー人力し
て各信号端子の名称を入力する必要があり、入力ミス等
により観測信号に正しい名称が付けられない場合があっ
たが、上記のように各信号端子の名称はロジックアナラ
イザ２１の表示部に自動的に表示されるので、そのよう
なミスはない。
また、以上のようにロジックアナライザ本体２１の解析
モードを切り替えるだけで、タイミング解析用のグロー
ブ装置を別個に接続することなくタイミング解析ができ
るので、ステート解析の途中でタイミング解析を行なう
ことも容易にでき、システム・デバッグの効率化を図る
ことができる。
ところで、データ変換回路３１はマイクロプロセッサの
入出力信号を取り込み、ステート解析できる形の信号に
変換するものであるから、そのタイミング信号としては
、ステート解析に必要なサンプリングクロックのほか、
タイミング解析に必要なサンプリングクロックも得られ
る。そこで、これらのサンプリングクロックをロジック
アナライザ本体２１が必要とするサンプリングクロック
としてプローブ装置２５から供給できれば便利である。
第３図は、この点を考慮したこの発明によるグローブ装
置の他の例を用いた解析システムのブロック図で、第１
図例と同一の部分については同一符号を付す。
この例のプローブ装置２５は、切替回路３２の外に、さ
らに切替回路３３を備える。この切替回路３３にはデー
タ変換回路３１からのステート解析用サンプリングクロ
ックＳ Ｐ ＋及びタイミング解析用サンプリングＳＰ
２が供給される。そして、この切替回路３３も切替回路
３２と同様にロジックアナライザ２１からの、ステート
解析モードとタイミング解析モードのモード切替に応じ
て得られる切替信号ＭＤにより切り替えられる。
したがって、この例の場合には、ロジックアナライザ２
！でステート解析モードが選択されると、切替回路３２
からはデータ変換回路３１からの逆アセンブリ表示しや
すいように変換された信号が得られ、これがロジックア
ナライザ本体２１に供給されると共に、切替回路３３か
らはステート解析用のサンプリングクロックＳＰ１が得
られ、これがロジックアナライザ本体２１に供給される
。
また、ロジックアナライザ２１でタイミング解析モード
が選択されると、切替回路３２からはマイクロプロセッ
サ２３の入出力信号がそのまま得られ、これがロジック
アナライザ本体２１に供給されると共に、切替回路３３
からはタイミング解析用のサンプリングクロックＳＰ２
が得られ、これがロジックアナライザ本体２１に供給さ
れる。
したがって、この例の場合には、ロジックアナライザ本
体２１では、各解析モード用のサンプリングクロックを
発生させる回路が不要になる。
なお、切替回路３２、また切替回路３３の切替信号ＭＤ
は、プローブ装置、２５にモード切替スイッチを設けて
、このプローブ装置２５のモード切替に応じてプローブ
装置２５で発生させるようにしても良い。
また、以上は解析対象としてマイクロプロセッサの場合
を例にとって説明したが、解析対象はこれに限らず種々
のＩＣを対象とすることができる。FIG. 1 is a block diagram of an analysis system including an embodiment of the probe device according to the present invention, and FIG.
It is an external configuration diagram of the analysis system. In this example, the logic analyzer body 21 is connected to the microprocessor 2 to be analyzed via a cable 26.
Only a dedicated probe device 25 according to the type of No. 3 is connected, and a separate probe device for conventional timing analysis is not required. Then, as in the conventional case, the microprocessor 23 to be analyzed, which is inserted into the IC socket 24 of the target device 22, is removed and inserted into the IC socket 29 of the probe device 25. Further, the connector 28 provided at the tip of the CPU cable 27 of the glove device 25 is connected to the I/O of the target device 22.
It is attached to the C socket 24. In this example, as shown in FIG.
A data conversion circuit 31 and a switching circuit 32 are provided. The data conversion circuit 31 converts the input/output signal of the microprocessor 23 to be analyzed from the target device 22 into a signal that can be analyzed by the logic analyzer main body 21, for example, data in a format that is easy to disassemble and display. The switching circuit 32 switches between the signal from the data conversion circuit 31 and the input/output signal of the microprocessor 23 from the target device 22, and supplies the output signal to the logic analyzer 21 via the cable 26. This switching circuit 3
The second switching signal MD is supplied from the logic analyzer main body 21 via a cable 26. This switching signal MD is
When the mode selector switch on the front panel of the logic analyzer 21 is switched between the state analysis mode and the timing analysis mode, it is obtained in accordance with the switching operation. When the mode selector switch on the front panel of the logic analyzer main body 21 is switched to the state analysis mode side,
The switching signal MD causes the switching circuit 32 to obtain the output signal of the data conversion circuit 31, and the output signal of the data conversion circuit 31 is supplied to the logic analyzer main body 21. Therefore, in the logic analyzer main body 21, this signal is processed into a monic symbol signal for disassembly display. And microprocessor 2
Program analysis and debugging are performed by displaying the operation locus of step 3 using these two-monic symbols. Furthermore, when the mode selector switch on the front panel of the logic analyzer 21 is switched to the timing analysis mode side, input/output signals of the microprocessor 23 can be obtained from the switching circuit 32 by the switching signal MD. In other words, the input/output signals of the microprocessor 23 are obtained as they are from the 10-wavelength device 25, and are supplied to the logic analyzer 21 via the cable 26. Therefore, the logic analyzer 21 analyzes the operation timing of the microprocessor 23 based on the signal from the probe device 25, and debugs the hardware of the microprocessor 23. In this case, the 10-build device 25 is dedicated to the same type of microprocessor 23 to be analyzed, and an identification signal indicating which type of microprocessor it is targeted to is used. has. Then, the probe device 25 transmits this identification signal to the logic analyzer 2.
Supply to 1. The logic analyzer 21 decodes this identification signal and automatically recognizes which type of microprocessor the glove device 25 is intended for. Then, the name of each signal terminal of the recognized microprocessor 23 is automatically displayed on the display section of the logic analyzer 21. Therefore, the signal terminal currently undergoing timing analysis can be measured while corresponding to the name displayed on the display section. Previously, it was necessary to manually enter the name of each signal terminal from the panel of the logic analyzer 21 using the keys, and there were cases where the correct name was not assigned to the observed signal due to input errors. Since the name is automatically displayed on the display section of the logic analyzer 21, there is no such mistake. In addition, by simply switching the analysis mode of the logic analyzer main body 21 as described above, timing analysis can be performed without separately connecting a glove device for timing analysis, making it easy to perform timing analysis in the middle of state analysis. This allows for more efficient system debugging. By the way, since the data conversion circuit 31 takes in the input/output signals of the microprocessor and converts them into signals in a form that allows state analysis, the timing signals include not only the sampling clock necessary for state analysis, but also the sampling clock necessary for state analysis.
The sampling clock required for timing analysis can also be obtained. Therefore, it would be convenient if these sampling clocks could be supplied from the probe device 25 as the sampling clocks required by the logic analyzer main body 21. FIG. 3 is a block diagram of an analysis system using another example of the glove device according to the present invention that takes this point into consideration.
The same parts as in the illustrated example are given the same reference numerals. The probe device 25 of this example further includes a switching circuit 33 in addition to the switching circuit 32. This switching circuit 33 receives a state analysis sampling clock SP+ from the data conversion circuit 31 and a timing analysis sampling clock SP.
2 is supplied. Similar to the switching circuit 32, this switching circuit 33 is also switched by a switching signal MD obtained from the logic analyzer 21 in response to mode switching between the state analysis mode and the timing analysis mode. Therefore, in this example, logic analyzer 2
! When the state analysis mode is selected, the switching circuit 32
A signal converted to facilitate disassembly display from the data conversion circuit 31 is obtained from the data conversion circuit 31, and this is supplied to the logic analyzer main body 21, and a sampling clock SP1 for state analysis is obtained from the switching circuit 33. This is supplied to the logic analyzer main body 21. Further, when the timing analysis mode is selected in the logic analyzer 21, the input/output signals of the microprocessor 23 are obtained as they are from the switching circuit 32, and are supplied to the logic analyzer main body 21.
From is the sampling clock SP2 for timing analysis.
is obtained and supplied to the logic analyzer main body 21. Therefore, in this example, the logic analyzer main body 21 does not require a circuit that generates a sampling clock for each analysis mode. Note that the switching signal MD of the switching circuit 32 and the switching circuit 33
Alternatively, the probe device 25 may be provided with a mode changeover switch so that the probe device 25 generates the signal in accordance with the mode change of the probe device 25. Further, although the above description has been made using a microprocessor as an example of an analysis target, the analysis target is not limited to this, and various ICs can be used as an analysis target.
【発明の効果】
以上のようにこの発明によるプローブ装置によれば、グ
ローブ装置の内部回路を解析モードの切り替えに応じて
切り替えるだけで、ステート解析とタイミング解析がで
きる。したがって、従来のようにタイミング解析用に別
個のグローブ装置をロジックアナライザ本体にわざわざ
接続する必要がない、また、解析モードの切替を行なう
だけでステート解析とタイミング解析ができるから、ソ
フトウェアとハードウェアの両面からほぼ同時に解析対
象の不良解析ができ、効率的なデバッグを行なうことが
できる。As described above, according to the probe device according to the present invention, state analysis and timing analysis can be performed simply by switching the internal circuit of the glove device in accordance with switching of the analysis mode. Therefore, there is no need to connect a separate globe device for timing analysis to the logic analyzer body as in the past, and state analysis and timing analysis can be performed simply by switching the analysis mode. Failure analysis of the target object can be performed almost simultaneously from both sides, allowing for efficient debugging.
第１図は、この発明によるプローブ装置の一実施例を使
用した解析システムのブロック図、第２図はその外観構
成図、第３図は、この発明によるグローブ装置の他の実
施例を使用した解析システムのブロック図、第４図は、
従来の１０−ブ装置を用いた解析システムの外観構成図
である。
２１；ロジックアナライザ本体
２２；解析対象を搭載するターゲット装置２３；マイク
ロプロセッサ
２５；グローブ装置
３１；データ変換回路
３２．３３；切替回路
代理人 弁理士 佐 藤 正 美
フ゛ロック図
第１図
、ｔＪ、、１０一フ″Ｍｌｔｌ引１、ｋ角昼オ斥システ
ム不艮方Ｘ′昏コ第２図
７０ツク図
第３図
イ芝釆−Ｗｆ巾テシステムＪＩＮ図Fig. 1 is a block diagram of an analysis system using one embodiment of the probe device according to the present invention, Fig. 2 is an external configuration diagram thereof, and Fig. 3 is a block diagram of an analysis system using an embodiment of the probe device according to the present invention. The block diagram of the analysis system, Figure 4, is
FIG. 1 is an external configuration diagram of an analysis system using a conventional 10-build device. 21; Logic analyzer main body 22; Target device equipped with analysis target 23; Microprocessor 25; Glove device 31; Data conversion circuit 32, 33; Switching circuit agent Patent attorney Tadashi Sato Bi block diagram Figure 1, tJ,... 101 F''Mltl pull 1, k angle daylight system not shown
Claims (1)
イザ本体に接続されるプローブ装置であって、 解析対象の入出力信号を上記ロジックアナライザ本体で
解析可能な信号に変換する変換手段と、この変換手段か
らの信号と、上記解析対象からの入出力信号とを切り替
えて上記ロジックアナライザ本体に供給するための切替
手段とを備え、ステート解析モードとタイミング解析モ
ードとの切り替えに応じた切替信号により上記切替手段
が切り替えられて、ステート解析モードのときには上記
変換手段からの信号が、タイミング解析モードのときに
は上記解析対象の入出力信号が、それぞれロジックアナ
ライザ本体に供給されるようになされたロジックアナラ
イザのプローブ装置。[Claims] A probe device connected to a logic analyzer body capable of state analysis and timing analysis, comprising a conversion means for converting an input/output signal to be analyzed into a signal that can be analyzed by the logic analyzer body; A switching means is provided for switching between the signal from the conversion means and the input/output signal from the analysis target and supplying the signal to the logic analyzer main body, and a switching signal according to switching between the state analysis mode and the timing analysis mode. The logic analyzer is configured such that the switching means is switched so that the signal from the converting means is supplied to the logic analyzer main body when in state analysis mode, and the input/output signal to be analyzed is supplied to the logic analyzer body when in timing analysis mode. probe equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029346A JPH02207341A (en) | 1989-02-08 | 1989-02-08 | Logic analyzer probe device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029346A JPH02207341A (en) | 1989-02-08 | 1989-02-08 | Logic analyzer probe device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02207341A true JPH02207341A (en) | 1990-08-17 |
Family
ID=12273667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029346A Pending JPH02207341A (en) | 1989-02-08 | 1989-02-08 | Logic analyzer probe device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02207341A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210438A (en) * | 1985-03-15 | 1986-09-18 | Yokogawa Electric Corp | Microprocessor analyzer |
-
1989
- 1989-02-08 JP JP1029346A patent/JPH02207341A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210438A (en) * | 1985-03-15 | 1986-09-18 | Yokogawa Electric Corp | Microprocessor analyzer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9494651B2 (en) | Method for testing embedded systems | |
| CN104614668A (en) | Circuit board testing system | |
| US5740352A (en) | Liquid-crystal display test system and method | |
| JPH02207341A (en) | Logic analyzer probe device | |
| CN115507889A (en) | Automatic detection method and system for display function of intelligent instrument | |
| US20010016923A1 (en) | Program execution system for semiconductor testing apparatus | |
| Kline et al. | The in-circuit approach to the development of microcomputer-based products | |
| CN217932693U (en) | M.2 interface mainboard debugging module based on ESPI protocol | |
| JPS6045812A (en) | Microcomputer control system for high frequency heating device | |
| JPS61249149A (en) | Program tracing device | |
| CN120047134B (en) | Wearable portable maintenance equipment and online test diagnosis maintenance method | |
| KR200234483Y1 (en) | In-circuit tester | |
| JPH08250560A (en) | Failure analysis method using electron beam test system | |
| JPH0645911Y2 (en) | Logic analyzer probe device | |
| JP2002010305A (en) | Channel interface card tester | |
| Mitchell | The role of the logic state analyzer in the design of microprocessor systems | |
| JPS63144213A (en) | Electronic measuring instrument with control instruction display function | |
| JP2731572B2 (en) | Logic simulation method | |
| CN108363645A (en) | A kind of system and method for the multigroup I2C interface signal of fast debugging | |
| JPH01276246A (en) | Debugging device | |
| CN116501565A (en) | Test method of portable burning debugging equipment and debugging equipment | |
| JPH05241879A (en) | System development support device | |
| CN120233207A (en) | AI ASIC chip testing circuit, device and system | |
| JPH0326415Y2 (en) | ||
| JPH04284543A (en) | Microcomputer program tracing device |