JPH0220849Y2 - - Google Patents

Info

Publication number
JPH0220849Y2
JPH0220849Y2 JP1985073624U JP7362485U JPH0220849Y2 JP H0220849 Y2 JPH0220849 Y2 JP H0220849Y2 JP 1985073624 U JP1985073624 U JP 1985073624U JP 7362485 U JP7362485 U JP 7362485U JP H0220849 Y2 JPH0220849 Y2 JP H0220849Y2
Authority
JP
Japan
Prior art keywords
radiation
semiconductor layer
electrode
thyristor
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985073624U
Other languages
English (en)
Other versions
JPS611857U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of JPS611857U publication Critical patent/JPS611857U/ja
Application granted granted Critical
Publication of JPH0220849Y2 publication Critical patent/JPH0220849Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/26Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
    • H10F30/263Photothyristors

Landscapes

  • Thyristors (AREA)

Description

【考案の詳細な説明】 この考案は一般にサイリスタ装置、更に具体的
に云えば、サイリスタのターンオン特性を制御す
る一体の抵抗手段を持つ光トリガ式サイリスタに
関する。
1個の装置で実現し得る以上に電圧能力又は電
流能力を高める為に、多数のサイリスタを直列又
は並列回路に利用するのが望ましい場合が屡々あ
る。サイリスタのターンオン特性は、装置の製造
に用いた方法に許容公差がある為、装置によつて
ばらつきがあることが判つている。従つて、同時
にトリガしようとする多数の装置を用いる時、
個々の装置のターンオン時間を変更して、出来る
だけ合せるようにする手段を設けることが必要で
ある。サイリスタ装置のターンオンは、そのゲー
ト端子に印加された電圧の大きさによつて変わ
る。ターンオンの遅延、即ち、ゲート信号を印加
してから装置の大電流を通電する部分がオンに転
じるまでの時間は、印加されたゲート電圧によつ
て変わると共に、装置によつてもばらつきがあ
る。ターンオン用ゲート信号の大きさを大きくす
ると、ターンオンの遅延が短くなる。ターンオン
用のゲート信号の大きさを増加し得る限度は、装
置によつても、ターンオン用信号源の規模、従つ
てその費用という様な他の因子によつても制限さ
れる。勿論、満足なターンオン特性が得られる範
囲内で、出来るだけ小さなターンオン用ゲート源
を使うことが望ましい。ターンオンの遅延時間は
ターンオン信号の大きさを小さくすると長くなる
ので、多数のサイリスタを用いた装置では、ター
ンオン時間を狭い範囲で釣合せることが特に重要
である。
光で点弧される多重サイリスタ装置では、ゲー
ト・ターンオン信号が電気信号ではなくて光信号
である為、特別の問題がある。典型的には、光に
よつて点弧されるサイリスタはゲート端子を持つ
ておらず、装置の特性のばらつきに対処する為に
装置に加えるターンオン信号を調節することが、
困難である場合が多い。光によつて点弧されるサ
イリスタ装置は特に高圧、大電流の用途では段々
広い範囲に使われる様になつて来たので、ターン
オンを略同時に達成する為に、こういう装置の釣
合いをとることが同じく重要性を増して来た。
簡単に云うと、この考案の好ましい一態様で
は、放射トリガ式サイリスタが、装置の光感応ゲ
ート領域を実質的に取巻く電極と、該電極及び装
置の陰極の間に接続されていて、装置のターンオ
ン遅延時間を選択的に調節する調整可能な抵抗手
段とを含む。この考案の特定の1実施例では、こ
の抵抗手段がレーザによつて調整し得る金属抵抗
手段であり、この考案の別の実施例では、半導体
抵抗手段を単独で或いはチツプ抵抗手段又は金属
皮膜抵抗手段と組合せて用いる。この考案はプレ
ーン形及びプレーナ形半導体構造に容易に応用す
ることが出来、広い範囲の動作特性を持つ装置に
有用に用いることが出来るが、高圧直流開閉用に
一般的に使われる様な種類の高圧装置に用いる場
合、最も有用である。
この考案の構成、作用、その他の目的及び利点
は、以下図面について説明する所から、最もよく
理解されよう。
第1A及び1B図(以下、単に第1図と呼ぶ)
に示す装置は中位の電流及び電圧範囲で屡々用い
られるモノリシツク形である。第1図は、第1の
接触面12及び第2の面14を持つ導電電極10
を有する4層装置を示す。第1の半導体層16が
電極10に重なり、面14でそれと結合されてい
る。半導体層16はシリコン又はその他の周知の
半導体材料にすることが出来る。半導体層16は
p型又はn型の半導体材料であつてよい。p型の
方が普通であり、その為、第1図に示したこの考
案の例ではp型である。周知の様に、普通サイリ
スタ装置は交互にp型及びn型の導電型を持つ半
導体材料の4層で構成される。第1図の装置は
pnpn装置であるが、この考案がトリアツクの様
な4層装置の変形、並びに光によつてトリガされ
又は作動されるその他の装置に等しく応用出来る
ことは云うまでもない。第2の半導体層18が層
16に重なつていて、反対の導電型である。第1
の半導体接合20が層16,18の間に形成され
る。第3の半導体層22が層18に重なり、層1
8とは反対の導電型である。第2の半導体接合2
4が層22,18の間に形成される。層16,2
2は、面26,14を持つn型ウエーハに対する
拡散によつて形成するのが典型的である。半導体
層22が接合24と反対側に面26を有する。第
1の半導体領域28が半導体層22の面26から
層22の中を接合24に向つて拡がつているが、
接合24とは出合わない。半導体領域28は層2
2とは反対の導電型であり、装置の主エミツタを
形成する。半導体領域28も周知の様にいろいろ
の方法で形成することが出来、例えば拡散によつ
て形成される。第1図を見れば、この考案の装置
の中心部分だけが示されていることが理解されよ
う。例えば正又は負の斜面切り、モート・エツチ
(moat etch)等の様に、サイリスタ装置の縁を
設計する種々の方法が知られている。この考案が
こういう縁処理を施した装置にも等しく適用し得
るものであることを承知されたい。この為、主エ
ミツタの内側部分を含む装置の中心部分だけを図
に示した。半導体領域28とメタライズ部分30
が、装置の主エミツタ及びその接点を構成する。
図には大体方形で示したが、希望によつて他の形
にしてもよいことは云うまでもない。主エミツタ
28の内側で、第2の半導体領域32が半導体層
22の面26から下向きに拡がつているが、半導
体接合24とは出合わない。半導体領域32も層
22とは反対の導電型の半導体材料であり、メタ
ライズ部分34と共に装置のパイロツト・エミツ
タを形成する。装置のパイロツト・サイリスタ領
域より内側にある電極36が光感応ゲート区域3
8を取囲む。光トリガ式サイリスタ装置の動作は
これ迄に当業者によく知られている。その為、光
によつて点弧が行われるメカニズムをこゝでは詳
しく説明しない。光が装置の光感応区域に入射
し、その中を透過して半導体接合24及びそれに
隣接した空乏領域に達し、接合の近くで正孔と電
子の対を発生する。電流が電極12から光感応ゲ
ート領域38の方へ流れ、その後領域32及び電
極34を含むパイロツト・サイリスタ領域の下で
層22の中を横方向に、半導体領域28及び電極
30を含む主エミツタへ向つて流れる。これから
判る様に、補助半導体の下を横方向に流れる電流
が装置のこの領域をオンに転じ、それによつて主
サイリスタ部分に関連したゲート領域で装置を通
る電流が増加して、主エミツタをオンに転ずる。
この考案では、ゲート領域に放射が入射したこ
とによつて装置に流れる電流の少なくとも一部分
を、半導体層40で構成された抵抗に3箇所で接
続された電極36によつて収集する。半導体層4
0は全体的にX字形に配置され、その1つの脚が
メタライズ部分42に接続される。これは装置の
エミツタ電極である電極30の延長部である。電
極42は、抵抗層40と接触する所を除き、酸化
物層44によつて装置から絶縁されている。酸化
物層44は、メタライズ部分34を半導体領域3
2の外側の縁からも隔離すると共に、電極30の
内側の縁を半導体層22から絶縁する。電極3
6、抵抗層40及び電極42の組合せが、光感応
ゲート領域からパイロツト・サイリスタの下を装
置の主サイリスタ領域に向つて横方向に伸びる半
導体層22で構成された抵抗と並列の抵抗にな
る。光感応ゲート領域で発生された電流が通る通
路の抵抗値と電極36、抵抗層40及び電極42
の組合せの抵抗値との比が、これらの2つの通路
に流れる電流の比を決定する。半導体層22に流
れる電流だけが第1図の装置をオンに転ずる傾向
を持つことが理解されよう。電極36、抵抗層4
0及び電極42を通る電流は、光感応ゲート領域
38に入射る光によつて発生された電流の幾分か
を装置のエミツタへ直接的に分路し、こうして所
定の入射光の強度に対する装置のターンオン閾値
を減少させる。第1図の装置は、特定のターンオ
ン遅延時間特性を選べる様に微細調節するのが容
易である。電極36及び電極30の間の抵抗値
は、殆んど半導体層40の抵抗値によつて決まる
ことが理解されよう。第1図では、半導体層40
が、半導体層22の面26から接合24に向つて
下向きに伸びるが、この接合とは出合わない領域
として示されている。半導体層40は、拡散又は
その他のプロセスの際、層28と同時に形成する
のが便利である。半導体層40の深さがその比抵
抗を決定し、適当な抵抗値が得られる様にする
為、領域32,28を形成する時間よりも拡散過
程を続ける時間を長くしても短くしてもよい。更
に、電極42が抵抗層40の脚46の上を伸び
て、電極42の下にあるその一部分を実効的に短
絡する。電極42は、例えば周知のレーザ調整方
法等によつて調整し、電極36,42の間にある
抵抗層40の実効的な部分の合計抵抗値を高める
ことが出来る。この為、最初、電極42は脚46
の略全部、並びに希望によつては抵抗層の他の3
つの脚の一部分に重なる様に形成することが出来
る。次に、電極42の一部分を切取ることによ
り、電極36,42の間の実効的な抵抗値をかな
り広い範囲にわたつて変えることが出来る。
電極42自体をかなりの抵抗値を持つ材料で作
り、こうして層40及び電極42による抵抗値の
和に等しい様な組合せ抵抗を直列に持たせる様に
することが出来ることが理解されよう。第1図で
は、光感応ゲート区域38が研磨された区域とし
て示されている。この考案ではこうするのが望ま
しいことがあるが、この考案では、サイリスタに
光感応区域を調整するその他の普通の方法も容易
に用いることが出来ることを承知されたい。例え
ば、周知の様に、光感応ゲート区域38を反射防
止用不働態化剤で被覆することが出来る。更に、
接合24の照射をよくする為、半導体層22に幾
分一層薄い領域を設けるのが望ましいことがあ
る。こういう種類の措置は周知であり、希望に応
じてこの考案に用いることが出来る。
第2A及び2B図(以下、単に第2図と呼ぶ)
には、抵抗層40を個別部品のチツプ抵抗に取替
えたこの考案のサイリスタが示されている。第2
図の構造は、使う抵抗の種類を別にすれば、第1
図と略同一である。この為、第2図でも同等の素
子には同じ参照数字を用いている。第2図の電極
50が第1図の電極36に対応する。電極50は
連続的な電極であつて、拡散抵抗40に対する電
極42を通す切れ目がない。電極52が、一層短
いことを別にすれば、第1図の電極42に対応す
る。電極52がメタライズ部分30から伸び、抵
抗54の第1の接点56に接触する。抵抗54の
第2の接点58が電極50に接続される。従つ
て、抵抗54が2つの電極の間に直列に接続さ
れ、第1図に示したこの考案の実施例の場合の抵
抗層40と同じ作用をすることが判る。電極52
は比抵抗の小さい電極であつて、電極50及びエ
ミツタ層30の間の抵抗値に実質的な寄与がない
ものであつてもよいし、或いは2つの電極の間の
合計抵抗値の実質的な一部分を占める様な適当な
材料であつてもよい。電極52の抵抗値は、周知
の様に、材料、電極の厚さ、幅及び長さを変える
ことによつて変えることが出来、従つて、所望の
或る抵抗値が得られる様に電極52を正確な寸法
に調整することにより、合計抵抗値を調節するの
はごく容易である。この調整は、装置を製造した
後、例えば電極52をレーザで切断することによ
つて行うことが出来、こうしてターンオン遅延時
間に関する限り、選ばれた装置を正確に合せるこ
とが出来る。
従つて、抵抗54の選択によつて抵抗値の大ま
かな値を設定し、電極52の調整によつて更に正
確に決定することが出来ることが理解されよう。
第3A及び3B図(以下、単に第3図と呼ぶ)
はこの考案の別の特徴として、装置のターンオン
遅延時間を調節する手段を持つ全体的に円形のサ
イリスタを示す。装置60が、第1の金属接点6
2を含み、これは装置の陽極接点である。接点6
2の面64に導電度の高い被覆を設けて、電気的
な接触を改善することが出来る。第1の半導体層
66が接点62に重なり、それと低抵抗の接続を
する。層66は、第1の導電型を持つ例えばシリ
コン、ゲルマニウム等の様な半導体層である。こ
の考案では、半導体層66をp型半導体層と仮定
する。装置60はpnpn型サイリスタ装置である。
希望によつて他の装置を作るには、前に第1図に
ついて述べた制約が、種々の半導体層の順序につ
いてそのまゝ云える。半導体層68が層66に重
なつて、その間に第1の半導体接合70を形成す
る。半導体層72が層68に重なつて、その間に
第2の半導体接合74を形成する。半導体層68
はn型の導電型を持つ半導体層であり、層72は
p型層である。n型層76がp型層72の面78
の上に配置される。層76は全体的に環状であつ
て、中心に設けられた装置の光感応区域80を取
巻く。メタライズ部分82が層76に部分的に重
なり、半導体層76の一番外側の縁より外側で半
導体層72の面78と接触する。全体的に半導体
層76及びメタライズ部分82の下にある装置6
0の部分が、装置のパイロツト・サイリスタ領域
である。装置60は、一般的に周知のゲート増幅
形サイリスタ構造である。光感応領域80の中に
電極84があり、これが装置の光感応領域を実質
的に取巻く。電極84が、電極84から内向きに
伸びる複数個の突起86乃至89を有する。抵抗
層90が半導体層72の面78から接合74に向
つて下向きに伸びるが、この接合とは出合わな
い。抵抗層90をどんな方法によつて形成するか
はこの考案では問題ではない。例えば拡散によつ
て層90を形成することが出来る。抵抗層90は
全体的にX字形であり、このX字の各々の腕が1
つの突起86乃至89と接触する。更に抵抗層9
0がその大体中心に電気接点92を持ち、この接
点に電気接続がされる様になつている。
電極84、抵抗層90及び接点92の組合せが
電気抵抗を形成することが理解されよう。こうし
て形成された抵抗の抵抗値は層90の比抵抗並び
にその寸法に関係する。この考案では、突起86
乃至89は、それと抵抗層との重なりの程度を調
節出来る様になつている。例えば、各々の突起を
最初は、適正な抵抗値を得るのに希望するよりも
幾分一層遠くまで接点92に向つて伸びる様に作
る。この為、延長部すなわち突起86乃至89の
調整により、最適値に達するまで抵抗値が増加す
る。この調整は、例えばレーザ切取り法の様な周
知の任意の方法によつて行うことが出来る。第3
図のサイリスタの主エミツタ部分が、全体的に環
状の半導体層94と、この層94に重なる電極9
6とで構成される。電極96は装置の陰極接続部
になり、半導体層94と関連して、層94を通抜
けて半導体層72の面78と接触するエミツタ短
絡部にすることが出来る。エミツタ短絡部の使い
方並びに作り方は周知である。更に電極96に接
点98が設けられ、これが便利な手段によつて接
点92に接続される様になつている。この接続
は、例えばワイヤにより、或いは装置60上にあ
つて酸化物層によつてそれから絶縁されている金
属電極によつて容易に行うことが出来る。接点9
8は物理的にどんな形でなければならないもので
はなく、実際に、電極96に溶接、ろう付け、圧
着又はその他の形で接触した接点で構成すること
が出来る。
電極84の内側の区域を好便に研磨し又はその
他の方法で処理して、装置の光感応区域としての
その作用を高めることが出来る。不働態化が望ま
しいこともあり、当業者であれば、反射防止硝子
による不働態化を用いるのが有利であることが理
解されよう。
装置60は電極98と電極92との間が電気的
に直接的に接続され、これは低抵抗の接続である
が、この考案では、電極92,98の間の物理的
な接続部に幾分の抵抗値を持たせることが望まし
いことがある。例えば、周知の様に、実質的な比
抵抗を持つニクロム又はその他のワイヤを用いて
もよく、こうすることにより、抵抗層90に要求
される比抵抗の条件も少なくて済む。この考案で
は、電極84及び電極98の抵抗値を任意の好便
な形で分布させることが出来る。前に述べた様に
突起又は延長部86乃至89を使うのが、ターン
オン遅延時間を略同一にする為に2つ又は更に多
くの装置を合せるべく、装置の抵抗値を調整する
為の接近し易い場所が得られる。
装置60の動作は第1図の場合と略同様であ
る。装置の放射感応ゲート区域80に入射する光
によつて、接合74の近辺に正孔と電子の対が形
成され、この対が装置の中心から半径方向外向き
に移動し、半導体層76及び電極82を含む装置
のパイロツト・サイリスタ領域の下を装置の主エ
ミツタ領域へ、特に第1列の短絡部100へ流れ
る電流を発生する。抵抗層90と、電極92及び
端子98の間に接続部102を含む抵抗値が、半
導体層72の比抵抗による抵抗値と実質的に並列
である。この為、普通ならば半導体層72に全部
流れる筈の電流の幾分かが電極96へ直接的に分
路され、こうしてターンオン遅延時間を希望する
だけ長くする。この遅延時間の増加は、この考案
に従つて抵抗値を調節することによつて調節し得
る。
装置のゲート領域及び陰極の間の抵抗分路が、
全部半導体ウエーハ上に構成された、光でトリガ
されるサイリスタ装置が第4A及び4B図(以
下、単に第4図と呼ぶ)に示されている。サイリ
スタ110が陽極電極112、p型半導体層11
4、n型半導体層116、p型半導体層118、
p型層114及びn型層116の間の第1の半導
体接合120、並びにn型層116及びp型層1
18の間の第2の半導体接合122を有する。サ
イリスタ110の構成は、上側の半導体層及び電
極の特定の配置を別にすれば、第3図に示すサイ
リスタと同様である。半導体層118の面124
に光感応領域126があり、これが電極128に
よつて実質的に取囲まれている。光感応領域12
6は、前に述べた様に、研磨又はその他の方法で
処理することが出来る。部分に分れた半導体層1
30が光感応ゲート領域126を取囲み、半導体
領域130a,130b,130cを含む。電極
132も部分に分れていて、その部分132a,
132b,132cが夫々半導体部分130a,
130b,130cに重なる。電極128が、こ
の電極128から陰極電極138まで伸びる突起
134,135,136を含む。陰極電極138
は全体的に環状であつて、同じ様な形を持つ半導
体層140に重なる。半導体層140が装置の一
番上側の半導体層であつて、層118とは反対の
導電型であり、n型の半導体層である。突起13
4乃至136は抵抗性のメタライズ部分であり、
並列に組合せた時、電極128及び電極138の
間に抵抗接続部を構成する。電極138及び半導
体層140を含む装置の陰極領域が、短絡部14
1で例示する様な複数個のエミツタ短絡部を含
み、これらが半導体層140を通りぬけて層11
8と接触する。半導体層130は、突起134乃
至136がメタライズ部分138と一緒になる3
箇所で、この区域ではターンオンが起らない様な
形になつている。この為、半導体層140は幾分
凹むように切込んである。従つて、装置のオン転
化は、電極132a,132b,132cを含む
パイロツト・サイリスタの3つの部分に対して半
径方向に隣接した区域だけで起る。ターンオン区
域の内、犠牲になる部分は比較的小さい。
第4図の装置は抵抗性突起134乃至136を
含むものとして示したが、当業者であれば、前に
第1図乃至第3図について説明した方法を第4図
に示す形式の装置にも容易に用いることが出来る
ことが理解されよう。例えば、前に第2図につい
て説明した様に、電極134乃至136と電極1
28との間の3箇所の接続にチツプ抵抗を用いる
ことが出来る。更に、電極134乃至136を好
便に破断して、電極の一部分として、第1図乃至
第3図に示す様な抵抗層を含めることが出来る。
これは装置の抵抗値を正確に調整する手段として
有利である。第4図に示す様な形式の電極を使う
場合、この調整は、突起の縁、例えば電極134
の縁142,144から材料を切取り、こうして
電極を細くしてその抵抗値を高めることによつて
達成し得る。
これ迄図面について上に説明したこの考案の任
意の実施例で要求される抵抗値の大きさは、装置
の特性に関係する。典型的には、別々のバツチで
処理された同様な装置のターンオン遅延時間のば
らつきは20乃至30%という程高いことがあり、そ
の為、光源によつて発生されて装置のトリガに利
用される電流の50%程度をこの発明の抵抗部分に
よつて分路する必要があることがある。更に、タ
ーンオン遅延時間を(大体0.5マイクロ秒以内に)
合せる為、前に述べた様にして±20%程度の抵抗
値の調節を行う必要がある。
この考案による光トリガ式サイリスタは、現在
の方法で製造するのに適していて、外部部品を必
要とせずに、多数の装置の直列又は並列動作が出
来る様に他の装置のターンオン遅延時間特性を正
確に合せる為に調節し得る装置を初めて提供した
ものである。
この考案を幾つかの好ましい実施例について具
体的に図示し且つ説明したが、当業者であれば、
この発明の範囲内で細部に種々の変更を加えるこ
とが出来ることは云う迄もない。
【図面の簡単な説明】
第1A及び1B図はこの考案の1実施例による
半導体抵抗を用いたモノリシツク・サイリスタ構
造を示す平面図並びに断面図、第2A及び2B図
はこの考案による中心ゲート形の光トリガ式サイ
リスタ構造の平面図並びに断面図、第3A及び3
B図は抵抗の別の構成を持つこの考案の中心ゲー
ト形の光トリガ式サイリスタ構造の平面図並びに
断面図、第4A及び4B図はこの考案の更に別の
実施例による中心ゲート形の光トリガ式サイリス
タ構造の平面図並びに断面図である。 主な符号の説明、16……陽極領域、22……
ゲート領域、28,32……陰極領域、30……
陰極電極、36……電極、38……光感応区域、
40……半導体層(抵抗層)、42……電極、5
2……電極、54……チツプ抵抗、86乃至89
……突起、90……抵抗層、134乃至136…
…突起(抵抗性メタライズ部分)。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) 陽極、陰極及び放射感応ゲート領域を含む放
    射トリガ式サイリスタに於て、前記ゲート領域
    の内の放射感応区域を少なくとも一部分取り囲
    み且つ前記陰極から実質的に隔離されていて、
    前記放射感応区域に放射が入射したことによつ
    て前記ゲート領域中に発生されるターンオン電
    流の少なくとも一部分を収集する電極手段と、
    前記放射感応区域に入射する所定量の放射に対
    してサイリスタのターンオン時間を調節するた
    めの調節手段とを設け、該調節手段が前記電極
    手段と前記陰極との間に接続されて、前記ゲー
    ト領域中に流れるターンオン電流の所望の一部
    分を前記陰極に分路する抵抗手段を含み、該抵
    抗手段は当該サイリスタと一体に形成され且つ
    当該サイリスタの上面上に露出していて、その
    抵抗値を増加調節するためにその一部分がレー
    ザ等により切取り可能であることを特徴とする
    放射トリガ式サイリスタ。 (2) 実用新案登録請求の範囲第1項に記載した放
    射トリガ式サイリスタに於て、前記陰極が一導
    電型の第1の半導体層で形成され、前記ゲート
    領域が光感応性であつて、他の導電型の第2の
    半導体層中に形成されており、前記電極手段
    は、全部が前記第2の半導体層の上に設けられ
    て実質的に前記ゲート領域の前記放射感応区域
    を取り囲んでいて、前記放射感応区域に光が入
    射したことにより前記ゲート領域中に発生され
    るターンオン電流の少なくとも一部分を収集す
    る第1の電極手段を含んでおり、前記一導電型
    の第3の半導体層が前記第1の電極手段を実質
    的に取り囲み且つ前記第1の電極手段から隔離
    されており、前記電極手段が更に前記第3の半
    導体層に重なる第2の電極手段を含み、前記抵
    抗手段が前記第1及び第2の電極手段の間に接
    続されている放射トリガ式サイリスタ。 (3) 実用新案登録請求の範囲第1項に記載した放
    射トリガ式サイリスタに於て、前記抵抗手段が
    皮膜抵抗手段である放射トリガ式サイリスタ。 (4) 実用新案登録請求の範囲第1項に記載した放
    射トリガ式サイリスタに於て、前記抵抗手段が
    サイリスタ内の半導体層を含む放射トリガ式サ
    イリスタ。 (5) 実用新案登録請求の範囲第2項に記載した放
    射トリガ式サイリスタに於て、前記抵抗手段が
    前記第2の半導体層の第1の面から前記第2の
    半導体層の中まで伸びる抵抗性半導体層を含む
    放射トリガ式サイリスタ。 (6) 実用新案登録請求の範囲第1項に記載した放
    射トリガ式サイリスタに於て、前記抵抗手段
    が、皮膜抵抗手段と、半導体抵抗手段とを含む
    放射トリガ式サイリスタ。 (7) 実用新案登録請求の範囲第1又は2項に記載
    した放射トリガ式サイリスタに於て、前記抵抗
    手段が一体に取付けた個別部品の抵抗手段であ
    る放射トリガ式サイリスタ。 (8) 実用新案登録請求の範囲第7項に記載した放
    射トリガ式サイリスタに於て、前記抵抗手段が
    皮膜抵抗を含む放射トリガ式サイリスタ。 (9) 実用新案登録請求の範囲第1又は2項に記載
    した放射トリガ式サイリスタに於て、前記抵抗
    手段が皮膜抵抗手段及び半導体層抵抗手段の組
    合せで構成される放射トリガ式サイリスタ。
JP1985073624U 1976-05-19 1985-05-20 放射トリガ式サイリスタ Granted JPS611857U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US687986 1976-05-19
US05/687,986 US4053922A (en) 1976-05-19 1976-05-19 Light triggered thyristor having controlled turn on delay

Publications (2)

Publication Number Publication Date
JPS611857U JPS611857U (ja) 1986-01-08
JPH0220849Y2 true JPH0220849Y2 (ja) 1990-06-06

Family

ID=24762654

Family Applications (2)

Application Number Title Priority Date Filing Date
JP5648877A Pending JPS52152180A (en) 1976-05-19 1977-05-18 Radiant trigger thyristor
JP1985073624U Granted JPS611857U (ja) 1976-05-19 1985-05-20 放射トリガ式サイリスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP5648877A Pending JPS52152180A (en) 1976-05-19 1977-05-18 Radiant trigger thyristor

Country Status (7)

Country Link
US (1) US4053922A (ja)
JP (2) JPS52152180A (ja)
AR (1) AR211964A1 (ja)
BR (1) BR7703262A (ja)
DE (1) DE2722517A1 (ja)
FR (1) FR2352405A1 (ja)
GB (1) GB1573826A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH622127A5 (ja) * 1977-12-21 1981-03-13 Bbc Brown Boveri & Cie
US4318115A (en) * 1978-07-24 1982-03-02 Sharp Kabushiki Kaisha Dual junction photoelectric semiconductor device
DE2855265A1 (de) * 1978-12-21 1980-07-10 Bbc Brown Boveri & Cie Thyristor
DE3769188D1 (de) * 1986-03-05 1991-05-16 Siemens Ag Thyristor mit einstellbarem basis-emitter-widerstand.
US6154477A (en) * 1997-05-13 2000-11-28 Berkeley Research Associates, Inc. On-board laser-triggered multi-layer semiconductor power switch
US8536617B2 (en) * 2011-12-16 2013-09-17 General Electric Company Optically triggered semiconductor device and method for making the same
US9142692B2 (en) * 2012-07-23 2015-09-22 Bae Systems Information And Electronic Systems Integration Inc. Thyristor-based, dual-polarity blocking photo-conductive semiconductor switch (PCSS) for short pulse switching and methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE344386B (ja) * 1968-04-17 1972-04-10 Hitachi Ltd
JPS508315B1 (ja) * 1970-02-20 1975-04-03
US3914783A (en) * 1971-10-01 1975-10-21 Hitachi Ltd Multi-layer semiconductor device
JPS4860589A (ja) * 1971-11-29 1973-08-24
DE2256688B2 (de) * 1972-11-18 1976-05-06 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum auftrennen von leiterbahnen auf integrierten schaltkreisen
US3969752A (en) * 1973-12-03 1976-07-13 Power Hybrids, Inc. Hybrid transistor
US3893153A (en) * 1974-01-10 1975-07-01 Westinghouse Electric Corp Light activated thyristor with high di/dt capability
US3990092A (en) * 1974-01-11 1976-11-02 Hitachi, Ltd. Resistance element for semiconductor integrated circuit
US3922708A (en) * 1974-03-04 1975-11-25 Ibm Method of producing high value ion implanted resistors
US4012761A (en) * 1976-04-19 1977-03-15 General Electric Company Self-protected semiconductor device

Also Published As

Publication number Publication date
GB1573826A (en) 1980-08-28
DE2722517A1 (de) 1977-12-08
BR7703262A (pt) 1978-02-08
DE2722517C2 (ja) 1990-12-06
FR2352405B1 (ja) 1982-06-04
AR211964A1 (es) 1978-04-14
JPS52152180A (en) 1977-12-17
JPS611857U (ja) 1986-01-08
US4053922A (en) 1977-10-11
FR2352405A1 (fr) 1977-12-16

Similar Documents

Publication Publication Date Title
US4786959A (en) Gate turn-off thyristor
US4231059A (en) Technique for controlling emitter ballast resistance
US3622845A (en) Scr with amplified emitter gate
US4047219A (en) Radiation sensitive thyristor structure with isolated detector
JPS6222271B2 (ja)
US4053922A (en) Light triggered thyristor having controlled turn on delay
US3914782A (en) Reverse conducting thyristor and process for producing the same
JP3718223B2 (ja) 縦の溝を有する高電圧用の半導体デバイス
US4266236A (en) Transistor having emitter resistors for stabilization at high power operation
JPS6156628B2 (ja)
JP3635098B2 (ja) サイリスタおよびそのアセンブリ
JP2743883B2 (ja) 感光性素子の直列構造
US4009059A (en) Reverse conducting thyristor and process for producing the same
US4942446A (en) Semiconductor device for switching, and the manufacturing method therefor
JP2004200380A (ja) 双方向フォトサイリスタチップ
US4063278A (en) Semiconductor switch having sensitive gate characteristics at high temperatures
US4536783A (en) High di/dt, light-triggered thyristor with etched moat current limiting resistors
US3739242A (en) Triac
KR20230115885A (ko) 반도체 구조 및 그 제작 방법
US3877059A (en) Single diffused monolithic darlington circuit and method of manufacture thereof
CA1089110A (en) Light trigggered thyristor having controlled turn on delay
US3897286A (en) Method of aligning edges of emitter and its metalization in a semiconductor device
US3979767A (en) Multilayer P-N junction semiconductor switching device having a low resistance path across said P-N junction
US6555849B1 (en) Deactivatable thyristor
JP2802970B2 (ja) プレ−ナ型二端子双方向性サイリスタ