JPH02210573A - 多重帰還回路 - Google Patents

多重帰還回路

Info

Publication number
JPH02210573A
JPH02210573A JP1029609A JP2960989A JPH02210573A JP H02210573 A JPH02210573 A JP H02210573A JP 1029609 A JP1029609 A JP 1029609A JP 2960989 A JP2960989 A JP 2960989A JP H02210573 A JPH02210573 A JP H02210573A
Authority
JP
Japan
Prior art keywords
output
input
terminal
input terminal
feedback circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1029609A
Other languages
English (en)
Other versions
JP2760543B2 (ja
Inventor
Takeshi Shima
健 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1029609A priority Critical patent/JP2760543B2/ja
Priority to US07/476,602 priority patent/US5045713A/en
Priority to DE69009786T priority patent/DE69009786T2/de
Priority to EP90301321A priority patent/EP0382518B1/en
Publication of JPH02210573A publication Critical patent/JPH02210573A/ja
Application granted granted Critical
Publication of JP2760543B2 publication Critical patent/JP2760543B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0405—Non-linear filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Neurology (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、文字認識・音声認識等の識別問題、一般の
最適化問題、ニューロコンピューター等に広く利用され
るＪ、　Ｊ、　Ｉ（ｏｐｆｉｅｌｄ博士らにより提案さ
れた多重帰還回路装置の改良に関する。
（従来の技術） ホップフィールドモデルと呼ばれている多重帰還回路装
置について説明する。これは電子回路等により生体の神
経回路網をモデル化する手法の一つであり、この神経回
路モデルでは、非線形でアナログ的に応答する神経細胞
を対称的なサイナッブス結合として回路網を構成する。
ここで神経細胞のモデルは生体の神経細胞に似せている
（Ｓｃｉ−ｅｎｃｅ、　ｖｏｌ、　２３３．　Ａｕｇ、
　８．１９８６）　６第１０図を用いてこのホップフィ
ールドモデルを説明する。この回路はシグモイド入出力
特性を持つ増幅器１と、入力容量２　（Ｃ工）、入力抵
抗３（ρ、）、それと増幅器１の出力を多重帰還してサ
イナッブス結合を表す抵抗４　（Ｔ工ｊ）からなってい
る。入力５（Ｉｉ）は電流入力としてあたえられ、外部
への出力６は増幅器１から取り出されている（Ｖｉ）。
この回路の局所的な振舞いはつぎの常微分方程式によっ
て記述される。
Ｃ工＊δＵｉ／δｔ　＝　−Ｕ工／Ｒ工十不（Ｔｉｊ　
”　■＋）　十Ｉ　。
Ｖ、＝　ｇ　（Ｕ工） Ｉ／Ｒｉ　＝　Ｉ／ρ、＋：Ｔ、ｊ ここで、Ｕ工は増幅器の入力、ｔは時刻をあられすパラ
メータである。ｇは、ｇ　：　（”　＋　＋　”）→（
−１，＋１）、奇関数、単調増加、逆関数が存在して、
それらは共に一階微分可能であるような特徴を有してい
る。通常はシグモイド関数がｇとして選択されている。
つぎに、この回路の大域的な振舞いについて次に説明す
る。この回路が応答を示すとは、安定平衡解に収束する
ことであり、このことを数学的に保障するには前記Ｔｉ
ｊを要素とする正方行列が、対称である等の条件を満た
す必要がある。これはつぎのエネルギー関数を考えるこ
とによって説明されている。
Ｅ　＝　　　（１／２）　写２　（Ｔｉｊ”Ｖｉ”Ｖ；
）−Σ（工、＊ｖ工）千年（Ｕ工＊Ｖ工）すなわちホッ
プフィールドらの提案した回路の大域的な振舞いは、こ
のエネルギーＥを減少させていくように神経細胞に似せ
た前記増幅器出力Ｖｉの値が変化していく。一般にこの
回路の安定平衡解は、Ｔよ、をパラメータとして定めら
れるから、組み合わせ問題と呼ばれるような”　Ｎ　Ｐ
完全″な課題をこのパラメータに翻訳すれば、この回路
はそれを最適化問題として解くように動作する（ＵＳＰ
　４，７１９，５９１）。
このホップフィールドモデルを数値計算によりシミュレ
ーションしたり、電子回路等で実現してみると、 （１）前記エネルギーＥが最小値に到達する前に極小値
において平衡解をみつけてしまう。
■　発振したり、カオス現象を示してしまう。
等の動作を示すことが知られている。まず現象■は、エ
ネルギーＥが最小値となる平衡解は、必ず前記常微分方
程式においてｔをｔ→＋ωと置いたときの解に等しいが
、その逆は、必ずしも真でないことに起因している。こ
の時、得−られる解は与えられた課題に含まれる制約条
件を必ずしも全て満たしておらず、通常は何等かの工夫
を施してこの極小解からの逃避措置をとる必要がある。
従来知られている手法としてはシミュレーテッドアニー
リング法（Ｓｃｉｅｎｃｅ、　１３　　Ｍａｙ　１９８
３．　ｖｏｌ　２２０゜ｎｏ　４５９８）を電子回路に
より表現する方法がある。
このシミュレーテッドアニーリング法は、ギーマン博子
兄第によって、エネルギーＥが最小値となる平衡解にい
たる温度管理の戦略が存在することが、証明されている
（ＩＥＥＥ　Ｔｒａｎｓ、、　ｖｏｌ　ＰＡＭＩ−６゜
１９８４）ため前記現象０）の問題は、電子回路等によ
り解決し得る　（Ｎｅｕｒａｌ　Ｉｎｆｏｒｍａｔｉｏ
ｎ　ＰｒｏｃｅｓｓｉｎｇＳｙｓｔｅｍｓ、　Ｄｅｎｖ
ｅｒ、　１９８７）。例えばそれらの手法のひとつは、
前記増幅器の入力信号にある確率分布を持つ雑音を重畳
するというものである。つぎに現象（２）は、前記サイ
ナッブス現象合Ｔ工、を要素とする正方行列が、対称で
ないときに起き得る現象である。一般に、ホップフィー
ルドモデルは回路からサイナップス結合がランダムに欠
けたものは、力学的な安定にはほとんど影響ないといわ
れるが、構造的に非対称にした場合には前記現象（２）
の問題が顕在化する。発振現象やカオス現象は、パター
ンジェネレータのような中枢神経系では、調和振動がそ
の回路の計算結果となる場合もあるが、エネルギー最小
の安定平衡解をその回路の計算結果とする場合には極め
て不都合な現象となる。
とくにこの回路を集積回路で実現しようとしたときには
、素子値の製造ばらつきに因って、対称であるべきサイ
ナッブス結合が非対称となり、望まないにも拘らず、前
記現象■を招来することとなる。
〔発明の構成〕
（課題を解決するための手段） 本発明はこのような問題点に鑑みて考案されたものであ
り、ホップフィールドモデルを集積回路で実現したとき
に招来する前記現象■を回避するため、素子値の製造ば
らつきに因って、対称であるべきサイナッブス結合が非
対称となる問題を回路的な工夫によって対称化可能なホ
ップフィールドモデルを提供することにある。以下本発
明になる種々の手段を図を用いて詳細に説明する。
第１図における７は新たに考案された神経細胞である。
本図において、番号２，３．５は公知例を示す第１０図
の番号に対応しているが、番号１で示される増幅器は第
１０図のものとは負出力のみ取り出す点で異なる。番号
８は正相の制御信号であり、番号１１で表される２つの
正相スイッチを制御する。番号９は逆相の制御信号であ
り、番号１０で表される２つの逆相スイッチを制御する
。第２図は前記新たに考案された神経細胞７を用いたホ
ップフィールドモデルであり、出力を入力に帰還する方
法は従来と何等変わるところがなく、番号４はサイナッ
プス結合を表している。
（作　用） いま第１図で示される神経細胞が、第４図で示される制
御信号にしたがって動作する場合について考えてみる。
本図においては正相の制御信号８を実線で表し、逆相の
制御信号９は破線で表わされている。ここで横軸は時間
経過を表している。
番号３４．３５は時間区間を示している。番号３４の時
間区間では、第１図で示される神経細胞７は、正相スイ
ッチ１１が閉じており、逆相スイッチ１０は開いている
。この時、神経細胞は番号３６で示される端子を入力と
し、番号３７で示される端子を出力としている。番号３
５の時間区間では、正相スイッチ１１は開いており、逆
相スイッチ１０は閉じている。
この時、神経細胞は番号３７で示される端子を入力とし
、番号３６で示される端子を出力としている。
さてこの様な神経細胞を第２図で示されるネットワーク
に代入すると、時間区間３４と時間区間３５とでは前記
神経細胞の出力を多重帰還してサイナッブス結合を表す
抵抗４の見え方が異なり、神経細胞ｉの出力と神経細胞
ｊの入力との間のサイナップス結合を表す抵抗のコンダ
クタンスＴｉｊが、神経細胞ｉにとってはＴ、ｊに見え
たり、Ｔｊよに見えたりすることになる。入力容量２　
（Ｃ工）と入力抵抗３（ρ、）で決まる神経細胞の時定
数に比較して、時間区間３４と時間区間３５を共に十分
に短くとれば、前記正方行列上（ｉ、ｊ）および、（ｊ
、ｉ）の位置の要素は、共に （Ｔ□ｊ　＋　Ｔｊｊ、）　／　２ と見なせるようになる。したがって、回路を集積回路で
実現しようとしたときに問題となる、素子値の製造ばら
つきに因って、対称であるべきサイナッブス結合が非対
称となる問題を極めて平易な回路構成により回避するこ
とが可能となる。
シグモイドに類似した入出力特性を持つ増幅器１は第３
図で示される回路により実現することができる。本構成
においては、番号１４の端子を接地して使うほかに、負
入力として信号を受は取り、以下の実施例で示す構成を
採ることが可能となる。
第３図において、端子１２は正電位にバイアスし、端子
１３は負電位にバイアスされており、番号１５は正入力
端子、番号１４は負入力端子、番号１６は正出力端子、
番号１７は負出力端子を示している。番号１９、２０．
２１．２２．２８．２９．３０．３３はｎ−チャンネル
ＭＯＳトランジスター、番号２３．２４．２５．２７゜
３２はＰ−チャンネルＭＯＳトランジスター、番号１８
、　’２６．３１は抵抗を夫々示している。
（実施例） 以下において、本発明をより具体的な実施例に従って説
明する。第５図は、第２図および第３図で示される回路
によって実現されている差動入力を許す場合の神経細胞
の一実施例である。この例においては、スイッチをＭｏ
ｓ＋〜ランジスタとして回路の簡略化をはかって目的を
実現するものである。第６図、第７図ではネットワーク
を差動入力、差動出力の神経細胞を用いて実現する実施
例を示している。第６図において、番号３６は正入力端
子、番号３６′は負入力端子である。また、出力は、番
号３７が正出力端子、番号３７′が負出力端子である。
この神経細胞を例えば第７図で示されるネットワークに
用いた時は、正出力端子と負入力端子との間に定義され
る前記サイナッブス結合４の働きは、負出力端子と正入
力端子との間に定義されるサイナッブス結合（番号４′
）の働きに等価であるため、前記番号４および、番号４
′で表わされるサイナップス結合を対で定義することに
より、前記増幅器が有する入力オフセットとか、直流バ
イアス等の問題を避けることが可能となる。
第８図の実施例においては、前記サイナッブス結合の要
素Ｔｉ、を１番目の神経細胞の出力とｊ番の神経細胞の
入力との間に定義されるサイナップス結合とした時、ｉ
＜ｊである様なＴ工Ｊのみサイナップス結合の要素が設
けられている。発明の作用の所で述べた様に、正方行列
上（ｉ、ｊ）および（ｊ、ｉ）の位置の要素はともに（
Ｔ工ｊ十Ｔｊｉ）／２となるのでＴｊ□＝０であっても
、（Ｔｉｊ十Ｔ；ｉ）／２の値が所定の値になる様にＴ
ｉ、の値を設定することは可能である。この第８図のよ
うなネットワークの場合神経細胞の個数をＮとした時、
従来Ｎ２個必要であったサイナッブス結合の個数を（Ｎ
２−Ｎ）／２＋Ｎ個に減らすことが可能であり、ＬＳＩ
で回路を実現することを考えた時にはチップ面積の点で
大変有利になる。
第９図は別の実施例を示している。図においては、■神
経細胞７内における前記正相スイッチ及び逆相スイッチ
ともに開状態におく。■前記サイナップス結合の値を制
御回路４２により、第１の制御ハス４０及び第２の制御
バス４１を介してサイナップス結合の個々の導電率を設
定していく。フローティングゲートを有するＭｏｓ＋〜
ランジスタや酸化膜が強誘電体材料により形成されたＭ
ＯＳトランジスタ等を用いれば設定された導電率は長期
保持可能である。次にすべてのサイナップス結合の値が
設定されたあと、■第１及び第２の制御バスを切りはな
し前記正相及び逆相スイッチを前記第４図に従って動作
させ前記ネットワークが過渡的な遷移状態を経て定常状
態に達するのを待つ。■前記第２の制御バス４１から制
御回路４２に各神経細胞の出力を取りこむ。すなわち第
９図に示される回路を前記■から■の手順を経て動作さ
せると、前記制御回路４２からみると、最適化問題を与
えてその解を得る専用ハードウェアとして動作している
様にみなすことができる。
〔発明の効果〕
本発明になる多重帰還回路装置は、ホップフィールドモ
デルを電子回路等で実現したときに示す望ましくない現
象である、発振現象とか、カオス現象とかを、その根本
原因に立ち戻って防止し得る構成を提供するものである
。ホップフィールドモデルが示すもう一つの問題である
前記エネルギーＥが最小値に到達する前に極小値におい
て平衡解をみつけてしまうという望ましくない現象に対
しても、本発明は次の点で有効に働く。すなわち、前記
正相スイッチとか、前記逆相スイッチによって、本多重
帰還回路装置は、その内部で、外乱をうけており、この
外乱が極小値における平衡解からの回避に対して有効に
働くこととなる。また、本発明の回路はホップフィール
ドモデルの持つ種々の問題点を克服してＬＳＩによって
容易に作製する事が可能であり、文字認識・音声認識等
の識別問題、一般の最適化問題、ニューロコンピュータ
ー等に広く利用されることとが可能である。
【図面の簡単な説明】
第１図は本発明の神経回路の構成図、第２図は本発明の
神経回路を用いたネットワークを示す図、第３図は増幅
器の一構成図、第４図は本発明になる神経回路における
制御信号を説明するための図、第５図及び第６図は本発
明の神経回路の具体的構成を示す図、第７図は第６図の
神経回路を利用し１・・・増幅器 ２・・入力容量 ３・・・入力抵抗 ５・・・入力電流 ７・・・神経細胞 １０・・・逆相スイッチ １１・・・正相スイッチ

Claims (9)

    【特許請求の範囲】
  1. （１）Ｎ個の非線形変換を施すユニットが、それぞれ一
    対の入出力端子を有し、前記或る一つのユニットの入力
    端子には、前記Ｎ個の非線形変換を施すユニットの出力
    端子での値にそれぞれに異なった係数を乗ずる手段と、
    加算する手段を設けて加重和を帰還し、この帰還構成を
    、Ｎ個すべてのユニットに対して繰り返す多重帰還回路
    に於て、制御信号に従い、前記ユニットの入力端子に結
    線される素子を、出力端子に結線し、出力端子に結線さ
    れる素子を、入力端子に結線するための切り替え手段を
    有することを特徴とする多重帰還回路。
  2. （２）前記非線形変換を施すユニットは、前記ユニット
    の入力端子が差動入力、前記出力端子が正負出力である
    事を特徴とする請求項１記載の多重帰還回路。
  3. （３）前記非線形変換を施すユニットの差動入力は、そ
    れぞれＲＣ時定数回路で終端されることを特徴とする請
    求項２記載の多重帰還回路。
  4. （４）前記非線形変換を施すユニットの差動入力は、そ
    れぞれ電流源によりバイアスされることを特徴とする請
    求項２記載の多重帰還回路。
  5. （５）入力端子は第一及び第二の入力端子を有し、出力
    端子が第一及び第二の出力端子で構成され、この第二の
    入力端子と前記第一の入力端子との間を前記制御信号に
    従い開閉する第一の正相スイッチにより結線し、前記第
    一の出力端子と前記第二の出力端子との間を前記制御信
    号に従い開閉する第二の正相スイッチにより結線し、前
    記第二の入力端子と前記第一の出力端子との間を前記制
    御信号の反転信号に従い開閉する第一の逆相スイッチに
    より結線し、前記第一の入力端子と前記第二の出力端子
    との間を前記制御信号の反転信号に従い開閉する第二の
    逆相スイッチにより結線するように前記切り替え手段を
    制御し、この第二の入力端子、第二の出力端子を新たな
    前記非線形変換を施すユニットの入出力端子とすること
    を特徴とする請求項１記載の多重帰還回路。
  6. （６）前記正及び逆相のスイッチはそれぞれＭＯＳトラ
    ンジスタにより構成されることを特徴とする請求項５記
    載の多重帰還回路。
  7. （７）前記非線形変換を施すユニットは、前記入力端子
    が差動増幅器の入力となり、前記差動増幅器の電流出力
    を、正電位と接地電位間での電圧出力に変換する手段と
    、前記差動増幅器の電流出力を、接地電位と負電位間で
    の電圧出力に変換する手段とからなることを特徴とする
    請求項１記載の多重帰還回路。
  8. （８）前記Ｎ個のユニットにおいてｉ番目のユニットの
    出力とｊ番目のユニットの入力を結ぶ前記係数を乗ずる
    手段はｉ≧ｊ又はｉ≦ｊいずれかの場合に限り設けられ
    ることを特徴とする請求項１記載の多重帰還回路。
  9. （９）係数を乗ずる手段は、当該係数を設定する手段と
    、前記ユニットの出力を観測する手段を有することを特
    徴とする請求項８記載の多重帰還回路。
JP1029609A 1989-02-10 1989-02-10 多重帰還回路 Expired - Fee Related JP2760543B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1029609A JP2760543B2 (ja) 1989-02-10 1989-02-10 多重帰還回路
US07/476,602 US5045713A (en) 1989-02-10 1990-02-07 Multi-feedback circuit apparatus
DE69009786T DE69009786T2 (de) 1989-02-10 1990-02-08 Schaltungsanordnung mit Mehrfachrückkopplung.
EP90301321A EP0382518B1 (en) 1989-02-10 1990-02-08 Multi-feedback circuit apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1029609A JP2760543B2 (ja) 1989-02-10 1989-02-10 多重帰還回路

Publications (2)

Publication Number Publication Date
JPH02210573A true JPH02210573A (ja) 1990-08-21
JP2760543B2 JP2760543B2 (ja) 1998-06-04

Family

ID=12280807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1029609A Expired - Fee Related JP2760543B2 (ja) 1989-02-10 1989-02-10 多重帰還回路

Country Status (4)

Country Link
US (1) US5045713A (ja)
EP (1) EP0382518B1 (ja)
JP (1) JP2760543B2 (ja)
DE (1) DE69009786T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03167655A (ja) * 1989-11-28 1991-07-19 Toshiba Corp ニューラルネットワーク
JP3088171B2 (ja) * 1991-02-12 2000-09-18 三菱電機株式会社 自己組織型パタ−ン分類システム及び分類方法
KR940004429B1 (ko) * 1991-11-01 1994-05-25 한국전기통신공사 가변저항형 mosfet 아날로그 곱셈기
JP3210054B2 (ja) * 1992-02-21 2001-09-17 烈 山川 カオス的信号発生装置および方法ならびにカオス・ディバイス
US5538915A (en) * 1992-06-05 1996-07-23 The Regents Of The University Of California Process for forming synapses in neural networks and resistor therefor
US5325031A (en) * 1992-06-15 1994-06-28 Tilden Mark W Adaptive robotic nervous systems and control circuits therefor
GB9214514D0 (en) * 1992-07-08 1992-08-19 Massachusetts Inst Technology Information processing
WO1994003413A1 (en) * 1992-08-10 1994-02-17 New Mexico State University Technology Transfer Corporation A digitally-configurable analog vlsi chip and method for real-time solution of partial differential equations
US5479579A (en) * 1992-09-04 1995-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Cascaded VLSI neural network architecture for on-line learning
WO1994017478A1 (en) * 1993-01-19 1994-08-04 City Of Hope Method for control of chaotic systems
US5510976A (en) * 1993-02-08 1996-04-23 Hitachi, Ltd. Control system
US5479574A (en) * 1993-04-01 1995-12-26 Nestor, Inc. Method and apparatus for adaptive classification
KR950013124B1 (ko) * 1993-06-19 1995-10-25 엘지전자주식회사 케이오스(chaos) 피이드백 시스템
US8369349B2 (en) * 2010-03-25 2013-02-05 Canon Kabushiki Kaisha Network streaming over multiple physical interfaces using feedback information
US8717878B2 (en) * 2010-03-25 2014-05-06 Canon Kabushiki Kaisha Providing feedback information when network streaming over multiple physical interfaces
US8375139B2 (en) 2010-06-28 2013-02-12 Canon Kabushiki Kaisha Network streaming over multiple data communication channels using content feedback information
US8266085B1 (en) 2012-02-06 2012-09-11 The United States Of America As Represented By The Secretary Of The Army Apparatus and method for using analog circuits to embody non-lipschitz mathematics and properties using attractor and repulsion modes
CN108170028B (zh) * 2017-12-07 2020-05-22 华南理工大学 一种基于部分神经网络的机器人混沌反控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719591A (en) * 1985-11-07 1988-01-12 American Telephone And Telegraph Company, At&T Bell Labs. Optimization network for the decomposition of signals
US4731747A (en) * 1986-04-14 1988-03-15 American Telephone And Telegraph Company, At&T Bell Laboratories Highly parallel computation network with normalized speed of response
JP2685050B2 (ja) * 1986-06-11 1997-12-03 富士通株式会社 コンパレータ回路
JPS63121987A (ja) * 1986-11-11 1988-05-26 Fujitsu Ltd ニユ−ロンタイプ計算機
US4873661A (en) * 1987-08-27 1989-10-10 Yannis Tsividis Switched neural networks
US4874963A (en) * 1988-02-11 1989-10-17 Bell Communications Research, Inc. Neuromorphic learning networks
US4926064A (en) * 1988-07-22 1990-05-15 Syntonic Systems Inc. Sleep refreshed memory for neural network
US4951239A (en) * 1988-10-27 1990-08-21 The United States Of America As Represented By The Secretary Of The Navy Artificial neural network implementation
US4948992A (en) * 1988-10-31 1990-08-14 International Business Machines Corporation Static method to negate offset voltages in CMOS operational amplifiers
US4962342A (en) * 1989-05-04 1990-10-09 Synaptics, Inc. Dynamic synapse for neural network
US4962323A (en) * 1989-07-12 1990-10-09 National Semiconductor Corporation High speed auto zero comparator

Also Published As

Publication number Publication date
DE69009786T2 (de) 1994-09-22
JP2760543B2 (ja) 1998-06-04
EP0382518A2 (en) 1990-08-16
EP0382518A3 (en) 1991-01-09
EP0382518B1 (en) 1994-06-15
US5045713A (en) 1991-09-03
DE69009786D1 (de) 1994-07-21

Similar Documents

Publication Publication Date Title
JPH02210573A (ja) 多重帰還回路
Gong et al. Finite-time and fixed-time synchronization of coupled memristive neural networks with time delay
Jia et al. Global stabilization of fractional-order memristor-based neural networks with time delay
Cai et al. Finite-time stabilization of delayed memristive neural networks: Discontinuous state-feedback and adaptive control approach
Li et al. Lag Synchronization of Memristor-Based Coupled Neural Networks via $\omega $-Measure
Huang et al. Quasi‐synchronisation of fractional‐order memristor‐based neural networks with parameter mismatches
Lazzaro et al. Winner-take-all networks of O (n) complexity
US5706403A (en) Semiconductor neural circuit device
US5010512A (en) Neural network having an associative memory that learns by example
Zhao et al. Novel spike based reservoir node design with high performance spike delay loop
Moriya et al. A fully analog CMOS implementation of a two-variable spiking neuron in the subthreshold region and its network operation
Takaloo et al. Design and analysis of the Morris–Lecar spiking neuron in efficient analog implementation
CN110428050A (zh) 一种基于忆阻器实现多样化stdp学习规则的突触仿生电路
Kong et al. Study of recall time of associative memory in a memristive Hopfield neural network
Li et al. Exponential synchronization of memristive chaotic recurrent neural networks via alternate output feedback control
US4961005A (en) Programmable neural circuit implementable in CMOS very large scale integration
Lin et al. On relationship of multilayer perceptrons and piecewise polynomial approximators
JPH10240849A (ja) 低電圧ｍｏｓｆｅｔを持つ電流ミラーを使用した積算機及び神経網シナプス
Feng et al. Predefined-time synchronization of fractional-order memristive neural networks with time-varying delay
Moriya et al. Design of mixed-signal LSI with analog spiking neural network and digital inference circuits for reservoir computing
Daliri et al. A comparative study between E‐neurons mathematical model and circuit model
JPH02181284A (ja) ニューラルネットワーク
KR20200068387A (ko) Stdp 학습 하드웨어
Lu et al. Nb2O5 memristive neurons‐based unsupervised learning network
JPH06187472A (ja) アナログニューラルネットワーク

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees