JPH02210897A - ディジチェーン接続方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、バス方式におけるディジチェーン方式を実現
するためのディジチェーン接続方式に関する。

（従来の技術） 第２図（ａ）及び（ｂ）は夫々従来のディジチェーン接
続方式の一例を示す平面図及び斜視図である。なお、バ
ス方式におけるディジチェーン方式は、割込要求、バス
権要求等の要素光を優先順位に基づいて決定する方式で
ある。またディジチェーン接続とは、かかるディジチェ
ーン方式を実現する為に、バス制御ボードから順次各構
成要素を接続することをいう。

同図において、１〜５はボードであり、ボード１はバス
制御、ｃｐｕ、メモリの機能をもったシステムコントロ
ーラであり、ボード２〜５は入出力ボードである。６は
側板、７はマザーボードであって、これらの側板６とマ
ザーボード７でボードラックを構成している。また、各
ボード１〜５は、夫々コネクタ８−１〜８−３．８−５
．８−６を有しており、これらのボード１〜５をボード
ラックに挿入することにより、ボード１〜５はマザーボ
ード７上に一定間隔（これをスロット間隔という。）に
設けられたコネクタ９−１〜９−３．９−５．９−６と
図示の如く嵌合されている（コネクタ接続されている）
、また、マザーボード７には、プリントパターンが形成
されており、このプリントパターンによりマザーボード
７上のコネクタ９−１〜９−６が相互に接続され、バス
が形成されている。１０はマザーボード７上に突出した
ジャンパビン、１１はジャンパ線である。

第３図は第２図の場合の割込応答ディジチェーン方式を
説明するための回路図であって、第２図と同−又は相当
部分には同符号を用いている。

第３図において、１４は割込要求信号線、１５〜１９は
ディジチェーン接続信号線、１３−２〜１３−５は、夫
々ボード２〜５に設けられた割込応答の判定回路である
。

ディジチェーン方式において、ボードはスロットＯから
優先度の高い順に配置され、ここではスロット０にシス
テムコントローラとしてのボード１を用いている。各ボ
ード２〜５の割込要求信号（以下、　ＩＲＥＱ＊信号と
称す。）をシステムコントローラ１に供給する割込要求
信号線１４はマザーボード７上で互いに接続され、ワイ
ヤード・オアを構成している。

次に第３図を用いてディジチェーン方式について動作説
明する。（１）先ず、入出力ボード３のみがＩＲＥＱ中
信号音信号としていた場合を説明する。

ＩＲＥＱ＊信号は割込要求信号線１４を介し、システム
コントローラ１に供給される。システムコントローラ１
は割込要求を受付けると、割込応答信号（以下、ＩＡＣ
Ｋ＊信号と称す。）を送出する。システムコントローラ
１より送出されたＩＡＣＫ＊信号はディジチェーン接続
信号線１５を介して入出力ボード（以下、Ｉ１０ボード
という。）２に供給される。

Ｉ１０ボード２は自ボード内の判定回路１３−２で自ボ
ードのＩＲＥＱ＊信号と比較する。自ボードが割込サー
ビスを要求していない場合、ディジチェーン接続信号線
１６にＩＡＣに＊信号を通過させる。

ディジチェーン接続信号線１６はＩ１０ボード２と隣り
のスロットに挿入されている。Ｉ１０ボード３とを接続
している。Ｉ１０ボード３はＩＡＣＫ＊信号を受取ると
、自ボード内の判定回路１３−３で自ボードのＩＲＥＱ
＊信号と比較する。Ｉ１０ボード３はＩＲＥＱ＊信号を
オンとしているため、　ＩＡＣＫ＊信号を捕捉し、次の
スロットへのＩＡＣＫ＊信号の送出は行なわず、システ
ムコントローラ１に対し識別コードを送出する。識別コ
ードを受取ったシステムコントローラ１は割込要求がＩ
１０ボード３からのものであったことを知り、割込処理
へと移行する。

この場合、Ｉ１０ボード２．Ｉ１０ボード３の両ボード
が同時にＩＲＥＱ＊信号をオンとしていた場合、上流に
位置するＩ１０ボード２がＩＡＣＫ＊信号を捕捉してし
まい、Ｉ１０ボード３にはＩＡＣに＊信号が送出されな
い。即ち、ディジチェーン方式においては、　ＩＲＥＱ
＊信号をオンとしているボードのうち、より上流に近い
（優先度の高い）ボードのみがＩＡＣＫ＊信号を捕捉す
ることになる。

このように、ディジチェーン方式では、ディジチェーン
接続信号線１５〜１９で決まる優先順位（通常はスロッ
トの順とする。）に基づいて要求元を決定している。

（２）次に、２枚分のスロットを必要とするボードを使
用する場合について説明する。

第２図（ａ）において、ボード４は、実装部品の高さが
１スロット間隔以上あり、このボード４をボードラック
に挿入することにより、ボード側コネクタ８−５はマザ
ーボード７上のコネクタ９−５と図示の如く嵌合される
（コネクタ接続される）。この場合にはマザーボード７
上のコネクタ９−４は空きとなる。

このような場合のディジチェーン方式を第３図を用いて
説明する。

第３図において、Ｉ１０ボード４をボードラックに挿入
することにより、Ｉ１０ボード３との間に空きスロット
１２が生じる。空きスロット１２が生じると、Ｉ１０ボ
ード３からＩ１０ボード４へＩＡＣＫ＊信号を供給する
ディジチェーン接続信号線１７とディジチェーン接続信
号線１８が途切れてしまうことになる。

そこで、ディジチェーン方式を実現させるために、従来
は、第２図、第３図に示すように、マザーボード７の配
線面（第２図（ｂ）の手前側）のジャンパビン１０にジ
ャンパ線１１をラッピングして電気的に接続していた。

これによりディジチェーン接続信号線１７とディジチェ
ーン接続信号線１８とがジャンパビン１０．ジャンパ線
１１を介して接続されるので、前述したと同様にディジ
チェーン方式の動作が可能となる。

（発明が解決しようとする課題） しかしながら、上述した従来のディジチェーン接続方式
では、前記（２）で説明した如く、ディジチェーン接続
信号線の接続方法として、ラッピングを行なっているが
、簡単に接続が行なえない。

即ち、第３図のようなシステムは、用途によりボード構
成が異なる。このため、複数枚分スロットを専有するボ
ードの使用枚数、挿入位置は同一ではない。従って、用
途によりディジチェーン接続信号線間を接続するジャン
パ線の本数及びラッピングする位置が違うことになり、
接続誤り等が発生しやすいという欠点がある。

そこで、本発明の目的は、従来のような接続誤り等の欠
点を除去し、操作性に優れた、しかも信頼性の高いディ
ジチェーン接続方式を提供することにある。

（課題を解決するための手段） 本発明のディジチェーン接続方式は、ディジチェーン方
式を用いたマザーボードにスロット毎にボードがコネク
タ接続されるようになっているものにおいて、複数枚分
のスロットを専有するボードをコネクタ接続する場合に
は、このボードに、ディジチェーン接続信号線間を接続
させるダミーコネクタを空きスロット分だけ設けてなり
、当該ボードを前記マザーボードにコネクタ接続する際
、前記ダミーコネクタも前記マザーボードにコネクタ接
続し、ディジチェーン接続信号線゛間が接続されるよう
にしてなるものである。　　１・（作用） 従って、複数枚分のスロットを専有するボードに、ディ
ジチェーン接続信号線間を接続させる空きスロット分の
ダミーコネクタを設けであるので、このボードをマザー
ボードにコネクタ接続する際、そのダミーコネクタもマ
ザーボードにコネクタ接続することにより、空きスロッ
トがあってもディジチェーン接続信号線間が接続される
。これによりディジチェーン方式の動作が可能となる。

よって本発明は従来のジャンパ線をジャンパビンにラッ
ピングする代わりに、ダミーコネクタによるコネクタ接
続でよいので、従来の如き接続誤りなどが生じず、操作
性に優れたしかも信頼性の高いディジチェーン接続方式
を提供することができる。

（実施例） 次に本発明について図面を参照して説明する。

第１図（ａ）は本発明によるディジチェーン接続方式の
一実施例を示す平面図であり、同図（ｂ）は本発明に係
るＩ１０ボードの詳細図である。なお、第１図において
、第２図と同−又は相当部分には同符号を用いている。

第１図（ｂ）において、４′は２枚分のスロットを専有
するボー°ド４に、ボード側コネクタ８−５と同様のダ
ミーコネクタ８−４を、ダミーコネク、り取付金具２ｏ
を用いて取付は一体構造としたボードである。そして、
更にダミーコネクタ８−４では、マザーボード７上のコ
ネクタ９−４と嵌合した（コネクタ接続した）際、マザ
ーボード７にプリントされているディジチェーン接続信
号線１７゜１８間が接続されるようにショート線２１で
信号ビンを接続させている。

次に同図（ａ）を用いて、ディジチェーン接続信号線間
の接続方法を説明する。

ボード４′をボードラック内に挿入することにより、ボ
ード４′側コネクタ８−５とマザーボード７上のコネク
タ９−５が嵌合しくコネクタ接続し）、同時にダミーコ
ネクタ８−４とマザーボード７上のコネクタ９−４が嵌
合する（コネクタ接続する）。ダミーコネクタ８−４と
マザーボード７上のコネクタ９−４が嵌合した（コネク
タ接続した）ことにより、ディジチェーン接続信号線間
が電気的に接続される。

次に第４図を用いて割込応答ディジチェーン方式におけ
るＩＡＣＫ＊信号の流れについて簡単に説明する。なお
、第４図は第１図の場合の割込応答ディジチェーン方式
を説明するための回路図である。

Ｉ１０ボードのみがＩＲＥＱ傘信号をオンとした場合、
システムコントローラ１はその割込要求を受付けると、
　ＩＡＣＫ＊信号をディジチェーン接続信号線１５に送
出する。このＩＡＣＫＩ信号は、ディジチェーン接続信
号線１５１判定回路１３−２．ディジチェーン接続信号
線１６．ダミーコネクタ８−４のショート線２１．ディ
ジチェーン接続信号線１８、判定回路１３−４．ディジ
チェーン接続信号線１９を介してＩ１０ボード５の判定
回路１３−５に供給される。

以上から判かるように、従来は、前述したように複数枚
分のスロットを専有するボードをディジチェーン方式の
ボードラックに挿入する際、空きスロットによりディジ
チェーン接続信号線間が途切れ、このためマザーボード
配線面のジャンパビンにジャンパ線をラッピングしてい
た。これに対し、本発明では、複数枚分（実施例では２
枚分）のスロットを専有するボード（実施例ではボード
４′）に空きスロットの個数分のダミーコネクタ（実施
例では１個分のダミーコネクタ８−４）を設け、ディジ
チェーン接続線（実施例ではディジチェーン接続線１７
．１８）間を接続させるために、ダミーコネクタ（実施
例ではダミーコネクタ８−４）内の必要なビン間をショ
ート線２１にて予めショートしておくことによりボード
４′をボードラックに挿入すると、自動的に空きスロッ
ト（実施例では空きスロット１２）でディジチェーン接
続信号線間が接続される。このため、従来空きスロット
に対して行なっていたジャンパ線のラッピング作業が不
要となり、従来の如き接続誤りなどがなく、操作性に優
れた、しかも信頼性の高いディジチェーン接続方式を提
供できる。

本発明は本実施例に限定されることなく本発明の要旨を
逸脱しない範囲で種々の応用及び変形が考えられること
はいうまでもない。

（発明の効果） 上述したように本発明を用いれば、複数枚分のスロット
を専有するボードにディジチェーン接続信号線間を接続
させるダミーコネクタを空きスロット分設けであるので
、当該ボードをマザーボードにコネクタ接続することに
より、自動的に空きスロットでディジチェーン接続信号
線間を接続することができ、従って、従来空きスロット
に対して行なっていたジャンパ線のラッピング作業が不
要となり、従来の如き接続誤りなどがなく操作性に優れ
た、しかも信頼線の高いディジチェーン接続方式を提供
することができるなどの効果を奏する。

【図面の簡単な説明】

第１図は本発明によるディジチェーン接続方式の一実施
例を示す簡略図、第２図は従来のディジチェーン接続方
式の一例を示す簡略図、第３図は第２図の場合の割込応
答ディジチェーン方式を説明するための回路図、第４図
は第１図の場合の割込応答ディジチェーン方式を説明す
るための回路図である。 １〜４．４’　、５・・・ボード、７・・・マザーボー
ド、８−４・・・ダミーコネクタ、１２・・・空きスロ
ット、１５〜１９・・・ディジチェーン接続信号線。 特許出願人　沖電気工業株式会社 １〜４，４．シボード 平面図 （ａ） ！１０ボード４′の詳軸図 （ｋ）） 違ｌ参カつディジチェーンｍル方式の一寅施例り示す国
策１図

Claims (1)

1. 【特許請求の範囲】 　デイジチェーン方式を用いたマザーボードにスロット
   毎にボードがコネクタ接続されるようになっているもの
   において、 複数枚分のスロットを専有するボードをコネクタ接続す
   る場合には、 このボードに、デイジチェーン接続信号線間を接続させ
   るダミーコネクタを空きスロット分だけ設けてなり、 当該ボードを前記マザーボードにコネクタ接続する際、
   前記ダミーコネクタも前記マザーボードにコネクタ接続
   し、デイジチェーン接続信号線間が接続されるようにし
   てなることを特徴とするデイジチェーン接続方式。