JPH0724347B2

JPH0724347B2 - ディジチェーン接続方式

Info

Publication number: JPH0724347B2
Application number: JP2970189A
Authority: JP
Inventors: 晋有賀; 武明山本
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1989-02-10
Filing date: 1989-02-10
Publication date: 1995-03-15
Anticipated expiration: 2010-03-15
Also published as: JPH02210897A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、バス方式におけるディジチェーン方式を実現
するためのディジチェーン接続方式に関する。

（従来の技術）第２図（ａ）及び（ｂ）は夫々従来のディジチェーン接
続方式の一例を示す平面図及び斜視図である。なお、バ
ス方式におけるディジチェーン方式は、割込要求，バス
権要求等の要素元を優先順位に基づいて決定する方式で
ある。またディジチェーン接続とは、かかるディジチェ
ーン方式を実現する為に、バス制御ボードから順次各構
成要素を接続することをいう。

同図において、１〜５はボードであり、ボード１はバス
制御,CPU,メモリの機能をもったシステムコントローラ
であり、ボード２〜５は入出力ボードである。６は側
板、７はマザーボードであって、これらの側板６とマザ
ーボード７でボードラックを構成している。また、各ボ
ード１〜５は、夫々コネクタ８−１〜８−3,8−5,8−６
を有しており、これらのボード１〜５をボードラックに
挿入することにより、ボード１〜５はマザーボード７上
に一定間隔（これをスロット間隔という。）に設けられ
たコネクタ９−１〜９−3,9−5,9−６と図示の如く嵌合
されている（コネクタ接続されている）。また、マザー
ボード７には、プリントパターンが形成されており、こ
のプリントパターンによりマザーボード７上のコネクタ
９−１〜９−６が相互に接続され、バスが形成されてい
る。10はマザーボード７上に突出したジャンパピン、11
はジャンパ線である。

第３図は第２図の場合の割込応答ディジチェーン方式を
説明するための回路図であって、第２図と同一又は相当
部分には同符号を用いている。

第３図において、14は割込要求信号線、15〜19はディジ
チェーン接続信号線、13−２〜13−５は、夫々ボード２
〜５に設けられた割込応答の判定回路である。

ディジチェーン方式において、ボードはスロット０から
優先度の高い順に配置され、ここではスロット０にシス
テムコントローラとしてのボード１を用いている。各ボ
ード２〜５の割込要求信号（以下、IREQ＊信号と称
す。）をシステムコントローラ１に供給する割込要求信
号線14はマザーボード７上で互いに接続され、ワイヤー
ド・オアを構成している。

次に第３図を用いてディジチェーン方式について動作説
明する。（１）先ず、入出力ボード３のみがIREQ＊信号
をオンとしていた場合を説明する。

IREQ＊信号は割込要求信号線14を介し、システムコント
ローラ１に供給される。システムコントローラ１は割込
要求を受付けると、割込応答信号（以下、IACK＊信号と
称す。）を送出する。システムコントローラ１より送出
されたIACK＊信号はディジチェーン接続信号線15を介し
て入出力ボード（以下、I/Oボードという。）２に供給
される。

I/Oボード２は自ボード内の判定回路13−２で自ボード
のIREQ＊信号と比較する。自ボードが割込サービスを要
求していない場合、ディジチェーン接続信号線16にIACK
＊信号を通過させる。ディジチェーン接続信号線16はI/
Oボード２と隣りのスロットに挿入されているI/Oボード
３とを接続している。I/Oボード３はIACK＊信号を受取
ると、自ボード内の判定回路13−３で自ボードのIREQ＊
信号と比較する。I/Oボード３はIREQ＊信号をオンとし
ているため、IACK＊信号を捕捉し、次のスロットへのIA
CK＊信号の送出は行なわず、システムコントローラ１に
対し識別コードを送出する。識別コードを受取ったシス
テムコントローラ１は割込要求がI/Oボード３からのも
のであったことを知り、割込処理へと移行する。

この場合、I/Oボード2,I/Oボード３の両ボードが同時に
IREQ＊信号をオンとしていた場合、上流に位置するI/O
ボード２がIACK＊信号を捕捉してしまい、I/Oボード３
にはIACK＊信号が送出されない。即ち、ディジチェーン
方式においては、IREQ＊信号をオンとしているボードの
うち、より上流に近い（優先度の高い）ボードのみがIA
CK＊信号を捕捉することになる。

このように、ディジチェーン方式では、ディジチェーン
接続信号線15〜19で決まる優先順位（通常はスロットの
順とする。）に基づいて要求元を決定している。

（２）次に、２枚分のスロットを必要とするボードを
使用する場合について説明する。

第２図（ａ）において、ボード４は、実装部品の高さが
１スロット間隔以上あり、このボード４をボードラック
に挿入することにより、ボード側コネクタ８−５はマザ
ーボード７上のコネクタ９−５と図示の如く嵌合される
（コネクタ接続される）。この場合にはマザーボード７
上のコネクタ９−４は空きとなる。

このような場合のディジチェーン方式を第３図を用いて
説明する。

第３図において、I/Oボード４をボードラックに挿入す
ることにより、I/Oボード３との間に空きスロット12が
生じる。空きスロット12が生じると、I/Oボード３からI
/Oボード４へIACK＊信号を供給するディジチェーン接続
信号線17とディジチェーン接続信号線18が途切れてしま
うことになる。

そこで、ディジチェーン方式を実現させるために、従来
は、第２図，第３図に示すように、マザーボード７の配
線面（第２図（ｂ）の手前側）のジャンパピン10にジャ
ンパ線11をラッピングして電気的に接続していた。これ
によりディジチェーン接続信号線17とディジチェーン接
続信号線18とがジャンパピン10,ジャンパ線11を介して
接続されるので、前述したと同様にディジチェーン方式
の動作が可能となる。

（発明が解決しようとする課題）しかしながら、上述した従来のディジチェーン接続方式
では、前記（２）で説明した如く、ディジチェーン接続
信号線の接続方法として、ラッピングを行なっている
が、簡単に接続が行なえない。

即ち、第３図のようなシステムは、用途によりボード構
成が異なる。このため、複数枚分スロットを専有するボ
ードの使用枚数，挿入位置は同一ではない。従って、用
途によりディジチェーン接続信号線間を接続するジャン
パ線の本数及びラッピングする位置が違うことになり、
接続誤り等が発生しやすいという欠点がある。

そこで、本発明の目的は、従来のような接続誤り等の欠
点を除去し、操作性に優れた、しかも信頼性の高いディ
ジチェーン接続方式を提供することにある。

（課題を解決するための手段）本発明のディジチェーン接続方式は、ディジチェーン方
式を用いたマザーボードにスロット毎にボードがコネク
タ接続されるようになっているものにおいて、複数枚分
のスロットを専有するボードをコネクタ接続する場合に
は、このボードに、ディジチェーン接続信号線間を接続
させるダミーコネクタを空きスロット分だけ設けてな
り、当該ボードを前記マザーボードにコネクタ接続する
際、前記ダミーコネクタも前記マザーボードにコネクタ
接続し、ディジチェーン接続信号線間が接続されるよう
にしてなるものである。

（作用）従って、複数枚分のスロットを専有するボードに、ディ
ジチェーン接続信号線間を接続させる空きスロット分の
ダミーコネクタを設けてあるので、このボードをマザー
ボードにコネクタ接続する際、そのダミーコネクタもマ
ザーボードにコネクタ接続することにより、空きスロッ
トがあってもディジチェーン接続信号線間が接続され
る。これによりディジチェーン方式の動作が可能とな
る。

よって本発明は従来のジャンパ線をジャンパピンにラッ
ピングする代わりに、ダミーコネクタによるコネクタ接
続でよいので、従来の如き接続誤りなどが生じず、操作
性に優れたしかも信頼性の高いディジチェーン接続方式
を提供することができる。

（実施例）次に本発明について図面を参照にして説明する。

第１図（ａ）は本発明によるディジチェーン接続方式の
一実施例を示す平面図であり、同図（ｂ）は本発明に係
るI/Oボードの詳細図である。なお、第１図において、
第２図と同一又は相当部分には同符号を用いている。

第１図（ｂ）において、４′は２枚分のスロットを専有
するボード４に、ボード側コネクタ８−５と同様のダミ
ーコネクタ８−４を、ダミーコネクタ取付金具20を用い
て取付け一体構造としたボードである。そして、更にダ
ミーコネクタ８−４では、マザーボード７上のコネクタ
９−４と嵌合した（コネクタ接続した）際、マザーボー
ド７にプリントされているディジチェーン接続信号線1
7,18間が接続されるようにショート線21で信号ピンを接
続させている。

次に同図（ａ）を用いて、ディジチェーン接続信号線間
の接続方法を説明する。

ボード４′をボードラック内に挿入することにより、ボ
ード４′側コネクタ８−５とマザーボード７上のコネク
タ９−５が嵌合し（コネクタ接続し）、同時にダミーコ
ネクタ８−４とマザーボード７上のコネクタ９−４が嵌
合する（コネクタ接続する）。ダミーコネクタ８−４と
マザーボード７上のコネクタ９−４が嵌合した（コネク
タ接続した）ことにより、ディジチェーン接続信号線間
が電気的に接続される。

次に第４図を用いて割込応答ディジチェーン方式におけ
るIACK＊信号の流れについて簡単に説明する。なお、第
４図は第１図の場合の割込応答ディシチェーン方式を説
明するための回路図である。

I/OボードのみがIREQ＊信号をオンとした場合、システ
ムコントローラ１はその割込要求を受付けると、IACK＊
信号をディジチェーン接続信号線15に送出する。このIA
CK＊信号は、ディジチェーン接続信号線15,判定回路13
−2,ディジチェーン接続信号線16,ダミーコネクタ８−
４のショート線21,ディジチェーン接続信号線18,判定回
路13−4,デイジチェーン接続信号線19を介してI/Oボー
ド５の判定回路13−５に供給される。

以上から判かるように、従来は、前述したように複数枚
分のスロットを専有するボードをディジチェーン方式の
ボードラックに挿入する際、空きスロットによりディジ
チェーン接続信号線間が途切れ、このためマザーボード
配線面のジャンパピンにジャンパ線をラッピングしてい
た。これに対し、本発明では、複数枚分（実施例では２
枚分）のスロットを専有するボード（実施例ではボード
４′）に空きスロットの個数分のダミーコネクタ（実施
例では１個分のダミーコネクタ８−４）を設け、ディジ
チェーン接続線（実施例ではディジチェーン接続線17,1
8）間を接続させるために、ダミーコネクタ（実施例で
はダミーコネクタ８−４）内の必要なピン間をショート
線21にて予めショートしておくことによりボード４′を
ボードラックに挿入すると、自動的に空きスロット（実
施例では空きスロット12）でディジチェーン接続信号線
間が接続される。このため、従来空きスロットに対して
行なっていたジャンパ線のラッピング作業が不要とな
り、従来の如き接続誤りなどがなく、操作性に優れた、
しかも信頼性の高いディジチェーン接続方式を提供でき
る。

本発明は本実施例に限定されることなく本発明の要旨を
逸脱しない範囲で種々の応用及び変形が考えられること
はいうまでもない。

（発明の効果）上述したように本発明を用いれば、複数枚分のスロット
を専有するボードにディジチェーン接続信号線間を接続
させるダミーコネクタを空きスロット分設けてあるの
で、当該ボードをマザーボードにコネクタ接続すること
により、自動的に空きスロットでティジチェーン接続信
号線間を接続することができ、従って、従来空きスロッ
トに対して行なっていたジャンパ線のラッピング作業が
不要となり、従来の如き接続誤りなどがなく操作性に優
れた、しかも信頼線の高いディジチェーン接続方式を提
供することができるなどの効果を奏する。

【図面の簡単な説明】

第１図は本発明によるディジチェーン接続方式の一実施
例を示す簡略図、第２図は従来のディジチェーン接続方
式の一例を示す簡略図、第３図は第２図の場合の割込応
答ディジチェーン方式を説明するための回路図、第４図
は第１図の場合の割込応答ディジチェーン方式を説明す
るための回路図である。１〜4,4′,5……ボード、７……マザーボード、８−４
……ダミーコネクタ、12……空きスロット、15〜19……
ディジチェーン接続信号線。

Claims

【特許請求の範囲】

【請求項１】ディジチェーン方式を用いたマザーボード
にスロット毎にボードがコネクタ接続されるようになっ
ているものにおいて、複数枚分のスロットを専有するボードをコネクタ接続す
る場合には、このボードに、ディジチェーン接続信号線間を接続させ
るダミーコネクタを空きスロット分だけ設けてなり、当該ボードを前記マザーボードにコネクタ接続する際、
前記ダミーコネクタも前記マザーボードにコネクタ接続
し、ディジチェーン接続信号線間が接続されるようにし
てなることを特徴とするディジチェーン接続方式。