JPH02211062A

JPH02211062A - 整流素子

Info

Publication number: JPH02211062A
Application number: JP2928389A
Authority: JP
Inventors: Nobuhiko Yamashita; 暢彦山下; Toshiaki Yanai; 利明谷内
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1989-02-08
Filing date: 1989-02-08
Publication date: 1990-08-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、交流電力を整流する素子の改良く関する。

〔従来の技術〕

従来、第５図に示すように、スイッチング電源の２次側
整流回路において、ＰｎＷダイオード、ｐｌｎ　ｍダイ
オード、シ嘗、トキーパリア型ダイオードなどＫよる２
ｆｆｉ子型整流素子５を用い、交流電力を整流する、と
いう整流法が実施されている。

第５図において、１はトランスの１次巻線、２はトラン
スの２次巻線、３はチ璽−クコイル、４は負荷である。

ま之、第６図に示すように、絶縁ｙ−トａ電界効果トラ
ンジスタ６等の３端子型素子を用い、そのダート端子及
びソース趨子間に制御信号を印加して、交流電力を整流
する、という整流法も提案さｎている。

（例えば、文献二″ダイオードとしてのＭＯＳＦＥＴの
問題点”；坂井栄治、原田耕介；信学技報！Ｏｆ。

８７、Ｎｏ、２８１．ＰＥ８７−３７．ｐｐ、１−６，
１９８７）＄６図〈おいて、７は制御回路である。

第６図の制御信号としては、第７図に示すようくトラン
スＶＣ３次巻ｌｓ８を追加してその誘起電圧を利用する
方法や、第８図に示すように１次側の回路９から信号を
得て、ｒ−）電圧を駆動する回路を構成する方法がとら
れている。

第８図において、１０は結合器、１１は駆動回路である
。

上記整流回路において、２端子型整流索子５を用いる場
合、その整流素子５の順方向電圧降下による損失が、特
に低電圧出力電源の場合に問題となる。順方向電圧降下
は、接合部の素材によって物理的に決まる。シ１．トキ
ーパリアダイオードの場合、金属をＭｏまたはＣｒとす
ると各々０．５ｖ及び０．４ｖになる。ｐｎ型ダイオー
ドの場合は、０．６ＶＫなる。

一方、第６図のような、抵抗特性を持つｉｉＡ縁ダート
型電界効果トランジスタ６等の３端子型素子をスイッチ
素子として用いる場合には、素子の特性を適切に設定す
ることＫよシ、順方向電圧降下を低減することができる
。例えば、整流する電流が２０人の場合、オン抵抗ｔ−
１０ｍＱ　（！ｌ、すると、順方向電圧降下は０．２ｖ
となシ、ダイオードを使用する場合に対して損失を低減
することができる。

しかし、この３端子型素子を用いる場合には、ｒ−）を
駆動する回路を付加することが必要となシ、しかも整流
素子のオン期間・オフ期間の制御が難しいという問題が
生じる。例えば、第７図のトランスの巻８＆から直接駆
動する回路では、１次側の電圧印加方法によシ、絶縁ｒ
−）型電界効果トランジスタ６がオンになっているべき
期間中に、ｒ−）が駆動されない期間が存在しうるとい
う欠点がある。ｔｉｔ、第８図の回路では、１次側回路
９との結合が不可欠であるが、電気的に絶縁されていな
ければならないという問題がある。

〔発明が解決しようとする課題〕

本発明の目的は、絶縁ｒ−ト型電界効果トランジスタ等
の３瑞子型素子とその制御回路を集積化し、頭方向電圧
降下が小さく、新たな制御回路を付加することなく、ダ
イオードと同様に使用可能な整流素子を提供することに
ある。

〔課題を解決するための手段と作用〕

本発明は上記目的を達成するために、第１端子と第２端
子と第３端子を具備し、第３端子の電圧もしくは電流に
よって、第１＠子と第２端子閏でスイッチング動作する
３端子型素子と、当該３端子型素子の第１瑞子と第２瑞
子間の印加電圧の検出を行い、印加電圧の符号・大きさ
によシ、第１端子と第２端子間が整流特性を持つように
第３端子の電圧もしくは電流を制御する回路とを具備し
、当該３端子型素子と上記制御する回路とを同一半導体
チ、ｆ上に形成することを特徴とするもので、絶縁ｒ−
）型電界効果トランジスタ等の３端子型素子とその制御
回路を集積化し、順方向電圧降下が小さく、新たな制御
回路を付加することなく、ダイオードと同様に使用可能
なものである。

〔実施例〕

第１図及び第２図を用いて、本発明の詳細な説明する。

第１図において％１０ノはスイッチ部、１０２は制御部
、１０３は３瑞子屋素子、１０４は検出部、１０５は判
定部、１０６は駆動部、１０７は３端子型素子の第１端
子、１０８は同じく第２端子、１０９は同じく第３端子
、１１０はカソード端子、１１１は７ノード湖子、１１
２は十電源端子（Ｖ＋）、１１３は一電源端子（Ｖ−）
である。

第１図に示すようく、本発明による整流素子１１４は、
スイッチ部１０１と、制御１１Ｒ１１０２で構成され、
同一半導体チ、ｆ上に形成される。スイッチ部１０ノは
、３端子型素子１０３である。

制御部１０２は、更に、３端子型素子の第１端子・第２
端子間電圧の検出部１０４．３端子型素子をオンにする
かオフにするか決定する判定部１０５、及び３端子屋素
子の駆動部、１０６から構成される。

３端子型素子の第１端子１０７をカソードとして、第２
端子１０Ｂを７ノードとして使用する。

外部回路へ接続さｎる端子には、ダイオードと同様なア
ノード端子１１ノと、カソード端子１１０があシ、さら
に制御第１０２１Ｃ電力を供給するための電源端子（Ｖ
＋）１１２及び（Ｖ−）１１３がある。

発明による整ｆｉ素子のアノード端子１１１、カンード
端子１１０間の電圧を検出し、判定部１０５で符号・電
圧値を判定し、駆動１部１０６忙対し信号を出す。判定
部１０５は、アノードの電位がカソードよシも高ければ
３端子型素子１０３をオンとする信号を出し、逆にカソ
ードの電位がアノードよシも高ければ３端子型索子１０
３をオフとする信号を出すように働く。その信号に従い
、駆動９１０６が第３端子１０９の制御信号を発生し、
３端子型素子１０３を制御する。この３端子型素子１０
３は第３端子１０９の電圧もしくは電流によって第１端
子１０７と第２端子１０８間でスイッチング動作する。

判定を行うしきい値電圧は、ＱＶとは限らず、アノード
がカソードに対しある電位を持っているときに３端子製
素子１０３のオフとオフを切シ替えるようにしてもよい
。

第２図に、スイッチング電源の２次側回路中での使用法
を示す。

即ち、２個の本発明による整流素子１１４のそれぞれア
ノード端子ＩＩｌ及びカソード端子１１０を通常のダイ
オードと同様にトランスの２次巻線２と負荷４に接続し
、電源端子（Ｖ＋）１１２、電源端子（Ｖ−）１１３を
適当な電圧源に接続する。

こうして、本発明による整流素子１１４は、−般のダイ
オードと同様に、７ノードに高′成位が加わりたときく
導通し、低電位が加わり九ときに遮断する、整流作用を
持つ。

第３図及び第４図に、本発明の具体的実施例を示す。

第３図及び第４図において、２０１は絶縁ｒ　−ト屋電
界効果トランジスタ、２０２は電圧検出抵抗（ａｓ）、
２０３は比較器、２０４は駆動回路、２０５は第３図の
実施例の素子である。

第３図は、本発明による素子２０５の構成例である。制
御部の電源の、正電圧（Ｖ＋）ＪＪＪは外部端子として
外部から供給を受け、負電圧（Ｖ−）１１３はアノード
端子と共通とする。

素子内において、検出部には、抵抗（Ｒ８）２０２を用
い、判定部には、演算増幅器を用いた比較器２０３を用
いる。この演算増幅器は、入力電圧がＶ−と同電位でも
比較器として正しく動作する必要がある。そのため、入
力部の差動増幅回路に、ｐｎｐバイポーラトランジスタ
またはｐチャネル型ＦＥＴを用いた増幅器を使用する。

駆動部は、比較器２０３の出力を、絶縁ダート型電界効
果トランジスタ２０１のｒ−ト駆動を行えるまで増幅す
る駆動回路２０４である。

第４図がスイッチンダ電源の２次側回路例である。図の
ように、２個の本発明による素子２０５の、各７ノード
端子１１ノを共通として２次側のグランドと接続する。

電源端子（Ｖ＋）１ｚ２はテ璽−り・コイル３と負荷４
の接続点の電圧、すなわち出力電圧から取っている。

以上説明したように、整流用スイッチ素子として絶縁ｒ
−）里電界効果トランジスタを用いると、オン抵抗を十
分小さくすることＫよって、順方向電圧降下をダイオー
ドを使用した場合よりも小さい値にすることができるが
、従来、その駆動回路を新たに付加しなければならず、
ダイオードに代えてそのまま置き換えることはできなか
った。そこで１本発明による素子は、制御部の電源を接
続するだけで、絶縁ｒ−）型電界効果トランジスタの駆
動を考慮する必要なく、ダイオードと置き換えて動作さ
せられるという利点がある。

〔発明の効果〕

以上述べたように本発明によれば、絶縁ゲート温゛戒界
効果トランジスタ等の３端子屋素子とその制御回路を集
積化し、順方向電圧降下が小さく、新たな制御回路を付
加することなく、ダイオードと同様に使用可能なＪＩＩ
流素流上子供することができる。

【図面の簡単な説明】

第１図は本発明による素子の一実施例を示す構成概念図
、第２図は本発明による素子の使用例概念図、第３図は
本発明の具体的実施例の素子構成図、第４図は第３図の
実施例の素子の使用を示す構成図、第５図は従来の２端
子屋整流素子を用いた、スイッチング電源の２次ｇ整流
回路図、第６図は従来の絶縁ｒ−トｍ電界効果トランジ
スタを整流素子に用いる場合の回路概念図、第７図は従
来の３次巻線を用いて整流部の絶縁ｃ−トａ電界効果ト
ランジスタを駆動する回路図、第８図は従来の１次側回
路から信号を得て絶縁ダート型電界効果トランジスタを
駆動する回路図である。１・・・１次巻線、２・・・２次巻線、３・・・テ曹−
り・コイル、４・・・負荷、５・・・２端子ｍ整流素子
、６・・・絶縁ダート型電界効果トランジスタ、７・・
・制御回路、８・・・３次巻線、９・・・１次側回路、
１０・・・結合器。１１・・・駆動回路、１０ノ・・・スイッチ部、１０２
・・・制御部、１０３・・・３漏子盤素子、１０４・・
・検出部、１０５・・・判定部、１０６・・・駆動部、
１０Ｆ・・・３端子製素子の第１膚子、１０８・・・３
趨子型素子の第２端子、１０９・・・３端子型素子の第
３端子、１１０・・・カンード端子、１１１・・・７ノ
ード瑞子、ＩＪ２・・・十電源燗子（Ｖ＋）、Ｉ　Ｊ　
、Ｊ−・・−電源ｍ＋Ｖ−）、１１４・・・本発明によ
る整流素子、２０ノ・・・絶縁ダート型電界効果トラン
ジスタ、２０２・・・電圧検出抵抗（Ｒ８）、２０３・
・・比較器、２０４・・・駆動回路、２０５・・・第３
図実施例の素子。

Claims

【特許請求の範囲】

（１）第１端子と第２端子と第３端子を具備し、第３端
子の電圧もしくは電流によって、第１端子と第２端子間
でスイッチング動作する３端子型素子と、当該３端子型
素子の第１端子と第２端子間の印加電圧の検出を行い、
印加電圧の符号・大きさにより、第１端子と第２端子間
が整流特性を持つように第３端子の電圧もしくは電流を
制御する回路とを具備し、当該３端子型素子と上記制御
する回路とを同一半導体チップ上に形成することを特徴
とする整流素子。
（２）上記制御する回路が、検出部、判定部、駆動部よ
りなることを特徴とする請求項１記載の整流素子。