JPH09154276A - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JPH09154276A JPH09154276A JP18292896A JP18292896A JPH09154276A JP H09154276 A JPH09154276 A JP H09154276A JP 18292896 A JP18292896 A JP 18292896A JP 18292896 A JP18292896 A JP 18292896A JP H09154276 A JPH09154276 A JP H09154276A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- synchronous rectification
- side synchronous
- flywheel
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 107
- 230000003071 parasitic effect Effects 0.000 claims abstract description 21
- 238000004804 winding Methods 0.000 claims description 75
- 238000003079 width control Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 238000009499 grossing Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 トランスの二次巻線の誘起電圧に同期してオ
ン，オフして整流を行う同期整流回路に関し、電力損失
を低減して効率を改善する。 【解決手段】 トランスＴ１の二次巻線Ｎ２の誘起電圧
によって、一方がオンの時他方がオフとなる整流側同期
整流トランジスタＱ２とフライホイール側同期整流トラ
ンジスタＱ３と、チョークコイルＬとコンデンサＣとか
らなる平滑回路と、スイッチングトランジスタＱ１のオ
ン，オフを制御するパルス幅制御回路ＰＷＭと、整流側
同期整流トランジスタＱ２とフライホイール側同期整流
トランジスタＱ３とにそれぞれ並列に接続したショット
キーダイオードＳＤ１，ＳＤ２と、スイッチングトラン
ジスタＱ１のターンオン直前まで自己リセット電圧が継
続して発生するように整流側同期整流トランジスタＱ２
のゲートに接続した抵抗Ｒ１とを備えている。
ン，オフして整流を行う同期整流回路に関し、電力損失
を低減して効率を改善する。 【解決手段】 トランスＴ１の二次巻線Ｎ２の誘起電圧
によって、一方がオンの時他方がオフとなる整流側同期
整流トランジスタＱ２とフライホイール側同期整流トラ
ンジスタＱ３と、チョークコイルＬとコンデンサＣとか
らなる平滑回路と、スイッチングトランジスタＱ１のオ
ン，オフを制御するパルス幅制御回路ＰＷＭと、整流側
同期整流トランジスタＱ２とフライホイール側同期整流
トランジスタＱ３とにそれぞれ並列に接続したショット
キーダイオードＳＤ１，ＳＤ２と、スイッチングトラン
ジスタＱ１のターンオン直前まで自己リセット電圧が継
続して発生するように整流側同期整流トランジスタＱ２
のゲートに接続した抵抗Ｒ１とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、トランスの二次巻
線の誘起電圧に同期してオン，オフして整流を行う同期
整流回路に関する。同期整流回路は、整流側ダイオード
とフライホイール側ダイオードとを、オン抵抗の小さい
電界効果トランジスタ（ＭＯＳ ＦＥＴ）と置換し、ト
ランスの二次巻線の誘起電圧の極性に対応して一方をオ
ン，他方をオフとするものである。従って、ダイオード
を用いる場合に比較して電力損失を低減することができ
る。このような同期整流回路の効率及び特性の改善が要
望されている。
線の誘起電圧に同期してオン，オフして整流を行う同期
整流回路に関する。同期整流回路は、整流側ダイオード
とフライホイール側ダイオードとを、オン抵抗の小さい
電界効果トランジスタ（ＭＯＳ ＦＥＴ）と置換し、ト
ランスの二次巻線の誘起電圧の極性に対応して一方をオ
ン，他方をオフとするものである。従って、ダイオード
を用いる場合に比較して電力損失を低減することができ
る。このような同期整流回路の効率及び特性の改善が要
望されている。
【０００２】
【従来の技術】図５は従来例の説明図であり、トランス
Ｔ１の一次巻線Ｎ１に直流電源Ｅとスイッチングトラン
ジスタＱ１とを接続し、パルス幅制御回路ＰＷＭによっ
てスイッチングトランジスタＱ１のオン，オフを制御し
て、一次巻線Ｎ１に流れる電流をオン，オフする。又ト
ランスＴ１の二次巻線Ｎ２に整流側同期整流トランジス
タＱ２とフライホイール側同期整流トランジスタＱ３
と、チョークコイルＬとコンデンサＣとからなる平滑回
路とを接続する。又Ｓはソース、Ｄはドレイン、Ｇはゲ
ート、ｄ１〜ｄ３はトランジスタの基板内のｎ層とｐ層
との間に形成された寄生ダイオードを示す。
Ｔ１の一次巻線Ｎ１に直流電源Ｅとスイッチングトラン
ジスタＱ１とを接続し、パルス幅制御回路ＰＷＭによっ
てスイッチングトランジスタＱ１のオン，オフを制御し
て、一次巻線Ｎ１に流れる電流をオン，オフする。又ト
ランスＴ１の二次巻線Ｎ２に整流側同期整流トランジス
タＱ２とフライホイール側同期整流トランジスタＱ３
と、チョークコイルＬとコンデンサＣとからなる平滑回
路とを接続する。又Ｓはソース、Ｄはドレイン、Ｇはゲ
ート、ｄ１〜ｄ３はトランジスタの基板内のｎ層とｐ層
との間に形成された寄生ダイオードを示す。
【０００３】パルス幅制御回路ＰＷＭは、整流平滑化さ
れた直流電圧と設定基準電圧とを比較し、誤差電圧に対
応したパルス幅の駆動信号をスイッチングトランジスタ
Ｑ１のゲートに加えて、トランスＴ１の一次巻線Ｎ１に
流れる電流を制御する。このスイッチングトランジスタ
Ｑ１がオンの時に発生した二次巻線Ｎ２の誘起電圧によ
り、整流側同期整流トランジスタＱ２のゲートＧが＋極
性、ソースＳが−極性となり、整流側同期整流トランジ
スタＱ２はオンとなる。又フライホイール側トランジス
タＱ３のゲートＧが−極性、ソースＳが＋極性となり、
フライホイール側同期整流トランジスタＱ３はオフとな
る。従って、二次巻線Ｎ２の誘起電圧による電流は、整
流側同期整流トランジスタＱ２とチョークコイルＬとを
介してコンデンサＣを充電すると共に、出力端子から図
示を省略した負荷に流れることになる。
れた直流電圧と設定基準電圧とを比較し、誤差電圧に対
応したパルス幅の駆動信号をスイッチングトランジスタ
Ｑ１のゲートに加えて、トランスＴ１の一次巻線Ｎ１に
流れる電流を制御する。このスイッチングトランジスタ
Ｑ１がオンの時に発生した二次巻線Ｎ２の誘起電圧によ
り、整流側同期整流トランジスタＱ２のゲートＧが＋極
性、ソースＳが−極性となり、整流側同期整流トランジ
スタＱ２はオンとなる。又フライホイール側トランジス
タＱ３のゲートＧが−極性、ソースＳが＋極性となり、
フライホイール側同期整流トランジスタＱ３はオフとな
る。従って、二次巻線Ｎ２の誘起電圧による電流は、整
流側同期整流トランジスタＱ２とチョークコイルＬとを
介してコンデンサＣを充電すると共に、出力端子から図
示を省略した負荷に流れることになる。
【０００４】次にスイッチングトランジスタＱ１がオフ
となると、トランスＴ１の一次巻線の励磁インダクタン
スと、巻線容量と、スイッチングトランジスタＱ１の寄
生容量と、整流側同期整流トランジスタＱ２の寄生容量
等による共振現象を発生して、トランスＴ１の自己リセ
ットが行われ、二次巻線Ｎ２に逆極性の電圧が発生す
る。この二次巻線Ｎ２の誘起電圧により整流側同期整流
トランジスタＱ２はオフ、フライホイール側同期整流ト
ランジスタＱ３はオンとなり、チョークコイルＬを介し
て電流が流れる。
となると、トランスＴ１の一次巻線の励磁インダクタン
スと、巻線容量と、スイッチングトランジスタＱ１の寄
生容量と、整流側同期整流トランジスタＱ２の寄生容量
等による共振現象を発生して、トランスＴ１の自己リセ
ットが行われ、二次巻線Ｎ２に逆極性の電圧が発生す
る。この二次巻線Ｎ２の誘起電圧により整流側同期整流
トランジスタＱ２はオフ、フライホイール側同期整流ト
ランジスタＱ３はオンとなり、チョークコイルＬを介し
て電流が流れる。
【０００５】従って、整流側同期整流トランジスタＱ２
がオンの時に整流電流が流れ、フライホイール側同期整
流トランジスタＱ３がオンの時にチョークコイルＬの蓄
積エネルギによる電流が流れ、それぞれオン抵抗の小さ
い状態で電流が流れることにより、電力損失を低減する
ことができる。
がオンの時に整流電流が流れ、フライホイール側同期整
流トランジスタＱ３がオンの時にチョークコイルＬの蓄
積エネルギによる電流が流れ、それぞれオン抵抗の小さ
い状態で電流が流れることにより、電力損失を低減する
ことができる。
【０００６】
【発明が解決しようとする課題】フライホイール側同期
整流トランジスタＱ３の寄生ダイオードｄ３は、フライ
ホイール側ダイオードの場合と同一の極性を有すること
になり、従って、フライホイール側同期整流トランジス
タＱ３がトランスＴ１の二次巻線Ｎ２の誘起電圧によっ
て、スイッチングトランジスタＱ１のオフ期間、オンを
継続していないと、チョークコイルＬの転流電流が寄生
ダイオードｄ３に流れることになる。この寄生ダイオー
ドｄ３の順方向電圧は、通常のｐｎ接合のダイオードと
同等又はそれ以上の例えば０．９Ｖ程度であるから、電
力損失が増加することになる。
整流トランジスタＱ３の寄生ダイオードｄ３は、フライ
ホイール側ダイオードの場合と同一の極性を有すること
になり、従って、フライホイール側同期整流トランジス
タＱ３がトランスＴ１の二次巻線Ｎ２の誘起電圧によっ
て、スイッチングトランジスタＱ１のオフ期間、オンを
継続していないと、チョークコイルＬの転流電流が寄生
ダイオードｄ３に流れることになる。この寄生ダイオー
ドｄ３の順方向電圧は、通常のｐｎ接合のダイオードと
同等又はそれ以上の例えば０．９Ｖ程度であるから、電
力損失が増加することになる。
【０００７】又フライホイール側同期整流トランジスタ
Ｑ３の寄生ダイオードｄ３は、ｐｎ接合ダイオードに相
当し、スイッチングトランジスタＱ１がオンとなり、ト
ランスＴ１の二次巻線Ｎ２の誘起電圧によって整流側同
期整流トランジスタＱ２がオンとなった時、フライホイ
ール側同期整流トランジスタＱ３の寄生ダイオードｄ３
にリカバリー電流が流れることによって、二次巻線Ｎ２
は恰も短絡された状態となり、スイッチングトランジス
タＱ１に流れる電流も増大する問題がある。本発明は、
前述のそれぞれの問題を解決し、電力損失を低減して効
率を向上することを目的とする。
Ｑ３の寄生ダイオードｄ３は、ｐｎ接合ダイオードに相
当し、スイッチングトランジスタＱ１がオンとなり、ト
ランスＴ１の二次巻線Ｎ２の誘起電圧によって整流側同
期整流トランジスタＱ２がオンとなった時、フライホイ
ール側同期整流トランジスタＱ３の寄生ダイオードｄ３
にリカバリー電流が流れることによって、二次巻線Ｎ２
は恰も短絡された状態となり、スイッチングトランジス
タＱ１に流れる電流も増大する問題がある。本発明は、
前述のそれぞれの問題を解決し、電力損失を低減して効
率を向上することを目的とする。
【０００８】
【課題を解決するための手段】本発明の同期整流回路
は、図１を参照して説明すると、（１）スイッチングト
ランジスタＱ１により一次巻線Ｎ１に流れる電流をオ
ン，オフするトランスＴ１の二次巻線Ｎ２に、この二次
巻線Ｎ２の誘起電圧によって一方がオンの時に他方がオ
フとなる整流側同期整流トランジスタＱ２とフライホイ
ール側同期整流トランジスタＱ３とを接続したフォワー
ド型コンバータの同期整流回路に於いて、整流側同期整
流トランジスタＱ２とフライホイール側同期整流トラン
ジスタＱ３とのそれぞれの寄生ダイオードｄ２，ｄ３と
同一極性のショットキーダイオードＳＤ１，ＳＤ２を、
整流側同期整流トランジスタＱ２とフライホイール側同
期整流トランジスタＱ３とにそれぞれ並列に接続し、且
つ整流側同期整流トランジスタＱ２のゲートに抵抗Ｒ１
を接続した。
は、図１を参照して説明すると、（１）スイッチングト
ランジスタＱ１により一次巻線Ｎ１に流れる電流をオ
ン，オフするトランスＴ１の二次巻線Ｎ２に、この二次
巻線Ｎ２の誘起電圧によって一方がオンの時に他方がオ
フとなる整流側同期整流トランジスタＱ２とフライホイ
ール側同期整流トランジスタＱ３とを接続したフォワー
ド型コンバータの同期整流回路に於いて、整流側同期整
流トランジスタＱ２とフライホイール側同期整流トラン
ジスタＱ３とのそれぞれの寄生ダイオードｄ２，ｄ３と
同一極性のショットキーダイオードＳＤ１，ＳＤ２を、
整流側同期整流トランジスタＱ２とフライホイール側同
期整流トランジスタＱ３とにそれぞれ並列に接続し、且
つ整流側同期整流トランジスタＱ２のゲートに抵抗Ｒ１
を接続した。
【０００９】スイッチングトランジスタＱ１がオフとな
ると、このスイッチングトランジスタＱ１の寄生容量，
トランスＴ１の励磁インダクタンスと浮遊容量，整流側
同期整流トランジスタＱ２及びフライホイール側同期整
流トランジスタＱ３の寄生容量等による共振によって、
トランスＴ１の二次巻線Ｎ２に自己リセット電圧が発生
し、この電圧がフライホイール側同期整流トランジスタ
Ｑ３のゲートに印加されるから、フライホイール側同期
整流トランジスタＱ３はオン状態となり、チョークコイ
ルＬの蓄積エネルギによる転流電流がフライホイール側
同期整流トランジスタＱ３を介して流れる。その時、整
流側同期整流トランジスタＱ２はスイッチングトランジ
スタＱ１と同期してオフとなる。
ると、このスイッチングトランジスタＱ１の寄生容量，
トランスＴ１の励磁インダクタンスと浮遊容量，整流側
同期整流トランジスタＱ２及びフライホイール側同期整
流トランジスタＱ３の寄生容量等による共振によって、
トランスＴ１の二次巻線Ｎ２に自己リセット電圧が発生
し、この電圧がフライホイール側同期整流トランジスタ
Ｑ３のゲートに印加されるから、フライホイール側同期
整流トランジスタＱ３はオン状態となり、チョークコイ
ルＬの蓄積エネルギによる転流電流がフライホイール側
同期整流トランジスタＱ３を介して流れる。その時、整
流側同期整流トランジスタＱ２はスイッチングトランジ
スタＱ１と同期してオフとなる。
【００１０】スイッチングトランジスタＱ１がオフの期
間中、フライホイール側同期整流トランジスタＱ３をオ
ンとし、整流側同期整流トランジスタＱ２のゲートに抵
抗Ｒ１を接続し、低オン抵抗のフライホイール側同期整
流トランジスタＱ３を介してチョークコイルＬの転流電
流が流れるように、トランスＴ１の二次巻線Ｎ２に誘起
する自己リセット電圧を継続して発生させるものであ
る。この場合の整流側同期整流トランジスタＱ２のゲー
トに接続した抵抗Ｒ１の値を選択することにより、フラ
イホイール側同期整流トランジスタＱ３のオンを継続さ
せる為の自己リセット電圧を設定することができる。
間中、フライホイール側同期整流トランジスタＱ３をオ
ンとし、整流側同期整流トランジスタＱ２のゲートに抵
抗Ｒ１を接続し、低オン抵抗のフライホイール側同期整
流トランジスタＱ３を介してチョークコイルＬの転流電
流が流れるように、トランスＴ１の二次巻線Ｎ２に誘起
する自己リセット電圧を継続して発生させるものであ
る。この場合の整流側同期整流トランジスタＱ２のゲー
トに接続した抵抗Ｒ１の値を選択することにより、フラ
イホイール側同期整流トランジスタＱ３のオンを継続さ
せる為の自己リセット電圧を設定することができる。
【００１１】又（２）スイッチングトランジスタＱ１に
より一次巻線Ｎ１に流れる電流をオン，オフするトラン
スＴ１の二次巻線Ｎ２に、この二次巻線Ｎ２の誘起電圧
によって一方がオンの時に他方がオフとなる整流側同期
整流トランジスタＱ２とフライホイール側同期整流トラ
ンジスタＱ３とを接続したフォワード型コンバータの同
期整流回路に於いて、トランスＴ１の一次巻線Ｎ１と並
列に一次巻線を接続した補助トランスを設け、この補助
トランスの二次巻線の誘起電圧をフライホイール側同期
整流トランジスタＱ２のゲートに印加するように接続す
る。
より一次巻線Ｎ１に流れる電流をオン，オフするトラン
スＴ１の二次巻線Ｎ２に、この二次巻線Ｎ２の誘起電圧
によって一方がオンの時に他方がオフとなる整流側同期
整流トランジスタＱ２とフライホイール側同期整流トラ
ンジスタＱ３とを接続したフォワード型コンバータの同
期整流回路に於いて、トランスＴ１の一次巻線Ｎ１と並
列に一次巻線を接続した補助トランスを設け、この補助
トランスの二次巻線の誘起電圧をフライホイール側同期
整流トランジスタＱ２のゲートに印加するように接続す
る。
【００１２】補助トランスは、フライバック方式の構成
とし、スイッチングトランジスタＱ１がオフの期間中、
補助トランスの二次巻線の誘起電圧をフライホイール側
同期整流トランジスタＱ３のゲートに印加することによ
り、スイッチングトランジスタＱ１と同期して整流側同
期整流トランジスタＱ２がオフの期間中、フライホイー
ル側同期整流トランジスタＱ３をオンとして、チョーク
コイルＬの転流電流を低オン抵抗のフライホイール側同
期整流トランジスタＱ３を介して流すことができる。
とし、スイッチングトランジスタＱ１がオフの期間中、
補助トランスの二次巻線の誘起電圧をフライホイール側
同期整流トランジスタＱ３のゲートに印加することによ
り、スイッチングトランジスタＱ１と同期して整流側同
期整流トランジスタＱ２がオフの期間中、フライホイー
ル側同期整流トランジスタＱ３をオンとして、チョーク
コイルＬの転流電流を低オン抵抗のフライホイール側同
期整流トランジスタＱ３を介して流すことができる。
【００１３】又（３）補助トランスの一次巻線と直列に
接続し、スイッチングトランジスタＱ１と同時にオン，
オフ制御される補助スイッチングトランジスタを設ける
ことができる。スイッチングトランジスタＱ１と補助ス
イッチングトランジスタとが同時にオフとなるから、ト
ランスＴ１の一次巻線Ｎ１と補助トランスの一次巻線と
が異なるインピーダンスを有する場合でも、それぞれの
一次巻線に流れる電流が完全にオフとなり、所望の電圧
を二次巻線に誘起させることができる。
接続し、スイッチングトランジスタＱ１と同時にオン，
オフ制御される補助スイッチングトランジスタを設ける
ことができる。スイッチングトランジスタＱ１と補助ス
イッチングトランジスタとが同時にオフとなるから、ト
ランスＴ１の一次巻線Ｎ１と補助トランスの一次巻線と
が異なるインピーダンスを有する場合でも、それぞれの
一次巻線に流れる電流が完全にオフとなり、所望の電圧
を二次巻線に誘起させることができる。
【００１４】
【発明の実施の形態】図１は本発明の第１の実施の形態
の説明図であり、Ｔ１はトランス、Ｎ１は一次巻線、Ｎ
２は二次巻線、Ｑ１はスイッチングトランジスタ、Ｑ２
は整流側同期整流トランジスタ、Ｑ３はフライホイール
側同期整流トランジスタ、Ｌはチョークコイル、Ｃはコ
ンデンサ、ＰＷＭはパルス幅制御回路、Ｅは直流電源、
Ｒ１は抵抗、ｄ１〜ｄ３は寄生ダイオード、ＳＤ１，Ｓ
Ｄ２はショットキーダイオードである。このショットキ
ーダイオードＳＤ１，ＳＤ２は、それぞれ寄生ダイオー
ドｄ２，ｄ３と同一極性となるように、整流側同期整流
トランジスタＱ２とフライホイール側同期整流トランジ
スタＱ３とに並列に接続する。
の説明図であり、Ｔ１はトランス、Ｎ１は一次巻線、Ｎ
２は二次巻線、Ｑ１はスイッチングトランジスタ、Ｑ２
は整流側同期整流トランジスタ、Ｑ３はフライホイール
側同期整流トランジスタ、Ｌはチョークコイル、Ｃはコ
ンデンサ、ＰＷＭはパルス幅制御回路、Ｅは直流電源、
Ｒ１は抵抗、ｄ１〜ｄ３は寄生ダイオード、ＳＤ１，Ｓ
Ｄ２はショットキーダイオードである。このショットキ
ーダイオードＳＤ１，ＳＤ２は、それぞれ寄生ダイオー
ドｄ２，ｄ３と同一極性となるように、整流側同期整流
トランジスタＱ２とフライホイール側同期整流トランジ
スタＱ３とに並列に接続する。
【００１５】トランスＴ１の一次巻線Ｎ１に直流電源Ｅ
とスイッチングトランジスタＱ１とを接続し、パルス幅
制御回路ＰＷＭによりスイッチングトランジスタＱ１の
オン，オフを制御し、スイッチングトランジスタＱ１の
オンの時のトランスＴ１の二次巻線Ｎ２の誘起電圧を整
流側同期整流トランジスタＱ２のゲートＧ，ソースＳ間
に抵抗Ｒ１を介して印加し、整流側同期整流トランジス
タＱ２をオンとし、二次巻線Ｎ２の誘起電圧をチョーク
コイルＬとコンデンサＣとからなる平滑回路により平滑
化し、この平滑化した直流電圧を図示を省略した負荷に
供給する。
とスイッチングトランジスタＱ１とを接続し、パルス幅
制御回路ＰＷＭによりスイッチングトランジスタＱ１の
オン，オフを制御し、スイッチングトランジスタＱ１の
オンの時のトランスＴ１の二次巻線Ｎ２の誘起電圧を整
流側同期整流トランジスタＱ２のゲートＧ，ソースＳ間
に抵抗Ｒ１を介して印加し、整流側同期整流トランジス
タＱ２をオンとし、二次巻線Ｎ２の誘起電圧をチョーク
コイルＬとコンデンサＣとからなる平滑回路により平滑
化し、この平滑化した直流電圧を図示を省略した負荷に
供給する。
【００１６】スイッチングトランジスタＱ１がオフとな
ると、前述のように、トランスＴ１の励磁インダクタン
スと巻線の浮遊容量と各部の寄生容量とにより共振した
状態の自己リセット電圧が二次巻線Ｎ２に発生し、その
自己リセット電圧がフライホイール側同期整流トランジ
スタＱ３のゲートＧとソースＳとの間に印加されて、フ
ライホイール側同期整流トランジスタＱ３はオンとな
る。
ると、前述のように、トランスＴ１の励磁インダクタン
スと巻線の浮遊容量と各部の寄生容量とにより共振した
状態の自己リセット電圧が二次巻線Ｎ２に発生し、その
自己リセット電圧がフライホイール側同期整流トランジ
スタＱ３のゲートＧとソースＳとの間に印加されて、フ
ライホイール側同期整流トランジスタＱ３はオンとな
る。
【００１７】それによって、チョークコイルＬの蓄積エ
ネルギによる転流電流が、低オン抵抗のフライホイール
側同期整流トランジスタＱ３を介して流れるから、電力
損失を低減することができる。又何らかの原因でフライ
ホイール側同期整流トランジスタＱ３のターンオフが速
くなった場合、ショットキーダイオードＺＤ２を介して
転流電流が流れるから、寄生ダイオードｄ３を介して流
れる場合に比較して、電力損失を低減することができ
る。
ネルギによる転流電流が、低オン抵抗のフライホイール
側同期整流トランジスタＱ３を介して流れるから、電力
損失を低減することができる。又何らかの原因でフライ
ホイール側同期整流トランジスタＱ３のターンオフが速
くなった場合、ショットキーダイオードＺＤ２を介して
転流電流が流れるから、寄生ダイオードｄ３を介して流
れる場合に比較して、電力損失を低減することができ
る。
【００１８】この場合、整流側同期整流トランジスタＱ
２のゲートＧに接続された抵抗Ｒ１によって、トランス
Ｔ１の二次巻線Ｎ２に誘起した自己リセット電圧の波形
を所望の形状にできることを発見した。それにより、ス
イッチングトランジスタＱ１のオフに同期して整流側同
期整流トランジスタＱ２がオフとなる期間中、フライホ
イール側同期整流トランジスタＱ３のオンを継続させる
ことができる。
２のゲートＧに接続された抵抗Ｒ１によって、トランス
Ｔ１の二次巻線Ｎ２に誘起した自己リセット電圧の波形
を所望の形状にできることを発見した。それにより、ス
イッチングトランジスタＱ１のオフに同期して整流側同
期整流トランジスタＱ２がオフとなる期間中、フライホ
イール側同期整流トランジスタＱ３のオンを継続させる
ことができる。
【００１９】図２は本発明の第１の実施の形態の電圧，
電流の測定波形図であり、スイッチングトランジスタＱ
１のドレイン電流ＩD とドレイン・ソース間電圧ＶDSと
の波形を、整流側同期整流トランジスタＱ２のゲートＧ
に接続した抵抗Ｒ１の値を変更して測定した結果を
（ａ）〜（ｅ）に示す。又ＶE は直流電源Ｅの電圧を示
す。又ドレイン・ソース間電圧ＶDSは、トランスＴ１の
二次巻線Ｎ２に誘起する自己リセット電圧と等価のもの
である。
電流の測定波形図であり、スイッチングトランジスタＱ
１のドレイン電流ＩD とドレイン・ソース間電圧ＶDSと
の波形を、整流側同期整流トランジスタＱ２のゲートＧ
に接続した抵抗Ｒ１の値を変更して測定した結果を
（ａ）〜（ｅ）に示す。又ＶE は直流電源Ｅの電圧を示
す。又ドレイン・ソース間電圧ＶDSは、トランスＴ１の
二次巻線Ｎ２に誘起する自己リセット電圧と等価のもの
である。
【００２０】図２の（ａ）は、Ｒ１＝０の場合、即ち、
従来例と同様な構成の場合であり、入力電圧は５０．０
２Ｖ、入力電流は１．２５２５Ａ、出力電圧は５．００
５Ｖ、出力電流は１０．００４Ａとなり、効率は７９．
９２％であった。又ドレイン電流ＩD は、スイッチング
トランジスタＱ１がターンオンすることにより流れ、ド
レイン・ソース間電圧ＶDSは零となる。
従来例と同様な構成の場合であり、入力電圧は５０．０
２Ｖ、入力電流は１．２５２５Ａ、出力電圧は５．００
５Ｖ、出力電流は１０．００４Ａとなり、効率は７９．
９２％であった。又ドレイン電流ＩD は、スイッチング
トランジスタＱ１がターンオンすることにより流れ、ド
レイン・ソース間電圧ＶDSは零となる。
【００２１】このスイッチングトランジスタＱ１がター
ンオンする直前のドレイン・ソース間電圧ＶDSは、直流
電源Ｅの電圧ＶE に低下している。即ち、自己リセット
電圧は、スイッチングトランジスタＱ１がターンオンす
る前まで継続していないものとなる。その為に、スイッ
チングトランジスタＱ１がターンオンする前にフライホ
イール側同期整流トランジスタＱ３はターンオフし、転
流電流は寄生ダイオードｄ３に流れるか、又は図１の場
合は、ショットキーダイオードＺＤ２に流れる。従っ
て、フライホイール側同期整流トランジスタＱ３がオン
状態を継続する場合に比較して電力損失が増加する。
ンオンする直前のドレイン・ソース間電圧ＶDSは、直流
電源Ｅの電圧ＶE に低下している。即ち、自己リセット
電圧は、スイッチングトランジスタＱ１がターンオンす
る前まで継続していないものとなる。その為に、スイッ
チングトランジスタＱ１がターンオンする前にフライホ
イール側同期整流トランジスタＱ３はターンオフし、転
流電流は寄生ダイオードｄ３に流れるか、又は図１の場
合は、ショットキーダイオードＺＤ２に流れる。従っ
て、フライホイール側同期整流トランジスタＱ３がオン
状態を継続する場合に比較して電力損失が増加する。
【００２２】又（ｂ）はＲ１＝３．１８Ωとした場合を
示す。この場合の入力電圧は５０．０４Ｖ、入力電流は
１．２２１０Ａ、出力電圧は５．００５Ｖ、出力電流は
１０．００３Ａで、効率は８１．９４％となった。即
ち、Ｒ１＝０の場合に比較して効率が向上している。又
ドレイン・ソース間電圧ＶDSは、スイッチングトランジ
スタＱ１がターンオンする直前まで直流電源Ｅの電圧Ｖ
E より高い状態が継続し、自己リセット電圧が継続して
発生していることが判る。それによって、スイッチング
トランジスタＱ１がターンオンする直前までフライホイ
ール側同期整流トランジスタＱ３をオン状態とすること
ができる。
示す。この場合の入力電圧は５０．０４Ｖ、入力電流は
１．２２１０Ａ、出力電圧は５．００５Ｖ、出力電流は
１０．００３Ａで、効率は８１．９４％となった。即
ち、Ｒ１＝０の場合に比較して効率が向上している。又
ドレイン・ソース間電圧ＶDSは、スイッチングトランジ
スタＱ１がターンオンする直前まで直流電源Ｅの電圧Ｖ
E より高い状態が継続し、自己リセット電圧が継続して
発生していることが判る。それによって、スイッチング
トランジスタＱ１がターンオンする直前までフライホイ
ール側同期整流トランジスタＱ３をオン状態とすること
ができる。
【００２３】又（ｃ）は、Ｒ１＝３．６Ωとした場合を
示す。この場合の入力電圧は５０．０３Ｖ、入力電流は
１．１９１１Ａ、出力電圧は５．００５Ｖ、出力電流は
１０．００３Ａで、効率は８４．０１％となった。又
（ｂ）の場合と同様に、スイッチングトランジスタＱ１
がターンオンする直前まで自己リセット電圧が継続する
ことにより、フライホイール側同期整流トランジスタＱ
３はオン状態を継続し、転流電流を低オン抵抗のフライ
ホイール側同期整流トランジスタＱ３を介して流すこと
ができる。従って、電力損失を低減することができる。
示す。この場合の入力電圧は５０．０３Ｖ、入力電流は
１．１９１１Ａ、出力電圧は５．００５Ｖ、出力電流は
１０．００３Ａで、効率は８４．０１％となった。又
（ｂ）の場合と同様に、スイッチングトランジスタＱ１
がターンオンする直前まで自己リセット電圧が継続する
ことにより、フライホイール側同期整流トランジスタＱ
３はオン状態を継続し、転流電流を低オン抵抗のフライ
ホイール側同期整流トランジスタＱ３を介して流すこと
ができる。従って、電力損失を低減することができる。
【００２４】又（ｄ）は、Ｒ１＝８．４Ωとした場合を
示し、この場合の入力電圧は５０．０６Ｖ、入力電流は
１．１７８６Ａ、出力電圧は５．００５Ｖ、出力電流は
１０．００４Ａで、効率は８４．８６％となった。この
場合も自己リセット電圧は、スイッチングトランジスタ
Ｑ１がターンオンする直前まで継続して発生し、フライ
ホイール側同期整流トランジスタＱ３のオン状態を継続
することができる。従って、低オン抵抗のフライホイー
ル側同期整流トランジスタＱ３を介して転流電流が流れ
るから、電力損失を低減することができる。
示し、この場合の入力電圧は５０．０６Ｖ、入力電流は
１．１７８６Ａ、出力電圧は５．００５Ｖ、出力電流は
１０．００４Ａで、効率は８４．８６％となった。この
場合も自己リセット電圧は、スイッチングトランジスタ
Ｑ１がターンオンする直前まで継続して発生し、フライ
ホイール側同期整流トランジスタＱ３のオン状態を継続
することができる。従って、低オン抵抗のフライホイー
ル側同期整流トランジスタＱ３を介して転流電流が流れ
るから、電力損失を低減することができる。
【００２５】又（ｅ）は、Ｒ１＝２０．９Ωとした場合
を示し、入力電圧は５０．０７Ｖ、入力電流は１．１８
３２Ａ、出力電圧は５．００５Ｖ、出力電流は１０．０
０４Ａで、効率は８４．５１％となった。この場合も自
己リセット電圧は、スイッチングトランジスタＱ１がタ
ーンオンする直前まで継続して発生し、フライホイール
側同期整流トランジスタＱ３のオン状態を継続すること
ができるが、逆に（ｄ）に比較して、スイッチングトラ
ンジスタＱ１のターンオン直前に於けるドレイン・ソー
ス間電圧ＶDSが高くなる為、トランジスタＱ１のターン
オンロスが増えるから、効率が低下する。
を示し、入力電圧は５０．０７Ｖ、入力電流は１．１８
３２Ａ、出力電圧は５．００５Ｖ、出力電流は１０．０
０４Ａで、効率は８４．５１％となった。この場合も自
己リセット電圧は、スイッチングトランジスタＱ１がタ
ーンオンする直前まで継続して発生し、フライホイール
側同期整流トランジスタＱ３のオン状態を継続すること
ができるが、逆に（ｄ）に比較して、スイッチングトラ
ンジスタＱ１のターンオン直前に於けるドレイン・ソー
ス間電圧ＶDSが高くなる為、トランジスタＱ１のターン
オンロスが増えるから、効率が低下する。
【００２６】前述のように、整流側同期整流トランジス
タＱ２のゲートに抵抗Ｒ１を接続したことにより、自己
リセット電圧をスイッチングトランジスタＱ１がターン
オンする直前まで継続して発生させ、フライホイール側
同期整流トランジスタＱ３を、スイッチングトランジス
タＱ１がオフの期間中、継続してオン状態として、低オ
ン抵抗のフライホイール側同期整流トランジスタＱ３を
介して転流電流を流すことができるから、寄生ダイオー
ドｄ３又はショットキーダイオードＺＤ２を介して転流
電流が流れる場合に比較して、電力損失を低減して効率
を向上することができる。
タＱ２のゲートに抵抗Ｒ１を接続したことにより、自己
リセット電圧をスイッチングトランジスタＱ１がターン
オンする直前まで継続して発生させ、フライホイール側
同期整流トランジスタＱ３を、スイッチングトランジス
タＱ１がオフの期間中、継続してオン状態として、低オ
ン抵抗のフライホイール側同期整流トランジスタＱ３を
介して転流電流を流すことができるから、寄生ダイオー
ドｄ３又はショットキーダイオードＺＤ２を介して転流
電流が流れる場合に比較して、電力損失を低減して効率
を向上することができる。
【００２７】又抵抗Ｒ１の値によって効率が影響を受け
るから、各部の構成要素に対応してその値を選択するも
のである。又ショットキーダイオードＳＤ１，ＳＤ２を
接続していることにより、寄生ダイオードｄ２，ｄ３を
介して電流が流れるような状態が発生しても、順方向電
圧の小さいショットキーダイオードＳＤ１，ＳＤ２側に
流れるから、電力損失を増大を回避できる。
るから、各部の構成要素に対応してその値を選択するも
のである。又ショットキーダイオードＳＤ１，ＳＤ２を
接続していることにより、寄生ダイオードｄ２，ｄ３を
介して電流が流れるような状態が発生しても、順方向電
圧の小さいショットキーダイオードＳＤ１，ＳＤ２側に
流れるから、電力損失を増大を回避できる。
【００２８】図３は本発明の第２の実施の形態の要部説
明図であり、図１と同一符号は同一部分を示し、Ｔ２は
補助トランス、Ｎ１１は一次巻線、Ｎ１２は二次巻線で
ある。この補助トランスＴ２の一次巻線Ｎ１１をトラン
スＴ１の一次巻線Ｎ１と並列的に接続し、補助トランス
Ｔ２の二次巻線Ｎ１２をフライホイール側同期整流トラ
ンジスタＱ３のゲートとソースとに接続する。
明図であり、図１と同一符号は同一部分を示し、Ｔ２は
補助トランス、Ｎ１１は一次巻線、Ｎ１２は二次巻線で
ある。この補助トランスＴ２の一次巻線Ｎ１１をトラン
スＴ１の一次巻線Ｎ１と並列的に接続し、補助トランス
Ｔ２の二次巻線Ｎ１２をフライホイール側同期整流トラ
ンジスタＱ３のゲートとソースとに接続する。
【００２９】図示を省略したパルス幅制御回路ＰＷＭか
らの駆動信号によりスイッチングトランジスタＱ１がオ
ンとなると、トランスＴ１の二次巻線Ｎ２の誘起電圧に
よって整流側同期整流トランジスタＱ２がオンとなり、
チョークコイルＬとコンデンサＣとからなる平滑回路を
介して直流電圧が出力される。その時、補助トランスＴ
２の二次巻線Ｎ１２の誘起電圧は、フライホイール側同
期整流トランジスタＱ３をオフ状態に維持する極性とな
る。
らの駆動信号によりスイッチングトランジスタＱ１がオ
ンとなると、トランスＴ１の二次巻線Ｎ２の誘起電圧に
よって整流側同期整流トランジスタＱ２がオンとなり、
チョークコイルＬとコンデンサＣとからなる平滑回路を
介して直流電圧が出力される。その時、補助トランスＴ
２の二次巻線Ｎ１２の誘起電圧は、フライホイール側同
期整流トランジスタＱ３をオフ状態に維持する極性とな
る。
【００３０】又パルス幅制御回路ＰＷＭによりスイッチ
ングトランジスタＱ１がオフとなると、トランスＴ２の
二次巻線Ｎ２の誘起電圧の極性が反転し、整流側同期整
流トランジスタＱ２はオフとなり、又補助トランスＴ２
の二次巻線Ｎ１２の誘起電圧によりフライホイール側同
期整流トランジスタＱ３がオンとなる。それにより、チ
ョークコイルＬの蓄積エネルギによる転流電流は、低オ
ン抵抗のフライホイール側同期整流トランジスタＱ３を
介して流れる。この場合の補助トランスＴ２の二次巻線
Ｎ１２の誘起電圧は、スイッチングトランジスタＱ１の
ターンオン直前まで継続するから、フライホイール側同
期整流トランジスタＱ３を整流側同期整流トランジスタ
Ｑ２のオフ期間中、オン状態を継続して転流電流を流す
ことができる。
ングトランジスタＱ１がオフとなると、トランスＴ２の
二次巻線Ｎ２の誘起電圧の極性が反転し、整流側同期整
流トランジスタＱ２はオフとなり、又補助トランスＴ２
の二次巻線Ｎ１２の誘起電圧によりフライホイール側同
期整流トランジスタＱ３がオンとなる。それにより、チ
ョークコイルＬの蓄積エネルギによる転流電流は、低オ
ン抵抗のフライホイール側同期整流トランジスタＱ３を
介して流れる。この場合の補助トランスＴ２の二次巻線
Ｎ１２の誘起電圧は、スイッチングトランジスタＱ１の
ターンオン直前まで継続するから、フライホイール側同
期整流トランジスタＱ３を整流側同期整流トランジスタ
Ｑ２のオフ期間中、オン状態を継続して転流電流を流す
ことができる。
【００３１】図４は本発明の第３の実施の形態の要部説
明図であり、図３と同一符号は同一部分を示し、Ｑ４は
補助スイッチングトランジスタである。トランスＴ１に
比較して補助トランスＴ２は小型且つ小容量とすること
ができる。その場合、トランスＴ１の一次巻線Ｎ１と、
補助トランスＴ２の一次巻線Ｎ１１とは、巻数及びイン
タフェースが異なるものとなり、並列接続した場合に逆
起電力の差による電流が一次巻線Ｎ１，Ｎ１１間に流
れ、補助トランスＴ２の二次巻線Ｎ１２に所望の電圧が
得られない場合がある。
明図であり、図３と同一符号は同一部分を示し、Ｑ４は
補助スイッチングトランジスタである。トランスＴ１に
比較して補助トランスＴ２は小型且つ小容量とすること
ができる。その場合、トランスＴ１の一次巻線Ｎ１と、
補助トランスＴ２の一次巻線Ｎ１１とは、巻数及びイン
タフェースが異なるものとなり、並列接続した場合に逆
起電力の差による電流が一次巻線Ｎ１，Ｎ１１間に流
れ、補助トランスＴ２の二次巻線Ｎ１２に所望の電圧が
得られない場合がある。
【００３２】そこで、トランスＴ１の一次巻線Ｎ１にス
イッチングトランジスタＱ１を接続し、補助トランスＴ
２の一次巻線Ｎ１１に補助スイッチングトランジスタＱ
４を接続し、図示を省略したパルス幅制御回路ＰＷＭか
ら、スイッチングトランジスタＱ１と補助スイッチング
トランジスタＱ４とを、同時にオン，オフ制御する構成
とした。
イッチングトランジスタＱ１を接続し、補助トランスＴ
２の一次巻線Ｎ１１に補助スイッチングトランジスタＱ
４を接続し、図示を省略したパルス幅制御回路ＰＷＭか
ら、スイッチングトランジスタＱ１と補助スイッチング
トランジスタＱ４とを、同時にオン，オフ制御する構成
とした。
【００３３】それにより、スイッチングトランジスタＱ
１と補助スイッチングトランジスタＱ４とをオフとした
時に、トランスＴ１の一次巻線Ｎ１と、補助トランスＴ
２の一次巻線Ｎ１１とを切り離して、逆起電力の差があ
っても、一次巻線Ｎ１，Ｎ１１間に電流が流れないよう
にし、補助トランスＴ２の二次巻線Ｎ１２に、フライホ
イール側同期整流トランジスタＱ３のオン状態を継続さ
せる電圧を誘起させることができる。
１と補助スイッチングトランジスタＱ４とをオフとした
時に、トランスＴ１の一次巻線Ｎ１と、補助トランスＴ
２の一次巻線Ｎ１１とを切り離して、逆起電力の差があ
っても、一次巻線Ｎ１，Ｎ１１間に電流が流れないよう
にし、補助トランスＴ２の二次巻線Ｎ１２に、フライホ
イール側同期整流トランジスタＱ３のオン状態を継続さ
せる電圧を誘起させることができる。
【００３４】
【発明の効果】以上説明したように、本発明は、フォワ
ード型コンバータの同期整流回路に於いて、整流側同期
整流トランジスタＱ２のゲートに抵抗を接続したことに
より、自己リセット電圧を、スイッチングトランジスタ
Ｑ１のターンオン直前まで継続させることができ、その
自己リセット電圧を利用してフライホイール側同期整流
トランジスタＱ３をオンとし、低オン抵抗のフライホイ
ール側同期整流トランジスタＱ３を介して転流電流を流
すことにより、電力損失を低減し、効率を改善すること
ができる利点がある。
ード型コンバータの同期整流回路に於いて、整流側同期
整流トランジスタＱ２のゲートに抵抗を接続したことに
より、自己リセット電圧を、スイッチングトランジスタ
Ｑ１のターンオン直前まで継続させることができ、その
自己リセット電圧を利用してフライホイール側同期整流
トランジスタＱ３をオンとし、低オン抵抗のフライホイ
ール側同期整流トランジスタＱ３を介して転流電流を流
すことにより、電力損失を低減し、効率を改善すること
ができる利点がある。
【００３５】又補助トランスＴ２を設けて、フライホイ
ール側同期整流トランジスタＱ３を、スイッチングトラ
ンジスタＱ１のターンオン直前まで継続してオン状態す
ることにより、低オン抵抗のフライホイール側同期整流
トランジスタＱ３を介して転流電流を流すことにより、
電力損失を低減し、効率を改善することができる利点が
ある。
ール側同期整流トランジスタＱ３を、スイッチングトラ
ンジスタＱ１のターンオン直前まで継続してオン状態す
ることにより、低オン抵抗のフライホイール側同期整流
トランジスタＱ３を介して転流電流を流すことにより、
電力損失を低減し、効率を改善することができる利点が
ある。
【図１】本発明の第１の実施の形態の説明図である。
【図２】本発明の第１の実施の形態の電圧，電流測定波
形図である。
形図である。
【図３】本発明の第２の実施の形態の要部説明図であ
る。
る。
【図４】本発明の第３の実施の形態の要部説明図であ
る。
る。
【図５】従来例の説明図である。
Ｑ１ スイッチングトランジスタ Ｑ２ 整流側同期整流トランジスタ Ｑ３ フライホイール側同期整流トランジスタ Ｔ１ トランス Ｎ１ 一次巻線 Ｎ２ 二次巻線 ＳＤ１，ＳＤ２ ショットキーダイオード Ｒ１ 抵抗 Ｌ チョークコイル Ｃ コンデンサ
Claims (3)
- 【請求項１】 スイッチングトランジスタにより一次巻
線に流れる電流をオン，オフするトランスの二次巻線
に、該二次巻線の誘起電圧によって一方がオンの時に他
方がオフとなる整流側同期整流トランジスタとフライホ
イール側同期整流トランジスタとを接続したフォワード
型コンバータの同期整流回路に於いて、 前記整流側同期整流トランジスタと前記フライホイール
側同期整流トランジスタとのそれぞれの寄生ダイオード
と同一極性のショットキーダイオードを、前記整流側同
期整流トランジスタと前記フライホイール側同期整流ト
ランジスタとにそれぞれ並列に接続し、 且つ前記整流側同期整流トランジスタのゲートに抵抗を
接続したことを特徴とする同期整流回路。 - 【請求項２】 スイッチングトランジスタにより一次巻
線に流れる電流をオン，オフするトランスの二次巻線
に、該二次巻線の誘起電圧によって一方がオンの時に他
方がオフとなる整流側同期整流トランジスタとフライホ
イール側同期整流トランジスタとを接続したフォワード
型コンバータの同期整流回路に於いて、 前記トランスの一次巻線と並列に一次巻線を接続した補
助トランスを設け、該補助トランスの二次巻線の誘起電
圧を前記フライホイール側同期整流トランジスタのゲー
トに印加するように接続したことを特徴とする同期整流
回路。 - 【請求項３】 前記補助トランスの一次巻線と直列に接
続し、前記スイッチングトランジスタと同時にオン，オ
フ制御される補助スイッチングトランジスタを設けたこ
とを特徴とする請求項２記載の同期整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18292896A JP3259128B2 (ja) | 1995-09-26 | 1996-07-12 | 同期整流回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24720295 | 1995-09-26 | ||
| JP7-247202 | 1995-09-26 | ||
| JP18292896A JP3259128B2 (ja) | 1995-09-26 | 1996-07-12 | 同期整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09154276A true JPH09154276A (ja) | 1997-06-10 |
| JP3259128B2 JP3259128B2 (ja) | 2002-02-25 |
Family
ID=26501542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18292896A Expired - Fee Related JP3259128B2 (ja) | 1995-09-26 | 1996-07-12 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259128B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2143406A1 (es) * | 1998-03-30 | 2000-05-01 | Cit Alcatel | Convertidor conmutado con multiples salidas reguladoras. |
| JP2008109802A (ja) * | 2006-10-26 | 2008-05-08 | Sanken Electric Co Ltd | 電源装置 |
| JP2011114958A (ja) * | 2009-11-27 | 2011-06-09 | Fuji Electric Holdings Co Ltd | 直流−直流変換回路 |
| JP2012023868A (ja) * | 2010-07-14 | 2012-02-02 | Toshiba Tec Corp | 電力変換装置 |
| CN102668348A (zh) * | 2010-10-29 | 2012-09-12 | 松下电器产业株式会社 | 转换器 |
| WO2013129288A1 (ja) * | 2012-03-02 | 2013-09-06 | シャープ株式会社 | 同期整流回路およびそれを備えたスイッチング電源装置 |
| US8693226B2 (en) | 2010-10-29 | 2014-04-08 | Panasonic Corporation | Synchronous rectification type inverter |
| US9124115B2 (en) | 2010-12-20 | 2015-09-01 | Samsung Electronics Co., Ltd. | High efficiency rectifier, wireless power receiver including the rectifier |
-
1996
- 1996-07-12 JP JP18292896A patent/JP3259128B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2143406A1 (es) * | 1998-03-30 | 2000-05-01 | Cit Alcatel | Convertidor conmutado con multiples salidas reguladoras. |
| US6128203A (en) * | 1998-03-30 | 2000-10-03 | Alcatel | Switched converter with multiple regulated outputs |
| JP2008109802A (ja) * | 2006-10-26 | 2008-05-08 | Sanken Electric Co Ltd | 電源装置 |
| JP2011114958A (ja) * | 2009-11-27 | 2011-06-09 | Fuji Electric Holdings Co Ltd | 直流−直流変換回路 |
| JP2012023868A (ja) * | 2010-07-14 | 2012-02-02 | Toshiba Tec Corp | 電力変換装置 |
| CN102668348A (zh) * | 2010-10-29 | 2012-09-12 | 松下电器产业株式会社 | 转换器 |
| EP2493061A4 (en) * | 2010-10-29 | 2013-11-06 | Panasonic Corp | CONVERTER |
| US8693226B2 (en) | 2010-10-29 | 2014-04-08 | Panasonic Corporation | Synchronous rectification type inverter |
| US9124115B2 (en) | 2010-12-20 | 2015-09-01 | Samsung Electronics Co., Ltd. | High efficiency rectifier, wireless power receiver including the rectifier |
| WO2013129288A1 (ja) * | 2012-03-02 | 2013-09-06 | シャープ株式会社 | 同期整流回路およびそれを備えたスイッチング電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3259128B2 (ja) | 2002-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100852550B1 (ko) | 자기-구동 동기식 정류를 위한 방법 및 회로 | |
| US5726869A (en) | Synchronous rectifier type DC-to-DC converter in which a saturable inductive device is connected in series with a secondary-side switching device | |
| US7016203B2 (en) | Self-driven circuit for synchronous rectifier DC/DC converter | |
| KR100481065B1 (ko) | 동기 정류에 대한 향상된 리셋팅을 제공하는 싱글엔드 순방향 직류-직류 변환기 | |
| US5625541A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US6819574B2 (en) | Self-driven circuit for synchronous rectifier DC/DC converter | |
| JPH05268764A (ja) | 交流電流検出器および電源回路 | |
| JPH11332233A (ja) | 電流共振型スイッチング電源 | |
| JP3259128B2 (ja) | 同期整流回路 | |
| JP4683364B2 (ja) | 複合共振型スイッチング電源装置 | |
| JP4013952B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7099161B2 (en) | Converter with synchronous rectifier with ZVS | |
| JP3418285B2 (ja) | スイッチング電源装置 | |
| US20080278971A1 (en) | Forward-forward converter | |
| JPH1118426A (ja) | スイッチング電源回路 | |
| KR100774145B1 (ko) | 자기 구동 동기 정류기를 갖는 전력 컨버터 | |
| JPH0993917A (ja) | 同期整流回路 | |
| JPH09172775A (ja) | 同期整流駆動回路 | |
| JPH10136646A (ja) | 同期整流器 | |
| JP2001327163A (ja) | 同期整流スイッチングコンバータ | |
| JP2999905B2 (ja) | スイッチング電源 | |
| JPH11178334A (ja) | 同期整流回路、これを備えたフォワードコンバータおよび同期整流方法 | |
| JP2001037221A (ja) | 電源装置 | |
| JPH04308461A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2605719Y2 (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20071214 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20081214 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091214 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |