JPH0221223B2 - - Google Patents

Info

Publication number
JPH0221223B2
JPH0221223B2 JP57097100A JP9710082A JPH0221223B2 JP H0221223 B2 JPH0221223 B2 JP H0221223B2 JP 57097100 A JP57097100 A JP 57097100A JP 9710082 A JP9710082 A JP 9710082A JP H0221223 B2 JPH0221223 B2 JP H0221223B2
Authority
JP
Japan
Prior art keywords
circuit
input
voltage
capacitor
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57097100A
Other languages
Japanese (ja)
Other versions
JPS58213317A (en
Inventor
Akira Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tabuchi Electric Co Ltd
Original Assignee
Tabuchi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tabuchi Electric Co Ltd filed Critical Tabuchi Electric Co Ltd
Priority to JP9710082A priority Critical patent/JPS58213317A/en
Publication of JPS58213317A publication Critical patent/JPS58213317A/en
Publication of JPH0221223B2 publication Critical patent/JPH0221223B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/02Conversion of AC power input into DC power output without possibility of reversal
    • H02M7/04Conversion of AC power input into DC power output without possibility of reversal by static converters
    • H02M7/06Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】 本発明は入力分別回路に係り、特に入力電圧の
高低に応じて整流方式を自動的に切り換えること
により、インバータ部へ入力する直流電圧の制御
幅を小さくしたスイツチングレギユレータの入力
分別回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input separation circuit, and in particular to a switching leg that reduces the control width of the DC voltage input to the inverter section by automatically switching the rectification method depending on the level of the input voltage. This invention relates to an input separation circuit for a urator.

世界各国の商用電源電圧はAC80Vから
AC276Vまで、様々な電圧値を示している。従つ
て、同種のスイツチングレギユレータを世界各国
で使用するために、入力電圧の高低に応じて整流
方式の切り換えを自動的に行つている。すなわ
ち、例えば入力電圧がAC150V以下のときは倍電
圧整流、それ以上のときは全波整流をそれぞれ行
うことにより得られた入力直流電圧をインバータ
部へ与えている。そうすることによつて、インバ
ータ部の入力電圧の範囲を単一の整流方式で行う
場合よりも約半分に縮減できるので、スイツチン
グレギユレータの制御能力、性能、形状、価格等
を著しく悪くしないようにしてある。
Commercial power supply voltage around the world starts from AC80V
It shows various voltage values up to AC276V. Therefore, in order to use the same type of switching regulator in various countries around the world, the rectification method is automatically switched depending on the level of input voltage. That is, for example, when the input voltage is less than 150 VAC, voltage double rectification is performed, and when it is higher than that, full-wave rectification is performed, and the obtained input DC voltage is applied to the inverter section. By doing so, the input voltage range of the inverter section can be reduced to approximately half that of using a single rectification method, which significantly impairs the control ability, performance, shape, cost, etc. of the switching regulator. I'm trying not to do that.

しかしながら、このような整流方式を自動的に
行つているスイツチングレギユレータでは、電源
投入時や入力が断続的にしや断された場合、前述
した整流方式が倍電圧整流に切り換ることがある
という問題がある。この問題は、入力電圧がもと
もと低い値(例えばAC150V以下)であれば無視
し得るが、逆に入力電圧がAC200V系の高電圧で
あつた場合に無視し得ない悪影響を機器に与え
る。すなわち、高電圧の入力を倍電圧整流するこ
とにより、インバータ部へ著しい高圧の直流電圧
が印加されるためスイツチングトランジスタの破
壊等を招くことになる。しかも、このような原因
となる電源の投入や入力の断続的なしや断は、電
源スイツチのオン・オフ、瞬時停電、瞬時電圧低
下など、スイツチングレギユレータの通常使用時
に発生し易いものであるため、入力電圧を確実に
分別する必要性があつた。
However, in a switching regulator that automatically performs this type of rectification, the rectification method described above may switch to voltage doubler rectification when the power is turned on or if the input is interrupted intermittently. There is a problem. This problem can be ignored if the input voltage is originally low (for example, 150 VAC or less), but on the other hand, if the input voltage is a high voltage of 200 VAC, it has a negative effect on the device that cannot be ignored. That is, by voltage-doubling rectification of a high-voltage input, a significantly high DC voltage is applied to the inverter section, resulting in destruction of the switching transistor. Furthermore, the intermittent on/off of power supply and input that causes this kind of problem is likely to occur during normal use of the switching regulator, such as when the power switch is turned on and off, instantaneous power outages, and instantaneous voltage drops. Therefore, there was a need to reliably separate the input voltages.

それ故、本発明の主たる目的は、電源の投入時
や入力電圧の瞬時的な変動に対しても、入力電圧
を確実に分別し得るスイツチングレギユレータの
入力分別回路を提供することにある。
Therefore, the main object of the present invention is to provide an input separation circuit for a switching regulator that can reliably separate the input voltage even when the power is turned on or when the input voltage fluctuates instantaneously. .

そして、そのために本発明は、レベル弁別器に
異なる時定数を有する複数の充電回路を接続する
ことにより、入力の瞬時しや断等において時定数
の大きい充電回路の電圧に基づきレベル弁別が行
われ、さらに本発明における一の発明は、電源投
入時に、入力電圧レベルの如何にかかわらず電源
投入時よりある時間、スイツチングレギユレータ
の回路動作にとつて安全側の整流である全波整流
を無条件に実施することを特徴としている。
To this end, the present invention connects a plurality of charging circuits with different time constants to the level discriminator, so that level discrimination is performed based on the voltage of the charging circuit with a large time constant in the event of instantaneous input interruption, etc. Furthermore, one aspect of the present invention is to perform full-wave rectification, which is a safe rectification for the circuit operation of the switching regulator, for a certain period of time from the time of power-on, regardless of the input voltage level, when the power is turned on. It is characterized by its unconditional implementation.

以下、本発明に係るスイツチングレギユレータ
の入力分別回路(以下、「本発明回路」という)
の一実施例について図面とともに説明する。
Hereinafter, the input separation circuit of the switching regulator according to the present invention (hereinafter referred to as "the circuit of the present invention")
An example will be described with reference to the drawings.

第1図は本発明回路の一実施例を略示する回路
図である。図において、1は出力端子t3,t4に直
列接続された平滑コンデンサC1,C2と相俟つて
交流入力を直流に変換する整流部、2は前記直流
を与えられるインバータ部、3は整流部1の入力
接地端子t3と平滑コンデンサC1,C2の接続部とに
介在する半導体スイツチであるトライアツクで、
このトライアツク3が閉成しているときは倍電圧
整流、開放しているときは全波整流が行われる。
そして、4はトランジスタTr3及び抵抗R7を含む
スイツチング回路5の開閉動作に応じて前記トラ
イアツク3にトリガを与えるトリガ回路である。
6は本発明回路の一実施例である入力分別回路で
あり、この入力分別回路は入力電圧の高低を分別
して前記スイツチング回路5の開閉動作を制御す
る。この入力分別回路はレベル弁別器7に異なる
時定数を有する例えば、2個の充電回路を含む充
電部8を接続して形成される。すなわち、充電部
8において抵抗R1,R2及びコンデンサC3は一の
充電回路(以下、「充電回路A」という)を、コ
ンデンサC4、充電回路A及びレベル弁別器7は
もう一つの充電回路(以下、「充電回路B」とい
う)をそれぞれ形成している。ここで、コンデン
サC3の充電はコンデンサC4のエネルギによつて
急速に充電される。それ故、充電回路Aの放電時
定数は充電回路Bのそれよりも大きい。充電部8
においてD1は整流用ダイオードであり、D2は充
電回路Aの放電防止用ダイオードである。
FIG. 1 is a circuit diagram schematically showing an embodiment of the circuit of the present invention. In the figure, 1 is a rectifier unit that converts AC input into DC in conjunction with smoothing capacitors C 1 and C 2 connected in series to output terminals t 3 and t 4 , 2 is an inverter unit to which the DC is applied, and 3 is a rectifier unit that converts AC input into DC. A triat is a semiconductor switch interposed between the input ground terminal t3 of the rectifier 1 and the connection between the smoothing capacitors C1 and C2 .
When this triax 3 is closed, voltage double rectification is performed, and when it is open, full-wave rectification is performed.
A trigger circuit 4 provides a trigger to the triac 3 in accordance with the opening/closing operation of the switching circuit 5 including a transistor Tr 3 and a resistor R 7 .
Reference numeral 6 denotes an input discriminator circuit which is an embodiment of the circuit of the present invention, and this input discriminator circuit discriminates high and low input voltages to control the opening/closing operation of the switching circuit 5. This input discriminator circuit is formed by connecting the level discriminator 7 to a charging section 8 including, for example, two charging circuits having different time constants. That is, in the charging section 8, the resistors R 1 , R 2 and the capacitor C 3 are connected to one charging circuit (hereinafter referred to as "charging circuit A"), and the capacitor C 4 , the charging circuit A and the level discriminator 7 are connected to the other charging circuit. A circuit (hereinafter referred to as "charging circuit B") is formed. Here, capacitor C3 is rapidly charged by the energy of capacitor C4 . Therefore, the discharge time constant of charging circuit A is larger than that of charging circuit B. Charging part 8
, D 1 is a rectifier diode, and D 2 is a discharge prevention diode of charging circuit A.

レベル弁別器7はトランジスタTr1,Tr2及び
抵抗器R3〜R4で構成されるシユミツト回路を含
み、前記充電部8の出力電圧をツエナーダイオー
ドZDを介してトランジスタTr1のベースに与え
られる。ここでC5はバイパスコンデンサ、R6
バイアス設定用の抵抗である。なお、t1は整流部
1の入力接地端子以外の入力端子であり、L1
よびL2は入力交流電圧が与えられる入力交流供
給線である。
The level discriminator 7 includes a Schmitt circuit composed of transistors Tr 1 and Tr 2 and resistors R 3 to R 4 , and the output voltage of the charging section 8 is applied to the base of the transistor Tr 1 via a Zener diode ZD. . Here, C5 is a bypass capacitor, and R6 is a bias setting resistor. Note that t 1 is an input terminal other than the input ground terminal of the rectifier 1, and L 1 and L 2 are input AC supply lines to which input AC voltage is applied.

次に、上述したような構成の本発明回路の一実
施例の動作について説明する。
Next, the operation of one embodiment of the circuit of the present invention having the above-described configuration will be explained.

入力端子T1及びT2に加えられた交流入力は整
流部1に与えられるとともに、入力分別回路6に
与えられる。そして入力分別回路6に与えられた
交流入力は、充電部のダイオードD1,D2及びコ
ンデンサC3,C4で整流,平滑されるとともに、
コンデンサC3,C4をそれぞれ充電していく。こ
のとき充電回路Aの放電時定数は充電回路Bの放
電時定数よりも大きい。充電回路Bの出力電圧が
立上ると共に充電回路Aの出力電圧も立上り抵抗
R1及びR2で分圧されたものがレベル弁別器7に
与えられる。そしてレベル弁別器7に与えられた
電圧がツエナーダイオードZDで定められる基準
電圧よりも高い場合、後述するようにシユミツト
回路が駆動される。それ故、前記抵抗R1,R2
びツエナーダイオードZDは、整流方式を切り換
えるべき入力電圧の大きさに応じて定められる。
一方、充電回路A及びBの時定数は、整流方式の
切り換え時間との関連で定められる。
The AC inputs applied to the input terminals T 1 and T 2 are applied to the rectifier 1 and also to the input separation circuit 6 . Then, the AC input given to the input separation circuit 6 is rectified and smoothed by the diodes D 1 and D 2 and the capacitors C 3 and C 4 in the charging section, and
Capacitors C 3 and C 4 are charged respectively. At this time, the discharging time constant of charging circuit A is larger than the discharging time constant of charging circuit B. As the output voltage of charging circuit B rises, the output voltage of charging circuit A also rises.
The voltage divided by R 1 and R 2 is applied to the level discriminator 7. When the voltage applied to the level discriminator 7 is higher than the reference voltage determined by the Zener diode ZD, the Schmitt circuit is driven as described later. Therefore, the resistors R 1 and R 2 and the Zener diode ZD are determined depending on the magnitude of the input voltage at which the rectification method is to be switched.
On the other hand, the time constants of charging circuits A and B are determined in relation to the switching time of the rectification system.

いま、入力電圧が設定値よりも高いものである
場合、ツエナーダイオードZDが閉成し、トラン
ジスタTr1が駆動される。その結果、トランジス
タTr2が駆動されるので、スイツチング回路5が
閉成される。
Now, if the input voltage is higher than the set value, the Zener diode ZD is closed and the transistor Tr 1 is driven. As a result, the transistor Tr 2 is driven, so the switching circuit 5 is closed.

逆に、入力電圧が設定値よりも低いものである
ときは、スイツチング回路5は開放状態を維持す
ることは明らかである。
Conversely, it is clear that when the input voltage is lower than the set value, the switching circuit 5 remains open.

それ故、入力電圧が高い場合、トリガ回路4か
ら与えられるトリガは、スイツチング回路5を介
してグランドラインに流れ込み、トライアツク3
は閉成されないから、インバータ部2には全波整
流された直流入力が与えられる。しかして、入力
電圧が設定値よりも低い場合は、倍電圧整流が行
われる。
Therefore, when the input voltage is high, the trigger given from the trigger circuit 4 flows into the ground line via the switching circuit 5, and the trigger applied from the trigger circuit 4 flows into the ground line through the switching circuit 5.
is not closed, so a full-wave rectified DC input is given to the inverter section 2. Thus, when the input voltage is lower than the set value, voltage double rectification is performed.

次に、入力電圧が設定値よりも高い場合、すな
わち全波整流された直流入力がインバータ部2に
与えられている状態において、入力が瞬時しや断
された場合について説明する。
Next, a case will be described where the input voltage is higher than the set value, that is, when the full-wave rectified DC input is being applied to the inverter unit 2, and the input is momentarily cut off.

スイツチングレギユレータが定常状態にある場
合において、充電部8のコンデンサC3及びC4
充電は完了しているから、両コンデンサの端子電
圧は略等しい。ここで、入力が瞬時的にしや断さ
れると充電回路A及びBはそれぞれの放電時定数
に従つて放電を開始していくから、その出力電圧
は漸次減少していく。
When the switching regulator is in a steady state, charging of the capacitors C 3 and C 4 of the charging section 8 has been completed, so the terminal voltages of both capacitors are approximately equal. Here, when the input is momentarily cut off, charging circuits A and B start discharging according to their respective discharge time constants, so their output voltages gradually decrease.

第2図は充電回路A及びBのそれぞれの放電状
態を略示した説明図である。図において、縦軸は
各コンデンサC3,C4の端子電圧、横軸に放電時
間をそれぞれ示す。そして、図中の破線は整流方
式を切り換える入力電圧に対応した設定電圧であ
る。
FIG. 2 is an explanatory diagram schematically showing the discharge states of charging circuits A and B. In the figure, the vertical axis shows the terminal voltage of each capacitor C 3 and C 4 , and the horizontal axis shows the discharge time. The broken line in the figure is a set voltage corresponding to the input voltage for switching the rectification method.

同図より明らかなように充電回路Aの出力電圧
の立ち下りが遅れる結果、レベル弁別器7は、コ
ンデンサC3の端子電圧の分圧値を弁別する。従
つて、コンデンサC3の容量を適当に選ぶことに
より、コンデンサC3の端子電圧が設定電圧より
も高い電圧値をとる時間(同図におけるT0)を、
入力の通常の瞬時しや断時間よりも長くすること
ができる。その結果、前記T0時間中、スイツチ
ングレギユレータは全波整流をとつているので、
その間に入力が復帰しても高電圧の入力を倍電圧
整流するということはない。それ故、上述した本
発明回路の一実施例は、入力電圧の瞬時的な変動
に対しても、入力電圧を確実に分別し得るので、
インバータ部へ高圧の直流電圧が印加されること
に基づくトラブルを無くすることができる。
As is clear from the figure, as a result of the delay in falling of the output voltage of the charging circuit A, the level discriminator 7 discriminates the divided voltage value of the terminal voltage of the capacitor C3 . Therefore, by appropriately selecting the capacitance of capacitor C 3 , the time during which the terminal voltage of capacitor C 3 takes a voltage value higher than the set voltage (T 0 in the same figure) can be calculated as follows:
It can be made longer than the normal instantaneous interruption time of the input. As a result, during the above T 0 time, the switching regulator performs full-wave rectification, so
Even if the input is restored during that time, the high voltage input will not be voltage doubled and rectified. Therefore, the embodiment of the circuit of the present invention described above can reliably separate the input voltage even when the input voltage fluctuates instantaneously.
Trouble caused by high DC voltage being applied to the inverter section can be eliminated.

次に、上述の発明回路と目的を同じくし、主た
る構成に共通性を有するもう一つの発明について
説明する。
Next, another invention that has the same purpose as the above-mentioned circuit of the invention and has a common structure in common will be described.

すなわち、この発明は異なる時定数を有する複
数の充電回路を接続されたレベル弁別器におい
て、このレベル弁別器に含まれるスイツチング回
路に充電回路を並列に接続したことを特徴として
いる。
That is, the present invention is characterized in that, in a level discriminator connected to a plurality of charging circuits having different time constants, the charging circuit is connected in parallel to the switching circuit included in the level discriminator.

すなわち、第2図においてレベル弁別器7に含
まれるスイツチング回路としてのシユミツト回路
を構成するトランジスタTr2にコンデンサC6が並
列に接続される。しかして、コンデンサC6は抵
抗R5とともに充電回路を形成し、前記シユミツ
ト回路と並列に接続されている。
That is, in FIG. 2, a capacitor C6 is connected in parallel to a transistor Tr2 constituting a Schmitt circuit as a switching circuit included in the level discriminator 7. Capacitor C 6 thus forms a charging circuit together with resistor R 5 and is connected in parallel with the Schmitt circuit.

以下、かかるスイツチングレギユレータの入力
分別回路について説明する。入力電圧が印加され
た直後にあつては、第1図に示したコンデンサ
C3,C4の充電は未だ完了していないし、又入力
電圧の位相も不明であるためピーク電圧を事前に
検出出来ない。従つて、トライアツク3は閉成す
るのか、又は開放するか定めることができない。
しかし、スイツチングレギユレータの安全を考え
るならば、レベル弁別器7が入力電圧の弁別を完
了するまでの間は、整流方式をスイツチングレギ
ユレータの回路動作に対して安全側の整流である
全波整流にしておくのが望ましい。
The input classification circuit of such a switching regulator will be explained below. Immediately after input voltage is applied, the capacitor shown in Figure 1
Charging of C 3 and C 4 is not yet completed, and the phase of the input voltage is unknown, so the peak voltage cannot be detected in advance. Therefore, it is not possible to determine whether the triax 3 is closed or opened.
However, when considering the safety of the switching regulator, the rectification method must be set to the safe side for the circuit operation of the switching regulator until the level discriminator 7 completes input voltage discrimination. It is desirable to use some full-wave rectification.

しかして、コンデンサC6をトランジスタTr2
並列に接続した場合において、入力端子T1及び
T2に交流入力が印加されると、コンデンサC4
充電がされるに伴い、コンデンサC4の端子電圧
が除々に上昇していく。その結果、抵抗R5を介
してコンデンサC6に充電電流が流れ込むことに
より、スイツチング回路5のトランジスタTr3
ベース電流が流れて、トランジスタTr3を閉成す
る。それ故、入力電圧の大きさにかかわらず、コ
ンデンサC6の充電が完了するまでの間、整流方
式を全波整流にしておくことができる。しかし
て、抵抗R5及びコンデンサC6によつて形成され
る充電回路(以下「充電回路C」という)の時定
数を、前記充電回路Bの時定数よりも大きくし、
又入力電源周波数の2分の1周期以上にすること
により、コンデンサC6の充電が完了する前に、
すでにコンデンサC4にの充電を通じて入力電圧
の分別がなされているので、整流方式の切り換え
を無理なく確実に行うことができる。
Therefore, when the capacitor C 6 is connected in parallel to the transistor Tr 2 , the input terminals T 1 and
When AC input is applied to T 2 , the terminal voltage of capacitor C 4 gradually increases as capacitor C 4 is charged. As a result, a charging current flows into the capacitor C6 via the resistor R5 , so that the base current of the transistor Tr3 of the switching circuit 5 flows, closing the transistor Tr3 . Therefore, regardless of the magnitude of the input voltage, the rectification method can be kept at full-wave rectification until charging of the capacitor C6 is completed. Therefore, the time constant of the charging circuit formed by the resistor R5 and the capacitor C6 (hereinafter referred to as "charging circuit C") is made larger than the time constant of the charging circuit B,
In addition, by setting the input power supply frequency to more than 1/2 cycle, before the charging of capacitor C6 is completed,
Since the input voltage has already been separated by charging the capacitor C4 , switching of the rectification method can be performed easily and reliably.

さらに、スイツチングレギユレータの稼動中に
入力の瞬時的なしや断があつた場合に、そのしや
断時間が第2図に示した時間T0より長くても、
入力が復帰した際、すでにコンデンサC4及びコ
ンデンサC6に蓄えられた電気は放電されてしま
つているから、前述したと同様に復帰した入力の
電圧値にかかわりなく全波整流が行われることに
なる。
Furthermore, if there is a momentary interruption of the input while the switching regulator is in operation, even if the interruption period is longer than the time T 0 shown in Fig. 2,
When the input is restored, the electricity stored in capacitors C4 and C6 has already been discharged, so full-wave rectification will be performed as described above regardless of the voltage value of the restored input. Become.

それ故、上述した本発明回路の一実施例は、電
源投入時より入力電圧の分別が行われるまでの
間、スイツチングレギユレータの回路動作にとつ
て安全側の整流である全波整流を無条件に実施さ
せる信号を出力し、しかる後に入力分別に基づく
出力を与えるので入力電圧を一層確実に分別する
ことができる。
Therefore, one embodiment of the circuit of the present invention described above performs full-wave rectification, which is a safe rectification for the circuit operation of the switching regulator, from when the power is turned on until the input voltage is separated. Since a signal for unconditionally executing is outputted, and an output based on the input classification is then given, the input voltage can be classified more reliably.

以上の本発明装置の一実施例の説明より明らか
なように、本発明に係るスイツチングレギユレー
タの入力分別回路によれば、電源の投入時や入力
電圧の瞬時的な変動に対しても、入力電圧を確実
に分別し得るから、著しい高圧の直流電圧がイン
バータ部へ印加されるという不都合を排除でき
る。それ故、入力電圧の高低に応じて整流方式を
自動的に切り換えることにより、インバータ部へ
入力する直流電圧の変動を小さくする方式を採る
スイツチングレギユレータに極めて有用である。
As is clear from the above description of one embodiment of the device of the present invention, the input separation circuit of the switching regulator according to the present invention can withstand instantaneous fluctuations in the input voltage and when the power is turned on. Since the input voltages can be reliably separated, it is possible to eliminate the inconvenience of extremely high DC voltage being applied to the inverter section. Therefore, the present invention is extremely useful in a switching regulator that reduces fluctuations in the DC voltage input to the inverter section by automatically switching the rectification method depending on the level of the input voltage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明回路の一実施例を略示する回路
図、第2図は充電回路A及びBのそれぞれの放電
状態を略示した説明図である。 1……整流部、2……インバータ部、3……ト
ライアツク、4……トリガ回路、5……スイツチ
ング回路、6……入力分別回路、7……レベル弁
別器、8……充電部。
FIG. 1 is a circuit diagram schematically showing an embodiment of the circuit of the present invention, and FIG. 2 is an explanatory diagram schematically showing the discharge states of charging circuits A and B. DESCRIPTION OF SYMBOLS 1... Rectifier section, 2... Inverter section, 3... Triax, 4... Trigger circuit, 5... Switching circuit, 6... Input separation circuit, 7... Level discriminator, 8... Charging section.

Claims (1)

【特許請求の範囲】[Claims] 1 第1,第2の交流給電線L1,L2に第1,第
2の入力端子t1,t2がそれぞれ接続され第1,第
2の交流給電線L1,L2に与えられた入力交流電
圧を整流して第1,第2の出力端子t3,t4から直
流電圧を出力する整流部1と、整流部1の第1,
第2の出力端子t3,t4間に接続され且つ互いに直
列に接続された第1,第2のコンデンサC1,C2
と、整流部1の第1,第2の出力端子t3,t4間に
接続されたインバータ部2とを備え、第1,第2
のコンデンサC1,C2の接続点を整流部1の第2
の入力端子端t2に接続することによつて整流部1
による整流方式を全波整流から倍電圧整流に切り
換えるスイツチングレギユレータの入力交流電圧
を分別し、充電部8とレベル弁別器7とを備えた
入力分別回路6と、半導体スイツチ3を導通させ
る信号を出力するトリガー回路4と、入力分別回
路6の出力側に接続されており入力分別回路6の
出力の大きさに応じてオン或いはオフしてトリガ
ー回路4の出力を整流部1の第2の入力端子t4
いは第2の交流給電線L2に導通或いは遮断して
半導体スイツチ3をオン或いはオフさせるスイツ
チング回路5とを具備し、前記充電部8は、第
1,第2の交流給電線L1,L2間に接続され且つ
互いに直列に接続された第1,第2の整流器D1
D2および第3のコンデンサC3と、第2の整流器
D2と第3のコンデンサC3とに並列接続された第
4のコンデンサC4と、第3のコンデンサC3に並
列接続された分圧抵抗R1,R2とを有し、前記レ
ベル弁別器7は、分圧抵抗R1,R2の接続点間に
ツエナーダイオードZDを介して接続された前段
および後段のトランジスタTr1,Tr2を設けたシ
ユミツト回路と、後段のトランジスタTr1を第
1,第2の整流器D1,D2の接続点に接続する抵
抗R5と、後段のトランジスタTr1をバイパスする
第5のコンデンサC6とを有し、且つ、第3のコ
ンデンサC3と分圧抵抗R1,R2とからなる第1の
充電回路Aの時定数が、第4のコンデンサC4
第1の充電回路Aとレベル弁別器7とを備えた第
2の充電回路Bの時定数より大きく、また、抵抗
R5と第5のコンデンサC6とからなる第3の充電
回路Cの時定数が第2の充電回路Bの時定数より
大きいことを特徴とするスイツチングレギユレー
タの入力分別回路。
1 First and second input terminals t 1 and t 2 are connected to the first and second AC power supply lines L 1 and L 2 , respectively, and are applied to the first and second AC power supply lines L 1 and L 2 . a rectifier 1 that rectifies input AC voltage and outputs a DC voltage from first and second output terminals t 3 and t 4 ;
First and second capacitors C 1 and C 2 connected between the second output terminals t 3 and t 4 and connected in series with each other.
and an inverter section 2 connected between the first and second output terminals t3 and t4 of the rectifier section 1,
The connection point of capacitors C 1 and C 2 is connected to the second
rectifier part 1 by connecting it to the input terminal end t2 of
The input AC voltage of the switching regulator is switched from full-wave rectification to voltage doubler rectification, and the semiconductor switch 3 is made conductive to the input separation circuit 6, which includes a charging section 8 and a level discriminator 7. A trigger circuit 4 that outputs a signal is connected to the output side of the input sorting circuit 6, and is turned on or off depending on the magnitude of the output of the input sorting circuit 6 to pass the output of the trigger circuit 4 to the second side of the rectifying section 1. The charging section 8 is equipped with a switching circuit 5 that turns on or off the semiconductor switch 3 by conducting or cutting off the input terminal t 4 of the input terminal t 4 or the second AC power supply line L 2 . first and second rectifiers D 1 connected between the electric wires L 1 and L 2 and connected in series with each other;
D 2 and the third capacitor C 3 and the second rectifier
A fourth capacitor C4 is connected in parallel to D2 and the third capacitor C3 , and voltage dividing resistors R1 and R2 are connected in parallel to the third capacitor C3. The circuit 7 includes a Schmitt circuit including front-stage and rear-stage transistors Tr 1 and Tr 2 connected via a Zener diode ZD between the connection points of the voltage dividing resistors R 1 and R 2 , and a rear-stage transistor Tr 1 connected to the transistor Tr 1 in the rear stage. 1. It has a resistor R 5 connected to the connection point of the second rectifiers D 1 and D 2 , and a fifth capacitor C 6 that bypasses the subsequent transistor Tr 1 , and a third capacitor C 3 . The time constant of the first charging circuit A consisting of voltage dividing resistors R 1 and R 2 is different from that of the second charging circuit B comprising the fourth capacitor C 4 , the first charging circuit A and the level discriminator 7. greater than the time constant of and also the resistance
An input separation circuit for a switching regulator, characterized in that a time constant of a third charging circuit C consisting of R5 and a fifth capacitor C6 is larger than a time constant of the second charging circuit B.
JP9710082A 1982-06-07 1982-06-07 Input discriminating circuit of switching regulator Granted JPS58213317A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9710082A JPS58213317A (en) 1982-06-07 1982-06-07 Input discriminating circuit of switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9710082A JPS58213317A (en) 1982-06-07 1982-06-07 Input discriminating circuit of switching regulator

Publications (2)

Publication Number Publication Date
JPS58213317A JPS58213317A (en) 1983-12-12
JPH0221223B2 true JPH0221223B2 (en) 1990-05-14

Family

ID=14183193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9710082A Granted JPS58213317A (en) 1982-06-07 1982-06-07 Input discriminating circuit of switching regulator

Country Status (1)

Country Link
JP (1) JPS58213317A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041903Y2 (en) * 1978-07-05 1985-12-20 株式会社東芝 tableware rinsing device
JPS5746675A (en) * 1980-09-01 1982-03-17 Tdk Corp Power circuit

Also Published As

Publication number Publication date
JPS58213317A (en) 1983-12-12

Similar Documents

Publication Publication Date Title
US5287263A (en) Inrush current control circuit
JPH06274249A (en) Uninterruptible power supply system for backup
JPH11178333A (en) DC power supply
US5097402A (en) Dual mode power supply
US4574341A (en) Current supply apparatus for an A.C. consumer
JPH0767328A (en) Switching regulator power supply
US4234917A (en) Commutation failure detection and restoration for SCR frequency converters
JPH0221223B2 (en)
WO1987000702A1 (en) Stand-by power supply
US4177415A (en) Voltage regulator for use with a polyphase magneto generator
JPH08130839A (en) Automatic power supply switching device for battery-powerable electronic equipment
JPH08221141A (en) Power supply circuit
JPH11196529A (en) Power supply
CN101651418B (en) Method of controlling a rectifying bridge and a circuit for the control
JP2507757Y2 (en) Double voltage rectification automatic switching circuit
JPS62250876A (en) Voltage type inverter unit
JPS58144529A (en) Rush current suppressing circuit
JPH0417030B2 (en)
JP4201738B2 (en) Battery charger
JP4853253B2 (en) Power supply circuit with input disconnection detection function
JPH04368436A (en) Protective circuit for uninterruptible power supply system
JPH05316723A (en) Switching power supply
JP3226079B2 (en) Signal generation circuit
JPS5915263Y2 (en) frequency converter
KR0167175B1 (en) Automatic Power Switching Device of Traffic Signal Controller