JPH02212945A - ソフトウェア論理シミュレータ - Google Patents
ソフトウェア論理シミュレータInfo
- Publication number
- JPH02212945A JPH02212945A JP1034115A JP3411589A JPH02212945A JP H02212945 A JPH02212945 A JP H02212945A JP 1034115 A JP1034115 A JP 1034115A JP 3411589 A JP3411589 A JP 3411589A JP H02212945 A JPH02212945 A JP H02212945A
- Authority
- JP
- Japan
- Prior art keywords
- event
- evaluation
- propagation
- data
- logical function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はソフトウェア論理シミュレータに関し、特に論
理回路モデルのシミュレーシヨンを行うソフトウェア論
理シミュレータに関する。
理回路モデルのシミュレーシヨンを行うソフトウェア論
理シミュレータに関する。
従来、この種のソフトウェア論理シミュレータは、論理
関数の評価を行う論理関数評価手段と、イベント（信号
値の変化）評価およびイベント伝播ヲ行うイベント評価
およびイベント伝播手段とを逐次処理で実行していたく
例えば、ｒＶＬｓＩの設計■」、論理シミニレーシッン
、１９１〜２２０頁、岩波書店発行参照）。
関数の評価を行う論理関数評価手段と、イベント（信号
値の変化）評価およびイベント伝播ヲ行うイベント評価
およびイベント伝播手段とを逐次処理で実行していたく
例えば、ｒＶＬｓＩの設計■」、論理シミニレーシッン
、１９１〜２２０頁、岩波書店発行参照）。
（発明が解決しようとする課１１）
上述した従来のソフトウェア論理シミュレータは、論理
関数評価手段とイベント評価およびイベント伝播手段と
を逐次処理で実行しているので、大規模な論理回路モデ
ルに対して多大なシミニレーシッン時間を費やしている
という欠点がある。
関数評価手段とイベント評価およびイベント伝播手段と
を逐次処理で実行しているので、大規模な論理回路モデ
ルに対して多大なシミニレーシッン時間を費やしている
という欠点がある。
本発明の目的は、上述の点に鑑み、論理間数の評価とイ
ベント評価およびイベント伝播とを同時並列的に行うこ
とにより、大規模な論理回路モデルを高速でシミュレー
シヨンすることができるソフトウェア論理シミュレータ
を提供することにある。
ベント評価およびイベント伝播とを同時並列的に行うこ
とにより、大規模な論理回路モデルを高速でシミュレー
シヨンすることができるソフトウェア論理シミュレータ
を提供することにある。
本発明のソフトウェア論理シミュレータは、マルチプロ
セッサにおいて、論理関数の評価および論理間数評価デ
ータのプロセス間データ転送手段への転送を行う論理関
数評価プロセスと、イベント評価およびイベント伝播な
らびにイベント伝播データの前記プロセス間データ転送
手段への転送を行うイベント評価およびイベント伝播プ
ロセスと、前記論理関数評価プロセスと前記イベント評
価およびイベント伝播プロセスとの間のプロセス間デー
タ転送を行う前記プロセス間データ転送手段とを有する
。
セッサにおいて、論理関数の評価および論理間数評価デ
ータのプロセス間データ転送手段への転送を行う論理関
数評価プロセスと、イベント評価およびイベント伝播な
らびにイベント伝播データの前記プロセス間データ転送
手段への転送を行うイベント評価およびイベント伝播プ
ロセスと、前記論理関数評価プロセスと前記イベント評
価およびイベント伝播プロセスとの間のプロセス間デー
タ転送を行う前記プロセス間データ転送手段とを有する
。
本発明のソフトウェア論理シミュレータでは、論理間数
評価プロセスが論理関数の評価および論理関数評価デー
タのプロセス間データ転送手段への転送を行い、イベン
ト評価およびイベント伝播プロセスがイベント評価およ
びイベント伝播ならびにイベント伝播データのプロセス
間データ転送手段への転送を行い、プロセス間データ転
送手段が論理関数評価プロセスとイベント評価およびイ
ベント伝播プロセスとの間のプロセス間データ転送を行
う。
評価プロセスが論理関数の評価および論理関数評価デー
タのプロセス間データ転送手段への転送を行い、イベン
ト評価およびイベント伝播プロセスがイベント評価およ
びイベント伝播ならびにイベント伝播データのプロセス
間データ転送手段への転送を行い、プロセス間データ転
送手段が論理関数評価プロセスとイベント評価およびイ
ベント伝播プロセスとの間のプロセス間データ転送を行
う。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明のソフトウェア論理シミュレータの一
実施例の構成を示すブロック図である。
実施例の構成を示すブロック図である。
本実施例のソフトウェア論理シミュレータは、論理間数
評価プロセス１と、イベント評価およびイベント伝播プ
ロセス２と、プロセス間データ転送手段３とから構成さ
れている。
評価プロセス１と、イベント評価およびイベント伝播プ
ロセス２と、プロセス間データ転送手段３とから構成さ
れている。
論理関数評価プロセス１は、論理関数の評価終了時にプ
ロセス間データ転送手段３を用いて論理関数評価データ
ａをイベント伝播およびイベント伝ＰＩプロセス２に転
送する。
ロセス間データ転送手段３を用いて論理関数評価データ
ａをイベント伝播およびイベント伝ＰＩプロセス２に転
送する。
イベント評価およびイベント伝播プロセス２は、イベン
ト伝播終了時にプロセス間データ転送手段３を用いてイ
ベント伝播データｂを論理間数評価プロセス１に転送す
る。
ト伝播終了時にプロセス間データ転送手段３を用いてイ
ベント伝播データｂを論理間数評価プロセス１に転送す
る。
論理関数評価プロセス１とイベント評価およびイベント
伝播プロセス２とは、それぞれ汎用マルチプロセッサの
別プロセッサにて同時に実行可能であり、シミニレ−シ
ランの終了までそれぞれ実行を繰り返す。
伝播プロセス２とは、それぞれ汎用マルチプロセッサの
別プロセッサにて同時に実行可能であり、シミニレ−シ
ランの終了までそれぞれ実行を繰り返す。
次に、このように構成された本実施例のソフトウェア論
理シミュレータの動作について説明する。
理シミュレータの動作について説明する。
論理関数評価プロセス１は、入力状態値が変化した素子
の論理関数を評価した後に、論理関数評価データａをプ
ロセス間データ転送手段３に転送し、さらにイベント評
価およびイベント伝播プロセス２に割込み処理を起動さ
せる割込み処理シグナルＣを送る。
の論理関数を評価した後に、論理関数評価データａをプ
ロセス間データ転送手段３に転送し、さらにイベント評
価およびイベント伝播プロセス２に割込み処理を起動さ
せる割込み処理シグナルＣを送る。
イベント評価およびイベント伝播プロセス２は、論理関
数評価プロセスｌから割込み処理シグナルＣを受けたと
きに、プロセス間データ転送手段３から論理関数評価デ
ータａを受は取る割込み処理を起動する。
数評価プロセスｌから割込み処理シグナルＣを受けたと
きに、プロセス間データ転送手段３から論理関数評価デ
ータａを受は取る割込み処理を起動する。
論理関数評価プロセス１は、イベント評価およびイベン
ト伝播プロセス２に割込み処理シグナルＣを送った後に
、入力状態値が変化した次の素子の論理関数の評価を次
々と行い、シミュレーシヨンの終了まで繰り返す。
ト伝播プロセス２に割込み処理シグナルＣを送った後に
、入力状態値が変化した次の素子の論理関数の評価を次
々と行い、シミュレーシヨンの終了まで繰り返す。
イベント評価およびイベント伝播プロセス２は、論理関
数評価データａに対して出力状態値が変化したか否かを
評価し、出力状態値が変化した場合にはその素子のファ
ンアウト先にイベントを伝播させ、イベント伝播データ
ｂをプロセス間データ転送手段３に転送し、さらに論理
関数評価プロセス１に割込み処理を起動させる割込み処
理シグナルＣを送る。
数評価データａに対して出力状態値が変化したか否かを
評価し、出力状態値が変化した場合にはその素子のファ
ンアウト先にイベントを伝播させ、イベント伝播データ
ｂをプロセス間データ転送手段３に転送し、さらに論理
関数評価プロセス１に割込み処理を起動させる割込み処
理シグナルＣを送る。
論理関数評価プロセス１は、イベント評価およびイベン
ト伝播プロセス２から割込み処理シグナルＣを受けたと
きには、プロセス間データ転送手段３からイベント伝播
データｂを受は取る割込み処理を起動する。
ト伝播プロセス２から割込み処理シグナルＣを受けたと
きには、プロセス間データ転送手段３からイベント伝播
データｂを受は取る割込み処理を起動する。
イベント評価およびイベント伝播プロセス２は、論理関
数評価プロセス１に割込み処理シグナルＣを送った後に
、次の素子のイベント・評価を次々と行い、シミュレー
ションの終了まで操り返す。
数評価プロセス１に割込み処理シグナルＣを送った後に
、次の素子のイベント・評価を次々と行い、シミュレー
ションの終了まで操り返す。
第２図は、論理関数評価プロセス１とイベント評価およ
びイベント伝播プロセス２との時間的な動作関連の一例
を示す図である。Ｌ＋ 、Ｌｓ 、ＬｓおよびＬ４はそ
れぞれ１つの素子に対する論理関数の評価を表し、Ｅ、
、Ｅ！、Ｅ！およびＥ４はそれぞれ１つの素子に対する
イベン）評価およびイベント伝播を表す。
びイベント伝播プロセス２との時間的な動作関連の一例
を示す図である。Ｌ＋ 、Ｌｓ 、ＬｓおよびＬ４はそ
れぞれ１つの素子に対する論理関数の評価を表し、Ｅ、
、Ｅ！、Ｅ！およびＥ４はそれぞれ１つの素子に対する
イベン）評価およびイベント伝播を表す。
ある時刻１．において、論理関数評価プロセスｌは、入
力状態値が変化した最初の素子に対する論理関数の評価
り、を実行する。そして、ある別の時刻ｔ８において、
イベント評価およびイベント伝播プロセス２は、最初の
素子に対するイベント評価およびイベント伝ｔｌ Ｅ
ｌを実行し、論理関数評価プロセス１は、入力状態値が
変化した次の素子に対する論理関数の評価し２を同時並
列的に実行する。
力状態値が変化した最初の素子に対する論理関数の評価
り、を実行する。そして、ある別の時刻ｔ８において、
イベント評価およびイベント伝播プロセス２は、最初の
素子に対するイベント評価およびイベント伝ｔｌ Ｅ
ｌを実行し、論理関数評価プロセス１は、入力状態値が
変化した次の素子に対する論理関数の評価し２を同時並
列的に実行する。
このように、論理関数評価プロセス１とイベント評価お
よびイベント伝播プロセス２とは、それぞれ別ブロセフ
サにて同時並列的に実行され、シミュレータ１ンの終了
まで実行を繰り返す。
よびイベント伝播プロセス２とは、それぞれ別ブロセフ
サにて同時並列的に実行され、シミュレータ１ンの終了
まで実行を繰り返す。
［発明の効果］
以上説明したように本発明は、マルチプロセッサにおい
て論理関数評価プロセスとイベント評価およびイベント
伝搬プロセスとプロセス間データ転送手段とを設けたこ
とにより、論理関数の評価とイベント評価およびイベン
ト伝播とを同時並列的に行うことができ、大規模な論理
回路モデルでも高速にシミュレーションを行うことがで
きるという効果がある。
て論理関数評価プロセスとイベント評価およびイベント
伝搬プロセスとプロセス間データ転送手段とを設けたこ
とにより、論理関数の評価とイベント評価およびイベン
ト伝播とを同時並列的に行うことができ、大規模な論理
回路モデルでも高速にシミュレーションを行うことがで
きるという効果がある。
４、図面の１ｌｉＪｌ￥ｊな説明
第１図は本発明のソフトウェア論理シミエレタの一実施
例の構成を示すブロック図、第２図は第１図中の論理関
数評価プロセスとイベント評価およびイベント伝播プロ
セスとの時間的な動作関連の一例を示す図である。
例の構成を示すブロック図、第２図は第１図中の論理関
数評価プロセスとイベント評価およびイベント伝播プロ
セスとの時間的な動作関連の一例を示す図である。
図において、
Ｉ・・・論理関数評価プロセス、
２・・・イベント評価およびイベント伝播プロセス、
・プロセス間データ転送手段、
・論理関数評価データ、
・イベント伝播データ、
・割込み処理シグナル、
Ｌｔ、Ｌ３．Ｌ。
・論理関数評価、
Ｅ！ 、Ｅｓ 、Ｅａ
・・・イベント評価およびイベント伝播、ｔｌ。ｔ２
・・・時刻である。
・・・時刻である。
３ ・ ・
ａ 豐 −
ｂ ・ ・
Ｃ奮 φ
Ｌｌ＋
Ｅ。
Claims (1)
- 【特許請求の範囲】 マルチプロセッサにおいて、 論理関数の評価および論理関数評価データのプロセス間
データ転送手段への転送を行う論理関数評価プロセスと
、 イベント評価およびイベント伝播ならびにイベント伝播
データの前記プロセス間データ転送手段への転送を行う
イベント評価およびイベント伝播プロセスと、 前記論理関数評価プロセスと前記イベント評価およびイ
ベント伝播プロセスとの間のプロセス間データ転送を行
う前記プロセス間データ転送手段と、 を有することを特徴とするソフトウェア論理シミュレー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034115A JPH02212945A (ja) | 1989-02-14 | 1989-02-14 | ソフトウェア論理シミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034115A JPH02212945A (ja) | 1989-02-14 | 1989-02-14 | ソフトウェア論理シミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02212945A true JPH02212945A (ja) | 1990-08-24 |
Family
ID=12405263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1034115A Pending JPH02212945A (ja) | 1989-02-14 | 1989-02-14 | ソフトウェア論理シミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02212945A (ja) |
-
1989
- 1989-02-14 JP JP1034115A patent/JPH02212945A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546562A (en) | Method and apparatus to emulate VLSI circuits within a logic simulator | |
| JPS58222355A (ja) | 論理シミユレ−シヨン機械 | |
| JPS5948424B2 (ja) | 並列計算システム | |
| CN103927219A (zh) | 可重构专用处理器核的周期精确的仿真模型及其硬件架构 | |
| JPH04233040A (ja) | コンピュータプログラム実行シミュレーションシステム | |
| JPH02212945A (ja) | ソフトウェア論理シミュレータ | |
| JPS6141017B2 (ja) | ||
| Ly et al. | The challenges of using an embedded MPI for hardware-based processing nodes | |
| JP3212709B2 (ja) | ロジックシミュレーション装置 | |
| Wilson | Hardware/software selected cycle solution | |
| JP2001256048A (ja) | データ処理装置のシミュレーション | |
| CN105404752B (zh) | 一种事务级的系统芯片数据传输延迟判定系统 | |
| JP2590179B2 (ja) | 並列論理シミュレーション制御方式 | |
| JP2000194610A (ja) | システム分析のためにバス・ア―ビトレ―ション制御を使用する同期方法及び装置 | |
| JPS60173483A (ja) | 論理回路シミュレーション装置 | |
| Theodoropoulos | Distributed simulation of asynchronous hardware: the program driven synchronization protocol | |
| Yoshikawa et al. | A multi-microprocessor approach to a high-speed and low-cost continuous-system simulation | |
| JP2727615B2 (ja) | 論理シミュレーション装置 | |
| Theodoropoulos et al. | Building parallel distributed models for asynchronous computer architectures | |
| Gauthier et al. | Cycle-true simulation of the ST10 microcontroller including the core and the peripherals | |
| JPH02259843A (ja) | ソフトウェア論理シミュレーション方式 | |
| JPH0524546B2 (ja) | ||
| JP2609685B2 (ja) | リセット回路 | |
| JP2921087B2 (ja) | ハードウェアアクセラレータにおける実チップシミュレーション方式 | |
| JPS63288356A (ja) | 論理シミュレ−タ |