JPH02213132A - 集積回路デバイス金属化層のエッチング及び結果としてのデバイス - Google Patents
集積回路デバイス金属化層のエッチング及び結果としてのデバイスInfo
- Publication number
- JPH02213132A JPH02213132A JP1320416A JP32041689A JPH02213132A JP H02213132 A JPH02213132 A JP H02213132A JP 1320416 A JP1320416 A JP 1320416A JP 32041689 A JP32041689 A JP 32041689A JP H02213132 A JPH02213132 A JP H02213132A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- radiation
- essentially
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は金属層を含む半導体集積回路デバイスに関する
。
。
は、パターン化された金属化層あるいは膜を含み、これ
らパターンはデバイスを接続する働きをするいわゆるラ
ナー（ｒｕｎｎｅｒ）、並びに電気的な接点を提供する
ためのバンドを含む。少なくとも一部、これら層は誘電
体材料上に堆積され、そして、典型的には、これら材料
は、開口（ウィンドウ、ホール）を持ち、これを通じて
この金属化材料は半導体材料とコンタクトする。これら
開口が存在する場合、これら開口の金属による十分な充
填という問題のみならず、全体として十分に平坦な表面
を持つ金属堆積の製造の問題が存在する。この平坦さは
、その後のリソグラフィツク バターニング及びその後
の層の堆積に対して必要である。典型的には、これに関
しては、過剰の金属が堆積され、この堆積がエツチング
によって平坦化される。
らパターンはデバイスを接続する働きをするいわゆるラ
ナー（ｒｕｎｎｅｒ）、並びに電気的な接点を提供する
ためのバンドを含む。少なくとも一部、これら層は誘電
体材料上に堆積され、そして、典型的には、これら材料
は、開口（ウィンドウ、ホール）を持ち、これを通じて
この金属化材料は半導体材料とコンタクトする。これら
開口が存在する場合、これら開口の金属による十分な充
填という問題のみならず、全体として十分に平坦な表面
を持つ金属堆積の製造の問題が存在する。この平坦さは
、その後のリソグラフィツク バターニング及びその後
の層の堆積に対して必要である。典型的には、これに関
しては、過剰の金属が堆積され、この堆積がエツチング
によって平坦化される。
平坦化の多くのケースにおいて、堆積された金属層を全
であるいは殆ど全てエツチングする一方で、ホール内の
金属“プラグ（ｐｌｕｇ）”をエツチングされない状態
に留めることが要求される。これら平坦化エツチングは
、但し、金属の下側の材料を不注意に露出すること（バ
ンチ スルー、ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）を防止し
、また、ホール内に堆積された金属の除去を防止するた
めに、エツチング プロセスを制御することが必要とな
る。これらに関しては、例えば、Ｇ、Ｃ，スミス（Ｇ、
Ｃ，Ｓｍ１ｔｈ）によって、 二 ＩＢＥＥ ＶＬＳ
Ｉ マルチレベ止■及度秋ｍ闇金道■議事ｉｉ（ｐｒ
ｏｃｅｅａｉｎｇｓ。
であるいは殆ど全てエツチングする一方で、ホール内の
金属“プラグ（ｐｌｕｇ）”をエツチングされない状態
に留めることが要求される。これら平坦化エツチングは
、但し、金属の下側の材料を不注意に露出すること（バ
ンチ スルー、ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）を防止し
、また、ホール内に堆積された金属の除去を防止するた
めに、エツチング プロセスを制御することが必要とな
る。これらに関しては、例えば、Ｇ、Ｃ，スミス（Ｇ、
Ｃ，Ｓｍ１ｔｈ）によって、 二 ＩＢＥＥ ＶＬＳ
Ｉ マルチレベ止■及度秋ｍ闇金道■議事ｉｉ（ｐｒ
ｏｃｅｅａｉｎｇｓ。
５ｅｃｏｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ ［ＥＥＥ
ＶＬＳＩ Ｍｕｌｔｉｌｅｖｅｌｌｒ＋Ｌ ｅｒｃｏ
ｎｎｅｃｔ Ｃｏｎｆｅｒｅｎｃｅ） 、、サンタ ク
ララ（Ｓａｒ＋ｔａ Ｃ１ａｒａ） 、１９８５年、ペ
ージ３５０３５６に掲載の論文［現場堆積及びエッチ
バンクによるＣＶＤタングステン コンタクト プラグ
（ＣＶＤ Ｔｕｎｇｓｔｅｎ ＣｏｎＬａｃｔ Ｐｌｕ
ｇｓ ｂｙ Ｉｎ−５ｉｔｕ口ｅｐｏｓｉＬｉｏｎａｎ
ｄ Ｅｔｃｈ−ｂａｃｋ）、及びＲ，Ｊ、サイア（Ｒ，
Ｊ、 ５ａｔａ）らによって、ジ − ル オ エレ
クトロ ミカル ソサエティ；ソ ド スーサイエン
ス び−クノロジ−（Ｊｏｕｒｎａｌ ｏｆｔｈｅ Ｅ
ｌｅｃｔｒｏｃｈｅｍｆｃａｌ ５ｏｃｉｅｔｙ： ５
ｏｌＮｄ ５ｔａｔｅＳｃｉｅｎｃｅ ａｎｄ↑ｅｃｈ
ｎｏｌｏｇｙ） 、Ｖｏｌ、 ｔ ３５ （１９８Ｂ）
、ページ９３６−９４０に掲載の論文「マルチレベル
ＶＬＳ Ｉ金属化層内に使用される平坦化タングステン
プラグを形成するためのプラズマ エツチング法（Ｐ
ｌａｓｍａ Ｅｔｃｈｉｒ＋ｇ Ｍｅｔｈｏｄｓ ｆ
ｏｒ ｔｈｅ［’ｏｒ＋５ａｔｉｏｎ ｏｆ Ｐｌａｎ
ａｒｉｚｅｄ Ｔｕｎｇｓｔｅｎ Ｐｌｕｇｓ １Ｊｓ
ｅｄｉｎ ＭｕｌＬｉｌｅｖｅｌ ＶＬＳＩ Ｍｅｔａ
ｌＨｚａｔｉｏｎｓ）を参照すること。
ＶＬＳＩ Ｍｕｌｔｉｌｅｖｅｌｌｒ＋Ｌ ｅｒｃｏ
ｎｎｅｃｔ Ｃｏｎｆｅｒｅｎｃｅ） 、、サンタ ク
ララ（Ｓａｒ＋ｔａ Ｃ１ａｒａ） 、１９８５年、ペ
ージ３５０３５６に掲載の論文［現場堆積及びエッチ
バンクによるＣＶＤタングステン コンタクト プラグ
（ＣＶＤ Ｔｕｎｇｓｔｅｎ ＣｏｎＬａｃｔ Ｐｌｕ
ｇｓ ｂｙ Ｉｎ−５ｉｔｕ口ｅｐｏｓｉＬｉｏｎａｎ
ｄ Ｅｔｃｈ−ｂａｃｋ）、及びＲ，Ｊ、サイア（Ｒ，
Ｊ、 ５ａｔａ）らによって、ジ − ル オ エレ
クトロ ミカル ソサエティ；ソ ド スーサイエン
ス び−クノロジ−（Ｊｏｕｒｎａｌ ｏｆｔｈｅ Ｅ
ｌｅｃｔｒｏｃｈｅｍｆｃａｌ ５ｏｃｉｅｔｙ： ５
ｏｌＮｄ ５ｔａｔｅＳｃｉｅｎｃｅ ａｎｄ↑ｅｃｈ
ｎｏｌｏｇｙ） 、Ｖｏｌ、 ｔ ３５ （１９８Ｂ）
、ページ９３６−９４０に掲載の論文「マルチレベル
ＶＬＳ Ｉ金属化層内に使用される平坦化タングステン
プラグを形成するためのプラズマ エツチング法（Ｐ
ｌａｓｍａ Ｅｔｃｈｉｒ＋ｇ Ｍｅｔｈｏｄｓ ｆ
ｏｒ ｔｈｅ［’ｏｒ＋５ａｔｉｏｎ ｏｆ Ｐｌａｎ
ａｒｉｚｅｄ Ｔｕｎｇｓｔｅｎ Ｐｌｕｇｓ １Ｊｓ
ｅｄｉｎ ＭｕｌＬｉｌｅｖｅｌ ＶＬＳＩ Ｍｅｔａ
ｌＨｚａｔｉｏｎｓ）を参照すること。
エツチングの進行を半導体及び誘電体層のケースにおけ
るような確立された方法に類似する方法にて、つまり、
エツチング中の表面から反射される光線を監視すること
によって監視することが可能である。（これに間しては
、例えば、Ｓ、Ｍ。
るような確立された方法に類似する方法にて、つまり、
エツチング中の表面から反射される光線を監視すること
によって監視することが可能である。（これに間しては
、例えば、Ｓ、Ｍ。
スゼ（Ｓ、Ｍ、 ５ｚｅ）による著書、ＶＬＳ Ｉ−ク
ノロジ−（ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ）、第二版
、マグロ−ヒル、１９８８年、ページ２２１、並びに１
９８４年７月３１日付でＣ，Ｒ，スゼマンダ（Ｃ，Ｒ，
Ｓｚｍａｎｄａ）に交付された合衆国特許第４，４６２
．８６０号を参照すること、）この監視は、エツチング
されている表面から反射される光線と下側の基準表面か
ら反射される光線との間の光学干渉に基づくため、層材
料の十分な透過性が要求され、金属層は、これらが高い
反射率及び不透明性を持つため、この監視には適当でな
いと考えられてきた。
ノロジ−（ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ）、第二版
、マグロ−ヒル、１９８８年、ページ２２１、並びに１
９８４年７月３１日付でＣ，Ｒ，スゼマンダ（Ｃ，Ｒ，
Ｓｚｍａｎｄａ）に交付された合衆国特許第４，４６２
．８６０号を参照すること、）この監視は、エツチング
されている表面から反射される光線と下側の基準表面か
ら反射される光線との間の光学干渉に基づくため、層材
料の十分な透過性が要求され、金属層は、これらが高い
反射率及び不透明性を持つため、この監視には適当でな
いと考えられてきた。
発明の要旨
本発明は、半導体集積デバイスの製造において、金属層
のエツチングの進行の光学的監視を可能とするが、これ
は、これら層を多層構造にすることによって行なわれる
。好ましい多層構造は、層の堆積の際に、例えば、主金
属材料と異なる材料の下位層を周期的に含めることによ
って得られる。
のエツチングの進行の光学的監視を可能とするが、これ
は、これら層を多層構造にすることによって行なわれる
。好ましい多層構造は、層の堆積の際に、例えば、主金
属材料と異なる材料の下位層を周期的に含めることによ
って得られる。
この構造は、均質あるいは本質的に均質な材料内の形態
の変化に基づいて得ることもできる。
の変化に基づいて得ることもできる。
エツチングが適当な周波数成分を持つ可視あるいは不可
視電磁放射線をエツチングされている層に照射した状態
で進行される。この目的に対しては、レーザー光源が特
に好ましいと考えられる。
視電磁放射線をエツチングされている層に照射した状態
で進行される。この目的に対しては、レーザー光源が特
に好ましいと考えられる。
エツチング中の層から反射される（あるいは伝送される
）放射線の変動、例えば、典型的には、強度の変動が監
視され、この変動が堆積された構造を通じてのエツチン
グの進行と関連付けられる。
）放射線の変動、例えば、典型的には、強度の変動が監
視され、この変動が堆積された構造を通じてのエツチン
グの進行と関連付けられる。
監視は、典型的には、電気信号を生成する光学センサー
の使用を含み、この信号が自動デバイス製造設備内のコ
ンピューター制御の下でセンターデバイスによって受信
される。
の使用を含み、この信号が自動デバイス製造設備内のコ
ンピューター制御の下でセンターデバイスによって受信
される。
詳細な説明
第１図には、基板ｌＯ、フィールド酸化物層１１、ポリ
シリコン層１２、チタン ケイ化物１１１３、二酸化シ
リコン層１４、チタン タングステン層１５、及び下位
層１−７から成るタングステン層１６が示される。ここ
で、この下位層の数は、より一般的には、要求される全
体としての層の厚さを達成するために選択される。
シリコン層１２、チタン ケイ化物１１１３、二酸化シ
リコン層１４、チタン タングステン層１５、及び下位
層１−７から成るタングステン層１６が示される。ここ
で、この下位層の数は、より一般的には、要求される全
体としての層の厚さを達成するために選択される。
第２図は、第１図の構造と殆ど類憤するが、層１６のバ
ルクがエツチングによって除去され、残った下位層１の
厚さを持つ平坦化された表面が残されたところが示され
る。
ルクがエツチングによって除去され、残った下位層１の
厚さを持つ平坦化された表面が残されたところが示され
る。
第３図は第２図の構造を示すが、ここでは、タングステ
ン層１６の上に追加のアルミニウム層１７が堆積され、
このアルミニウム層１７の上にフォトレジスト１ｉｆ１
８が堆積される。この結合された層１７．１６、及び１
５は、例えば、スパッターエツチングによってパターン
エツチングされる。
ン層１６の上に追加のアルミニウム層１７が堆積され、
このアルミニウム層１７の上にフォトレジスト１ｉｆ１
８が堆積される。この結合された層１７．１６、及び１
５は、例えば、スパッターエツチングによってパターン
エツチングされる。
第４図は本発明の好ましい実施態様に従って一例として
処理する際に得られるいわゆるレーザートレースを示す
が、これは反射されたレーザー光線の強度をエツチング
の際の時間の関数としてグラフ的に示す。／１Ｉ１６の
下位層構造（第１図における下位層ｌ−７）のために、
エツチングの際のレーザー トレースは、エツチング除
去されたバルク下位層材料の反射率とこれら下位層の境
界の所の反射率との差と関連する反射光線の強度のピー
ク及び谷を与える。ピークあるいは谷を数えることによ
って、下位層の除去の進行を追跡することが可能であり
、所定の数の下位層の除去の後にエツチングを終端する
ことが可能になる。例えば、エツチングを誘電体上に一
つの下位層が残った所で停止することが可能となる。
処理する際に得られるいわゆるレーザートレースを示す
が、これは反射されたレーザー光線の強度をエツチング
の際の時間の関数としてグラフ的に示す。／１Ｉ１６の
下位層構造（第１図における下位層ｌ−７）のために、
エツチングの際のレーザー トレースは、エツチング除
去されたバルク下位層材料の反射率とこれら下位層の境
界の所の反射率との差と関連する反射光線の強度のピー
ク及び谷を与える。ピークあるいは谷を数えることによ
って、下位層の除去の進行を追跡することが可能であり
、所定の数の下位層の除去の後にエツチングを終端する
ことが可能になる。例えば、エツチングを誘電体上に一
つの下位層が残った所で停止することが可能となる。
この監視は、エツチングの過程における露出された異な
る材料とともに変化する反射率の観察として理解できる
が、他の物理効果に基づく光学的監視も排除されるもの
ではない。例えば、反射率の差は層状化された顆粒構造
を持つ化学的に本質的に均質の材料内においても起こる
。これは、再結晶界面はエツチングによって露出された
中間表面よりも滑らかな傾向を持つためである。再結晶
層状構造を製造するための好ましい方法に関しては、上
に述べ、ここにも参照の目的で導入されている特許を参
照すること。また、監視は、他の放射属性、例えば、偏
光でもよく、そして、特に本質的に一定の厚さを持つ多
層構造の場合は、光学干渉パターンあるいは“フリンジ
”を観察することができる。
る材料とともに変化する反射率の観察として理解できる
が、他の物理効果に基づく光学的監視も排除されるもの
ではない。例えば、反射率の差は層状化された顆粒構造
を持つ化学的に本質的に均質の材料内においても起こる
。これは、再結晶界面はエツチングによって露出された
中間表面よりも滑らかな傾向を持つためである。再結晶
層状構造を製造するための好ましい方法に関しては、上
に述べ、ここにも参照の目的で導入されている特許を参
照すること。また、監視は、他の放射属性、例えば、偏
光でもよく、そして、特に本質的に一定の厚さを持つ多
層構造の場合は、光学干渉パターンあるいは“フリンジ
”を観察することができる。
上に説明のように、本発明の好ましい処理方法はＭＯＳ
デバイスの製造に有効であるが、本発明のその他のデバ
イス及びデバイス構造への適用も排除されるものではな
い。例えば、三次元構造を持つデバイスが半導体及び誘
電体材料によって分離される複数の金属層を持ち、本発
明による好ましい処理方法をこれらの任意のあるいは全
ての層に適用することも考えられる。また、タングステ
ンは少なくとも誘電体上への直接の堆積に対しては非常
に重要な金属層材料であるが、本発明の好ましい処理方
法は他のタイプの金属層、例えば、半導体集積回路の製
造において使用されるアルミニウム、チタン、タンタル
、コバルト及びモリブデンの層に対しても通用が可能で
あり、また合金及び異なる組成を持つ下位層の使用も排
除されるものではない。また、半導体デバイスは必ずし
もシリコン ベースである必要はなく、本発明による好
ましい処理方法は、例えば、第ｍ−ｖ族及び第ｎ−ｘ＋
族の材料をベースとする複合半導体デバイス内の金属層
にも適用できるものである。
デバイスの製造に有効であるが、本発明のその他のデバ
イス及びデバイス構造への適用も排除されるものではな
い。例えば、三次元構造を持つデバイスが半導体及び誘
電体材料によって分離される複数の金属層を持ち、本発
明による好ましい処理方法をこれらの任意のあるいは全
ての層に適用することも考えられる。また、タングステ
ンは少なくとも誘電体上への直接の堆積に対しては非常
に重要な金属層材料であるが、本発明の好ましい処理方
法は他のタイプの金属層、例えば、半導体集積回路の製
造において使用されるアルミニウム、チタン、タンタル
、コバルト及びモリブデンの層に対しても通用が可能で
あり、また合金及び異なる組成を持つ下位層の使用も排
除されるものではない。また、半導体デバイスは必ずし
もシリコン ベースである必要はなく、本発明による好
ましい処理方法は、例えば、第ｍ−ｖ族及び第ｎ−ｘ＋
族の材料をベースとする複合半導体デバイス内の金属層
にも適用できるものである。
第１図は本発明による好ましい処理の前のＭＯ８集積回
路デバイスを簡略的に示す図；第２図は本発明の一例と
しての処理の後の第１図のデバイスを簡略的に示す図； 第３図はさらに層を堆積し、エツチングした後の第２図
のデバイスを簡略的に示す図；第４図は本発明による好
ましい処理を受けている最中の金属層構造から反射され
る光線の強度をグラフ的に示す図である。 （主要部を表わす符号の説明） １−７・・・下位層 １０・・・基板 １１・・・フィールド酸化物層 １２・・・ポリシリコン層 １３・・・チタンケイ化物層 １４・・・二酸化シリコン層 工５・・・チタンタングステン層 １６・・・タングステン層
路デバイスを簡略的に示す図；第２図は本発明の一例と
しての処理の後の第１図のデバイスを簡略的に示す図； 第３図はさらに層を堆積し、エツチングした後の第２図
のデバイスを簡略的に示す図；第４図は本発明による好
ましい処理を受けている最中の金属層構造から反射され
る光線の強度をグラフ的に示す図である。 （主要部を表わす符号の説明） １−７・・・下位層 １０・・・基板 １１・・・フィールド酸化物層 １２・・・ポリシリコン層 １３・・・チタンケイ化物層 １４・・・二酸化シリコン層 工５・・・チタンタングステン層 １６・・・タングステン層
Claims (1)
- 【特許請求の範囲】 １、支持された金属化層を含む半導体集積回路デバイス
を製造するための方法において、該方法が、 多層化された構造を持つ第一の金属の層を 堆積するステップ、 該層の少なくとも一部分を、該部分の下位 領域を電磁放射に露出した状態でエッチング剤に晒すス
テップ、及び 該電磁放射への露出に応答して該構造から 放射される電磁放射を監視するステップを含むことを特
徴とする方法。 ２、請求項１に記載の方法において、該構造からの放射
が該構造によって反射されたものであることを特徴とす
る方法。 ３、請求項１に記載の方法において、該放射が該構造に
よって伝送されたものであることを特徴とする方法。 ４、請求項１に記載の方法において、該構造からの放射
の強度の変動が監視されることを特徴とする方法。 ５、請求項１に記載の方法において、該エッチング剤へ
の露出が該構造からの放射の変動に基づいて中断される
ことを特徴とする方法。 ６、請求項５に記載の方法において、該露出が該構造の
所定の数の下位層が本質的にエッチングされない状態に
残されるように中断されることを特徴とする方法。 ７、請求項６に記載の方法において、該構造の厳密に一
つの下位層が本質的にエッチングされない状態に留めら
れることを特徴とする方法。 ８、請求項５に記載の方法において、結果として本質的
に平坦な食刻表面が得られることを特徴とする方法。 ９、請求項１に記載の方法において、該電磁放射がレー
ザーによって生成されることを特徴とする方法。 １０、請求項１に記載の方法において、該多層構造の下
位層が実質的に同一の厚さを持つことを特徴とする方法
。 １１、請求項１に記載の方法において、該多層構造が異
なる組成を持つ層から成ることを特徴とする方法。 １２、請求項１に記載の方法において、該多層構造が再
結晶下位層から成ることを特徴とする方法。 １３、請求項１に記載の方法において、該金属層をパタ
ーン化するステップがさらに含まれることを特徴とする
方法。 １４、請求項１３に記載の方法において、該パターニン
グがフォトリソグラフイック手段によることを特徴とす
る方法。 １５、請求項１に記載の方法において、該金属が本質的
にタングステンから成ることを特徴とする方法。 １６、請求項１に記載の方法において、該金属が本質的
にアルミニウムから成ることを特徴とする方法。 １７、請求項１に記載の方法において、該層のエッチン
グ剤への露出の後に追加の金属層を堆積するステップが
さらに含まれることを特徴とする方法。 １８、請求項１７に記載の方法において、該追加の金属
が該第一の金属と異なることを特徴とする方法。 １９、請求項１７に記載の方法において、該第一の金属
が本質的にタングステンから成り、該追加の金属が本質
的にアルミニウムから成ることを特徴とする方法。 ２０、支持された金属化層（例えば、１６）を持つ半導
体集積回路デバイスにおいて、該金属化層が多層構造（
例えば、１−７）を持ち、該金属化層の一部分が該金属
化層の少なくとも一つの下位層が本質的にエッチングさ
れない状態に残されるようにエッチングにより除去され
ることを特徴とするデバイス。 ２１、請求項２０に記載のデバイスにおいて、該金属化
層（例えば、１６）が相互接続のためにパターン化され
ることを特徴とするデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US28311088A | 1988-12-09 | 1988-12-09 | |
| US283,110 | 1988-12-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02213132A true JPH02213132A (ja) | 1990-08-24 |
Family
ID=23084565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1320416A Pending JPH02213132A (ja) | 1988-12-09 | 1989-12-08 | 集積回路デバイス金属化層のエッチング及び結果としてのデバイス |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0372836A3 (ja) |
| JP (1) | JPH02213132A (ja) |
| KR (1) | KR900010938A (ja) |
| CA (1) | CA2004281A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028242A (ja) * | 2015-07-16 | 2017-02-02 | 株式会社東芝 | 集積回路装置の製造装置、集積回路装置の製造方法及び集積回路装置の製造プログラム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU6342099A (en) | 1998-11-04 | 2000-05-22 | Montell Technology Company B.V. | Components and catalysts for the polymerization of olefins |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54106172A (en) * | 1978-02-09 | 1979-08-20 | Toshiba Corp | Forming method of semiconductor element electrode |
| JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4617193A (en) * | 1983-06-16 | 1986-10-14 | Digital Equipment Corporation | Planar interconnect for integrated circuits |
| US4666737A (en) * | 1986-02-11 | 1987-05-19 | Harris Corporation | Via metallization using metal fillets |
| JP2585064B2 (ja) * | 1987-06-12 | 1997-02-26 | ヒューレット・パッカード・カンパニー | タングステン構造形成方法 |
-
1989
- 1989-11-30 EP EP19890312502 patent/EP0372836A3/en not_active Withdrawn
- 1989-11-30 CA CA002004281A patent/CA2004281A1/en not_active Abandoned
- 1989-12-06 KR KR1019890018012A patent/KR900010938A/ko not_active Ceased
- 1989-12-08 JP JP1320416A patent/JPH02213132A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54106172A (en) * | 1978-02-09 | 1979-08-20 | Toshiba Corp | Forming method of semiconductor element electrode |
| JPS63205951A (ja) * | 1987-02-19 | 1988-08-25 | アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド | 安定な低抵抗コンタクト |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028242A (ja) * | 2015-07-16 | 2017-02-02 | 株式会社東芝 | 集積回路装置の製造装置、集積回路装置の製造方法及び集積回路装置の製造プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900010938A (ko) | 1990-07-11 |
| CA2004281A1 (en) | 1990-06-09 |
| EP0372836A2 (en) | 1990-06-13 |
| EP0372836A3 (en) | 1991-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6042999A (en) | Robust dual damascene process | |
| US6448176B1 (en) | Dual damascene processing for semiconductor chip interconnects | |
| US5882999A (en) | Process for metallization of an insulation layer | |
| JPS60130144A (ja) | 相互接続用スタツド構造体形成方法 | |
| EP0455032A2 (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| US7052621B2 (en) | Bilayered metal hardmasks for use in Dual Damascene etch schemes | |
| US5393700A (en) | Methods to fabricate large highly reflective metal reflector plates for applications in game chips or similar virtual image projection use | |
| US6753617B2 (en) | Method for improving a stepper signal in a planarized surface over alignment topography | |
| US6169029B1 (en) | Method of solving metal stringer problem which is induced by the product of tin and organic ARC reaction | |
| JPH02213132A (ja) | 集積回路デバイス金属化層のエッチング及び結果としてのデバイス | |
| US5795825A (en) | Connection layer forming method | |
| US6033986A (en) | Semiconductor device having an anti- reflective film on an interconnect line and a method for manufacturing the same | |
| JP2932488B2 (ja) | ドライエッチング方法 | |
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| US20050059255A1 (en) | Wafer processing techniques with enhanced alignment | |
| US6833232B2 (en) | Micro-pattern forming method for semiconductor device | |
| US6177337B1 (en) | Method of reducing metal voids in semiconductor device interconnection | |
| JPH01266746A (ja) | 半導体装置 | |
| JPH05114558A (ja) | 半導体装置の製造方法 | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| JP2569709B2 (ja) | 配線の形成方法 | |
| KR0179564B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPS58200557A (ja) | 多層配線の形成方法 | |
| JPS6410096B2 (ja) |