JPS6410096B2 - - Google Patents
Info
- Publication number
- JPS6410096B2 JPS6410096B2 JP13380080A JP13380080A JPS6410096B2 JP S6410096 B2 JPS6410096 B2 JP S6410096B2 JP 13380080 A JP13380080 A JP 13380080A JP 13380080 A JP13380080 A JP 13380080A JP S6410096 B2 JPS6410096 B2 JP S6410096B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- wiring body
- sidewalls
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に下
層配線体の肩部における上層配線体の断線を防止
する方法に関する。
層配線体の肩部における上層配線体の断線を防止
する方法に関する。
LSI，超LSI等微細パターンを高密度に配設す
る半導体装置の配線は、幅の狭い配線体を微小間
隔でしかも多層化して形成される。そのため半導
体基板上に被着したアルミニウム（Al）等の金
属膜をパターニングするのに、垂直にエツチング
することのできるリアリテイブ・イオン・エツチ
ング法が用いられる。
る半導体装置の配線は、幅の狭い配線体を微小間
隔でしかも多層化して形成される。そのため半導
体基板上に被着したアルミニウム（Al）等の金
属膜をパターニングするのに、垂直にエツチング
することのできるリアリテイブ・イオン・エツチ
ング法が用いられる。
リアクテイブ・イオン・エツチング法はサイ
ド・エツチングを殆んど生じないので、これを用
いて形成した配線体の壁面はほぼ垂直となり、従
つて所望のパターンを精度良く形成できる。
ド・エツチングを殆んど生じないので、これを用
いて形成した配線体の壁面はほぼ垂直となり、従
つて所望のパターンを精度良く形成できる。
その反面配線体の肩部はほぼ直角となるため、
この上に絶縁膜を被覆し、更にその上に上層配線
体を形成した場合に、上述の配線体肩部における
段差のため上層配線体の断線を生じやすい。
この上に絶縁膜を被覆し、更にその上に上層配線
体を形成した場合に、上述の配線体肩部における
段差のため上層配線体の断線を生じやすい。
本発明の目的はパターニングの精度を損なうこ
となく、配線体の肩部をなだらかにし得る半導体
装置の製造方法を提供することにある。
となく、配線体の肩部をなだらかにし得る半導体
装置の製造方法を提供することにある。
本発明の特徴は、半導体基板表面に金属膜を被
着し、該金属膜を所定のパターンに従つて選択的
に除去して側壁が基板に略垂直な断面形状を有す
るように金属膜パターンを形成し、該金属膜パタ
ーンに不活性ガスイオンの衝撃を加えて、該側壁
の頂部の角の金属原子を該側壁に沿つて落下させ
て側壁底部の該基板上に堆積させる工程を含むこ
とにある。
着し、該金属膜を所定のパターンに従つて選択的
に除去して側壁が基板に略垂直な断面形状を有す
るように金属膜パターンを形成し、該金属膜パタ
ーンに不活性ガスイオンの衝撃を加えて、該側壁
の頂部の角の金属原子を該側壁に沿つて落下させ
て側壁底部の該基板上に堆積させる工程を含むこ
とにある。
以下本発明の一実施例を図面を用いて説明す
る。
る。
第１図は本発明の一実施例を工程の順に示す要
部断面図である。先ず同図ａに示すようにシリコ
ン基板１表面を被覆する二酸化シリコン（SiO2）
膜２上にアルミニウム（Al）のような金属を蒸
着法またはスパツタリング法により被着してAl
膜３を形成し、更にその上に所定のパターンに従
つてホトレジスト膜４を選択的に形成する。
部断面図である。先ず同図ａに示すようにシリコ
ン基板１表面を被覆する二酸化シリコン（SiO2）
膜２上にアルミニウム（Al）のような金属を蒸
着法またはスパツタリング法により被着してAl
膜３を形成し、更にその上に所定のパターンに従
つてホトレジスト膜４を選択的に形成する。
次に同図ｂに示すように上記ホトレジスト膜を
マスクとするリアクテイブ・イオン・エツチング
によりAl膜３を選択的に除去してAl配線体３′を
形成し、ホトレジスト膜４を除去する。ここまで
の工程は通常の工程に従つて進めてよい。
マスクとするリアクテイブ・イオン・エツチング
によりAl膜３を選択的に除去してAl配線体３′を
形成し、ホトレジスト膜４を除去する。ここまで
の工程は通常の工程に従つて進めてよい。
次にスパツタエツチング装置或いはイオンミリ
ング装置等を用いて、上記シリコン基板１の表面
にほぼ垂直に不活性ガスイオンを照射する。例え
ば平行平板電極のスパツタエツチング装置を用
い、圧力が約２×10-4〔Torr〕のアルゴン（Ar）
雰囲気にて、13.56MHzの高周波電力を加え、電
流を凡そ0.5〔ｍＡ／cm3〕流す。このようにするこ
とにより同図ｃに示すようにシリコン基板１表面
にほぼ垂直にAr+イオン５が照射され、Al配線体
３′はAr+イオン衝撃を受けて肩部６のAl粒子
（または原子）が下方にずり落ちて図示の如く肩
部６がなだらかになる。このAl粒子（または原
子）のずり落ちる量即ち変形させる度合はイオン
照射時間を調節することにより制御できる。本実
施例ではAl配線体３′の始めの寸法を厚さ約１
〔μｍ〕、幅を約２〔μｍ〕に形成しておき、イオ
ン照射後に幅が約2.6〔μｍ〕即ち片側凡そ0.3〔μ
ｍ〕づつずり落ちるように制御した。このように
して肩部６がなだらかに形成されたAl配線体
３″が得られた。
ング装置等を用いて、上記シリコン基板１の表面
にほぼ垂直に不活性ガスイオンを照射する。例え
ば平行平板電極のスパツタエツチング装置を用
い、圧力が約２×10-4〔Torr〕のアルゴン（Ar）
雰囲気にて、13.56MHzの高周波電力を加え、電
流を凡そ0.5〔ｍＡ／cm3〕流す。このようにするこ
とにより同図ｃに示すようにシリコン基板１表面
にほぼ垂直にAr+イオン５が照射され、Al配線体
３′はAr+イオン衝撃を受けて肩部６のAl粒子
（または原子）が下方にずり落ちて図示の如く肩
部６がなだらかになる。このAl粒子（または原
子）のずり落ちる量即ち変形させる度合はイオン
照射時間を調節することにより制御できる。本実
施例ではAl配線体３′の始めの寸法を厚さ約１
〔μｍ〕、幅を約２〔μｍ〕に形成しておき、イオ
ン照射後に幅が約2.6〔μｍ〕即ち片側凡そ0.3〔μ
ｍ〕づつずり落ちるように制御した。このように
して肩部６がなだらかに形成されたAl配線体
３″が得られた。
なお上記工程において雰囲気はArに限定され
るものではないが、SiO2膜２に損傷を与えない
ため、非リアクテイブの状態とすることが必要
で、それには反応性を持たない不活性ガスを用い
る。
るものではないが、SiO2膜２に損傷を与えない
ため、非リアクテイブの状態とすることが必要
で、それには反応性を持たない不活性ガスを用い
る。
このあとは通常の工程に従つて進めて良く、即
ち同図ｄに示すように、Al配線体３″表面を含む
シリコン基板１上にリンシリケート・ガラス
（PSG）層のような絶縁膜７を形成し、その上に
Al等よりなる上層配線体８を形成する。このよ
うにして本発明に係る多層配線を有する半導体装
置が完成する。
ち同図ｄに示すように、Al配線体３″表面を含む
シリコン基板１上にリンシリケート・ガラス
（PSG）層のような絶縁膜７を形成し、その上に
Al等よりなる上層配線体８を形成する。このよ
うにして本発明に係る多層配線を有する半導体装
置が完成する。
本発明は上記一実施例に示した二層配線のみな
らず３層以上の多層配線を形成する場合にも勿論
適用し得る。
らず３層以上の多層配線を形成する場合にも勿論
適用し得る。
また配線体材料もAlに限定されるものではな
く、モリブデン、タングステン、銅又はそれらの
シリサイドでもよい。
く、モリブデン、タングステン、銅又はそれらの
シリサイドでもよい。
以上説明したごとく本発明によれば配線体の肩
部をなだらかなものとすることができ、従つてこ
れを用いて形成した多層配線においては上層配線
体の断線を生じることがない。
部をなだらかなものとすることができ、従つてこ
れを用いて形成した多層配線においては上層配線
体の断線を生じることがない。
第１図は本発明の一実施例を示す要部断面図で
ある。 図において、１は半導体基板、３は金属膜、
３′，３″は金属配線体、５はイオン流、６は肩部
を示す。
ある。 図において、１は半導体基板、３は金属膜、
３′，３″は金属配線体、５はイオン流、６は肩部
を示す。
Claims (1)
- １ 半導体基板表面に金属膜を被着し、該金属膜
を所定のパターンに従つて選択的に除去して側壁
が基板に略垂直な断面形状を有するように金属膜
パターンを形成し、該金属膜パターンに不活性ガ
スイオンの衝撃を加えて、該側壁の頂部の角の金
属原子を該側壁に沿つて落下させて該側壁底部の
該基板上に堆積させる工程を含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13380080A JPS5759355A (en) | 1980-09-26 | 1980-09-26 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13380080A JPS5759355A (en) | 1980-09-26 | 1980-09-26 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5759355A JPS5759355A (en) | 1982-04-09 |
| JPS6410096B2 true JPS6410096B2 (ja) | 1989-02-21 |
Family
ID=15113316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13380080A Granted JPS5759355A (en) | 1980-09-26 | 1980-09-26 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5759355A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4569708A (en) * | 1984-07-16 | 1986-02-11 | Shinko Kosen Kogyo Kabushiki Kaisha | Method for covering cables with sheaths for corrosion protection and/or aesthetics |
| JPS6281065A (ja) * | 1985-10-04 | 1987-04-14 | Hosiden Electronics Co Ltd | 薄膜トランジスタ |
| JPS6280626A (ja) * | 1985-10-04 | 1987-04-14 | Hosiden Electronics Co Ltd | 液晶表示素子 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7701559A (nl) * | 1977-02-15 | 1978-08-17 | Philips Nv | Het maken van schuine hellingen aan metaal- patronen, alsmede substraat voor een geinte- greerde schakeling voorzien van een dergelijk patroon. |
-
1980
- 1980-09-26 JP JP13380080A patent/JPS5759355A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5759355A (en) | 1982-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4460434A (en) | Method for planarizing patterned surfaces | |
| JPS6410096B2 (ja) | ||
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JPS62242337A (ja) | 多層配線用金属膜の形成方法 | |
| JPS6035825B2 (ja) | 半導体装置の製造方法 | |
| JPH0265256A (ja) | 半導体装置の製造方法 | |
| JP7418306B2 (ja) | パターン形成方法 | |
| JP3252014B2 (ja) | 半導体集積回路の製造方法 | |
| JPS62222657A (ja) | 導体配線およびその形成方法 | |
| JPS63307739A (ja) | 半導体装置の製造方法 | |
| JPH05343514A (ja) | 第１材料層に狭い溝を形成する方法 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH0423322A (ja) | 半導体装置の製造方法 | |
| JPS6237386B2 (ja) | ||
| KR100617044B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS62203350A (ja) | 導体パタ−ンの作製方法 | |
| JPH01255247A (ja) | 金属配線パターン形成方法 | |
| JPH0338825A (ja) | ドライエッチング方法 | |
| JPS5969930A (ja) | 半導体装置の製造方法 | |
| JPS63945B2 (ja) | ||
| JPH02213132A (ja) | 集積回路デバイス金属化層のエッチング及び結果としてのデバイス | |
| JPH01207949A (ja) | 集積回路装置の電極形成法 | |
| JPH0666303B2 (ja) | 反応性イオンエツチングパタ−ン形成方法 | |
| JPH0290526A (ja) | 半導体装置の製造方法 | |
| JPH04133426A (ja) | 半導体装置の製造方法 |