JPH02213217A

JPH02213217A - カウンタ装置

Info

Publication number: JPH02213217A
Application number: JP1031185A
Authority: JP
Inventors: Masahiko Matsumoto; 松本　政彦; Keisuke Tanaka; 啓介田中
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-02-13
Filing date: 1989-02-13
Publication date: 1990-08-24
Anticipated expiration: 2012-08-13
Also published as: JP2641066B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ビデオテープレコーダのＶＨＳインデックス
サーチシステム等に使用される。パルスデューティ判別
機能を有するカウンタ装置に関する。

（従来の技術）近年、ビデオテープレコーダの高機能化に伴ない、ビデ
オテープの頭出し機能を有するＶＨＳインデックスサー
チシステムの開発が要望されている。

第３図は従来のカウンタ装置のブロックを示している。

第３図において、３１はプリセッタブルカウンタ回路、
３２はカウントクロック信号、３３はオーバーフロー信
号、３４はプリセッタブルレジスタ回路、３５はプリセ
ッタブルカウンタデータ、３６はプリセッタブルレジス
タデータ、３７は比較回路。

３８は出力信号である。

次に上記従来例の動作について説明する。まず。

プリセッタブルカウンタ回路３１に任意のデータを設定
し、カウントクロック信号３２をカウントし。

オーバーフローすると、オーバーフロー信号３３を出力
する基本的なカウンタ機能を有している。また、プリセ
ッタブルレジスタ回路３４に任意のデータを設定し、プ
リセッタブルカウンタデータ３５とプリセッタブルレジ
スタデータの大小関係により、電圧ハイレベル、電圧ロ
ウレベルを出力する比較回路３７を用いることで、前記
プリセッタブルカウンタ回路がオーバーフローするまで
の期間を周期として１次式で与えられるパルスデューテ
ィ比を出力信号から得ることができ、カウンタ機能をパ
ルス幅変＠（以下、ＰＷＭという）出力機能を有してい
る。

（発明が解決しようとする課題）しかしながら、上記従来のカウンタ装置は入力パルスの
デユーティ判別機能をもたないという問題点があった。

本発明は上記従来の問題を解決するものであり。

パルスデューティ判別機能を有するカウンタ装置を提供
することを目的とするものである。

（ｉｌ１題を解決するための手段）本発明は上記目的を達成するために、従来のカウンタ装
置に１判別すべき入力パルス信号のエツジを検出する回
路と、エツジ検出時のプリセッタブルカウンタ回路のデ
ータを、プリセッタブルレジスタ回路に格納する回路を
付加したものである。

（作　用）したがって１本発明によれば、入力パルス信号の電圧ハ
イレベル期間のカウントデータをプリセッタブルレジス
タ回路に格納することができ、入力パルス信号の電圧ロ
ウレベル期間のカウントデータと比較することが可能と
なり、従来のカウンタ装置の機能に加え、入力パルスの
デユーティを判別する作用を有する機能をもったカウン
タ装置を実現することができる。

（実施例）第１図は本発明の一実施例のブロック構成を示すもので
ある。第１図において、１はプリセッタブルカウンタ回
路、２はカウントクロック信号、３はオーバーフロー信
号、４はプリセッタブルレジスタ回路、５はプリセッタ
ブルカウンタデータ、６はプリセッタブルレジスタデー
タ、７は比較回路、８は出力信号で、これらは従来例の
構成と同じである。９は入力パルス信号、１０は入力パ
ルス信号のエツジ検出回路、　１１はカウンタクリア信
号、１２は立ち下がりエツジ検出信号、１３はインプッ
トキャプチャデータライン、１４は立ち上がり検出信号
である。第２図は第１図の各部の信号波形を示す図であ
って、プリセッタブルカウンタデータ５くプリセッタブ
ルレジスタデータの関係にあるとき比較回路の入力を電
圧ロウレベルとした場合にづいて示したものである。

次に上記実施例の動作について説明する。まず、判別す
べき入力パルス信号９を受け、エツジ検出回路１０より
発生するカウンタクリア信号１１によってプリセッタブ
ルカウンタ回路１を初期化する。

そして、入力パルス信号９が電圧ハイレベルの期間中プ
リセッタブルカウンタ回路１はカウントクロック信号２
によりカウント動作を行い、エツジ検出回路ｌＯより発
生する立ち下りエツジ検出信号１２によりインプットキ
ャプチャーデータライン１３を介してプリセッタブルカ
ウンタ回路１のデータをプリセッタレジスタ回路４に格
納する°、格納終了後再びカウンタクリア信号１１によ
り、プリセッタブルカウンタ回路１を初期化し、入力パ
ルス信号９が電圧ロウレベルの期間中プリセッタブルカ
ウンタ回路１は、カウントクロック信号２によりカウン
ト動作を行う。

この間、比較回路７は常にプリセッタブルカウンタデー
タ５とプリセッタブルレジスタデータ６の比較を行い比
較結果を出力信号８として出力している。ここで出力信
号８は、入力パルス信号の電圧ハイレベル時間幅と電圧
ロウレベル時間幅の大小関係に対応して出力として、電
圧ハイレベル、電圧ロウレベルを出力していることにな
る。したがって、エツジ検出回路により発生する立ち上
がりエツジ検出信号１４の発生時（１パルスの最後）に
出力信号を取り込むことで、入力パルスのデユーティを
判別することができる。

さらに本実施例では、従来のカウンタ機能およびＰＷＭ
出力機能をそこなうことのない構成になっており、また
、従来の回路を有効に利用し、少ない回路追加でパルス
デューティ判別機能を実現することができる。

なお、本実施例で用いたカウンタクロック信号として特
定周波数を有した信号を用いた場合は。

デユーティ比５０％をしきい値としてデユーティ判別機
能となるが、カウントクロック信号として互いに異なる
周波数を有した２系統の信号を用い、入力パルス信号の
電圧ハイレベル、ｗ１圧ロウレベルの変化時に切り換え
を行い１周波数比を変化させることで任意のしきい値を
設定することができる。また、入力パルス信号が逆方向
（第２図の右側）から入力された場合は、入力パルス信
号の出力信号の極性を反転させることで対応できる。

（発明の効果）本発明は上記実施例から明らかなように、入力パルス信
号の電圧ハイレベル時間幅と電圧ロウレベル時間幅の大
小関係を比較することが可能となり、パルスデューティ
判別機能をもったカウンタ装置を比較的簡単な周辺回路
の付加で、しかも。

従来のカウンタ機能を損なうことなく実現できるという
効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例のカウンタ装置のブロック図
、第２図は第１図の実施例における各部の信号波形を示
す図、第３図は従来のカウンタ装置のブロック図である
。１．３Ｉ・・・プリセッタブルカウンタ回路。２．３２・・・カウントクロック信号、　３゜３３・・
・オーバーフロー信号、　４，３４・・・プリセッタブ
ルレジスタ回路、５．３５・・・プリセッタブルカウン
タデータ、　６゜３６・・・プリセッタブルレジスタデ
ータ。７．３７・・・比較回路、　８．３８・・・出力信号、
　９・・・入力パルス信号、１０・・・エツジ検出回路
、　　１１・・・カウンタクリア信号、１２・・・立ち
下がりエツジ検出信号、１３・・・インプットキャプチ
ャデータライン、１４・・・立ち下がりエツジ検出信号
。特許出願人　松下電器産業株式会社か神 ■　〜　＝　告　！ ■ の

Claims

【特許請求の範囲】

　カウントクロック信号によりカウント動作を行うプリ
セッタブルカウンタ回路と、前記カウンタ回路のカウン
トデータを格納するプリセッタブルレジスタ回路と、前
記カウンタ回路のカウントデータと前記レジスタ回路の
データを比較する比較回路と、入力パルスのエッジを検
出し、前記カウンタ回路のデータを前記レジスタ回路に
格納し、前記カウンタ回路を初期化するエッジ検出回路
とを備え、パルスデューティ判別機能を有することを特
徴とするカウンタ装置。