JPH02214125A - 無線周波数スイッチング回路 - Google Patents
無線周波数スイッチング回路Info
- Publication number
- JPH02214125A JPH02214125A JP1325786A JP32578689A JPH02214125A JP H02214125 A JPH02214125 A JP H02214125A JP 1325786 A JP1325786 A JP 1325786A JP 32578689 A JP32578689 A JP 32578689A JP H02214125 A JPH02214125 A JP H02214125A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- transistor
- source
- drain
- electrode portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
Landscapes
- Junction Field-Effect Transistors (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、−収約にモノリシック・マイクロ波集積回路
に関し、特にモノリシック・マイクロ波集積回路スイッ
チに用いられる電界効果トランジスタ構造に関する。
に関し、特にモノリシック・マイクロ波集積回路スイッ
チに用いられる電界効果トランジスタ構造に関する。
（背景技術）
当技術において公知であるように、無線周波数スイッチ
は、種々の無線周波数信号処理応用に用いられる。また
、モノリシック・マイクロ波集積回路技術は、高い動作
周波数においてアナログ信号を処理するモノリシック回
路構成要素、即ち、増幅器、スイッチ等を提供するため
に開発されてきている。
は、種々の無線周波数信号処理応用に用いられる。また
、モノリシック・マイクロ波集積回路技術は、高い動作
周波数においてアナログ信号を処理するモノリシック回
路構成要素、即ち、増幅器、スイッチ等を提供するため
に開発されてきている。
モノリシック・マイクロ波集積回路に採用されている最
も共通的な能動デバイスの１つに電界効果トランジスタ
が挙げられる。最も共通の型は、ｎ−形半導体材料に対
する金属シヨツトキ・バリヤ・コンタクト（接触）及び
オーミック・ソース及びドレイン電極コンタクト（接触
）を含むいわゆるＭＥＳＦＥＴ （金属電極半導体電
界効果トランジスタ）である。ＭＥＳＦＥＴは、それら
がモノリシック・マイクロ波集積回路の使用に好ましい
材料であるいわゆるひ化ガリウム集積回路に特に容易に
集積されることから利用されている。また、モノリシッ
ク・マイクロ波集積回路には、いわゆるＨＥＭＴ（Ｓ電
子移動度トランジスタ）が用いられている。ＨＥＭＴ及
び仮像（ｐｓｅｕｄｏｍｏ−ｒｐｈｉｃ ） ＨＥＭＴ
は、電子移動度が高い量子ウェル構造体及び層を形成す
るために、例えばデバイスの能動層にＧａＡｓ５ＡＩＧ
ａＡｓ及びＩｎＧａＡｓの交番層のへテロ構造体を用い
る。
も共通的な能動デバイスの１つに電界効果トランジスタ
が挙げられる。最も共通の型は、ｎ−形半導体材料に対
する金属シヨツトキ・バリヤ・コンタクト（接触）及び
オーミック・ソース及びドレイン電極コンタクト（接触
）を含むいわゆるＭＥＳＦＥＴ （金属電極半導体電
界効果トランジスタ）である。ＭＥＳＦＥＴは、それら
がモノリシック・マイクロ波集積回路の使用に好ましい
材料であるいわゆるひ化ガリウム集積回路に特に容易に
集積されることから利用されている。また、モノリシッ
ク・マイクロ波集積回路には、いわゆるＨＥＭＴ（Ｓ電
子移動度トランジスタ）が用いられている。ＨＥＭＴ及
び仮像（ｐｓｅｕｄｏｍｏ−ｒｐｈｉｃ ） ＨＥＭＴ
は、電子移動度が高い量子ウェル構造体及び層を形成す
るために、例えばデバイスの能動層にＧａＡｓ５ＡＩＧ
ａＡｓ及びＩｎＧａＡｓの交番層のへテロ構造体を用い
る。
モノリシック・マイクロ波集積回路において、幾つかの
種類のスイッチング回路が知られている。
種類のスイッチング回路が知られている。
そのうちの１つの類型のスイッチング回路であるいわゆ
る受動スイッチは、抵抗性即ち受動モードで作動する直
列又は分路（シャント）電界効果トランジスタを含んで
いる。これらのエレメントは、直列又は分路スイッチン
グ回路網を形成するために相互接続されたソース及びド
レイン電極を有しており且つこのソースとドレイン電極
とのチャンネル抵抗を変化せしめるために制御電圧とし
て用いられるゲート・バイアス電圧に接続されているゲ
ート電極を有している。このゲート・バイアス電圧は、
トランジスタのオン状態とトランジスタのピンチオフ状
態との間で切り替えられる。トランジスタの第１の状態
、即ち、「オン状態」において、ソース電極とドレイン
電極間の比較的低い抵抗が与えられ、一方、第２の状態
、即ち「オフ状態」においては、ソース電極とドレイン
電極間の比較的高い抵抗が与えられる。実際の使用にお
いては、オフ状態とオン状態におけるトランジスタの特
性は前述の単純な高抵抗および低抵抗よりも複雑である
。オン状態において、マイクロ波周波数における電界効
果トランジスタは、直列抵抗−インダクタンス回路に一
般化して考えられる。
る受動スイッチは、抵抗性即ち受動モードで作動する直
列又は分路（シャント）電界効果トランジスタを含んで
いる。これらのエレメントは、直列又は分路スイッチン
グ回路網を形成するために相互接続されたソース及びド
レイン電極を有しており且つこのソースとドレイン電極
とのチャンネル抵抗を変化せしめるために制御電圧とし
て用いられるゲート・バイアス電圧に接続されているゲ
ート電極を有している。このゲート・バイアス電圧は、
トランジスタのオン状態とトランジスタのピンチオフ状
態との間で切り替えられる。トランジスタの第１の状態
、即ち、「オン状態」において、ソース電極とドレイン
電極間の比較的低い抵抗が与えられ、一方、第２の状態
、即ち「オフ状態」においては、ソース電極とドレイン
電極間の比較的高い抵抗が与えられる。実際の使用にお
いては、オフ状態とオン状態におけるトランジスタの特
性は前述の単純な高抵抗および低抵抗よりも複雑である
。オン状態において、マイクロ波周波数における電界効
果トランジスタは、直列抵抗−インダクタンス回路に一
般化して考えられる。
この回路における抵抗は、チャンネル及びソース並びに
ドレイン接触抵抗のいわゆるオン状態抵抗であり、この
回路のインダクタンスは、ＦＥＴの大きさに起因する寄
生インダクタンスである。このインダクタンスの存在に
よって、電界効果トランジスタのオン状態におけるイン
ピーダンス贋金がより困難になる。ＦＥＴがオフ状態に
ある時、ＦＥＴはソース及びドレイン電極間において直
列抵抗−インダクタンス・キャパシタンス回路として考
えられる。この状態においては、ドレイン電極からソー
ス電極への信号のカップリングを防止するためにこのキ
ャパシタンスは出来るだけ小さくすることが望ましい。
ドレイン接触抵抗のいわゆるオン状態抵抗であり、この
回路のインダクタンスは、ＦＥＴの大きさに起因する寄
生インダクタンスである。このインダクタンスの存在に
よって、電界効果トランジスタのオン状態におけるイン
ピーダンス贋金がより困難になる。ＦＥＴがオフ状態に
ある時、ＦＥＴはソース及びドレイン電極間において直
列抵抗−インダクタンス・キャパシタンス回路として考
えられる。この状態においては、ドレイン電極からソー
ス電極への信号のカップリングを防止するためにこのキ
ャパシタンスは出来るだけ小さくすることが望ましい。
寄生インダクタンスの存在は、より多くのエネルギを抵
抗にカップリングせしめ且つ電界効果トランジスタのオ
フ状態においてより多くの損失を与える分路構成におい
て特に、容量サセプタンスを効果的に増大する。受動ス
イッチの利点は、それらが比較的広帯域であることであ
る。しかしながら、この利点は、上記の寄生によって、
比較的高い挿入損失を犠牲にして達成される。
抗にカップリングせしめ且つ電界効果トランジスタのオ
フ状態においてより多くの損失を与える分路構成におい
て特に、容量サセプタンスを効果的に増大する。受動ス
イッチの利点は、それらが比較的広帯域であることであ
る。しかしながら、この利点は、上記の寄生によって、
比較的高い挿入損失を犠牲にして達成される。
第２の類型のスイッチは、スイッチング回路を構成する
ために配列された電界効果トランジスタにゲート及びド
レイン・バイアスが与えられるいわゆる能動スイッチで
ある。この類型のスイッチング回路は信号に利得を与え
ろという利点を有する。この利点は、増大した回路複雑
性及び回路製造複雑性、比較的適度な電力処理性並びに
帯域能力を犠牲にして達成される。
ために配列された電界効果トランジスタにゲート及びド
レイン・バイアスが与えられるいわゆる能動スイッチで
ある。この類型のスイッチング回路は信号に利得を与え
ろという利点を有する。この利点は、増大した回路複雑
性及び回路製造複雑性、比較的適度な電力処理性並びに
帯域能力を犠牲にして達成される。
両者の類型に共通な１つの問題は、スイッチ装置の各々
に用いられているＦＥＴの比較的大きな寸法である。従
来用いられているスイッチングＦＥＴは、能動的パワー
ＦＥＴ設計から適合された形態を有するＭＥＳＦＥＴで
ある。斯くしてＦＥＴは、スイッチングＦＥＴとして十
分に作用するが、一般的には、これらのＦＥＴをより高
次の受動スイッチに集積しようとする技術者の能力を従
来制限した幾つかの欠点を有している。単一の集積回路
の上にＩＸ４．２Ｘ４及び４Ｘ４スイツチ等のより高次
の能動スイッチ装置を提供することが望ましい。一般的
に、個別チップがハイフリット形の配列に接続されない
限り、斯かる高次の装置は実行可能でない。
に用いられているＦＥＴの比較的大きな寸法である。従
来用いられているスイッチングＦＥＴは、能動的パワー
ＦＥＴ設計から適合された形態を有するＭＥＳＦＥＴで
ある。斯くしてＦＥＴは、スイッチングＦＥＴとして十
分に作用するが、一般的には、これらのＦＥＴをより高
次の受動スイッチに集積しようとする技術者の能力を従
来制限した幾つかの欠点を有している。単一の集積回路
の上にＩＸ４．２Ｘ４及び４Ｘ４スイツチ等のより高次
の能動スイッチ装置を提供することが望ましい。一般的
に、個別チップがハイフリット形の配列に接続されない
限り、斯かる高次の装置は実行可能でない。
第１図に図示されている従来の電界効果トランジスタ２
０は、その第１面に配置されている接地面２１及びその
第２面に配置されている選択自由なバッファ層２３を有
する基板２２を含んでいろ。
０は、その第１面に配置されている接地面２１及びその
第２面に配置されている選択自由なバッファ層２３を有
する基板２２を含んでいろ。
選択自由なバッファ層２３の上には、通常は、エピタキ
シャル成長しエツチングされたメサ構造体２５が配置さ
れている。このメサ構造体２５は、立方センナメートル
当り１０ 乃至１０ キャリヤの範囲に通常あるｎ
−型ドーパント濃度を有する能動層２４ａ並びに通常は
立方センナメートル当り約１０ キャリヤを超えるドー
パント濃ｎ−塑 度を有する多量にドープされた→である選択自由な接触
領域を含んでいる。あるいは、イオン注入された領域、
エツチングされた領域及び分離された能動領域も用いる
ことが出来る。従来のパワーＦＥＴ構造体設計に合わせ
る際、例えば、第１図に図示されているように、能動層
２４ａとシヨツトキ・バリヤ接触を為すように複数のゲ
ート・フィンガが配置されている。これら複数のゲート
・フィンガは、とれも図示のように共通ゲート・パス２
７に接続されている。これらのゲート・フィンガは、ソ
ース領域２８ａ、２８ｂを図示のように中間ドレイン領
域２６ａ〜２６ｃから離間せしめるために且つ複数の並
列の電界効果トランジスタ・セルを提供するために用い
られろ。これらの中間領域は、これもまた図示のように
ドレイン接触２６に接続されているが、ソース領域２８
ａ〜２８ｂは、第１Ｂ図に図示されているように、エア
ブリッジ即ちオーバレイ構造体２９ａ、２９ｂを通して
共通ソース電極２８に接続されなければならない。これ
もまた自業者には周知であるが、斯かるスイッチングＦ
ＥＴの製造を複雑にしているのは、第１図に示されてい
るようなオバーレイ構造体２９ａ〜２９ｂ又は他のオー
バレイ構造体の存在である。
シャル成長しエツチングされたメサ構造体２５が配置さ
れている。このメサ構造体２５は、立方センナメートル
当り１０ 乃至１０ キャリヤの範囲に通常あるｎ
−型ドーパント濃度を有する能動層２４ａ並びに通常は
立方センナメートル当り約１０ キャリヤを超えるドー
パント濃ｎ−塑 度を有する多量にドープされた→である選択自由な接触
領域を含んでいる。あるいは、イオン注入された領域、
エツチングされた領域及び分離された能動領域も用いる
ことが出来る。従来のパワーＦＥＴ構造体設計に合わせ
る際、例えば、第１図に図示されているように、能動層
２４ａとシヨツトキ・バリヤ接触を為すように複数のゲ
ート・フィンガが配置されている。これら複数のゲート
・フィンガは、とれも図示のように共通ゲート・パス２
７に接続されている。これらのゲート・フィンガは、ソ
ース領域２８ａ、２８ｂを図示のように中間ドレイン領
域２６ａ〜２６ｃから離間せしめるために且つ複数の並
列の電界効果トランジスタ・セルを提供するために用い
られろ。これらの中間領域は、これもまた図示のように
ドレイン接触２６に接続されているが、ソース領域２８
ａ〜２８ｂは、第１Ｂ図に図示されているように、エア
ブリッジ即ちオーバレイ構造体２９ａ、２９ｂを通して
共通ソース電極２８に接続されなければならない。これ
もまた自業者には周知であるが、斯かるスイッチングＦ
ＥＴの製造を複雑にしているのは、第１図に示されてい
るようなオバーレイ構造体２９ａ〜２９ｂ又は他のオー
バレイ構造体の存在である。
パワーＦＥＴの設計において、これらのゲート・フィン
ガは、ゲート抵抗を最小限にするために並列に接続され
ている。このことは、パワーＦＥＴにとって重要な考察
である。何となれば、入力信号がゲート電極に供給され
、比較的高いゲート抵抗は入力信号の減衰、利得及び周
波数カットオフの低下、をもたらすからである。
ガは、ゲート抵抗を最小限にするために並列に接続され
ている。このことは、パワーＦＥＴにとって重要な考察
である。何となれば、入力信号がゲート電極に供給され
、比較的高いゲート抵抗は入力信号の減衰、利得及び周
波数カットオフの低下、をもたらすからである。
しかしながら、受動スイッチング応用においては無線周
波数信号がゲート電極に全くカップリングされないため
、斯かる考察は、受動スイッチングＦＥＴにとっては重
要とはならない。更に、これも又、第１図に図示されて
いるように、これらのゲート佛フィンガ、中間ドレイン
・フィンガ及びソース・パッドの相互接続は、チップの
メサ部分から離れて存在する。この構成は、高いパワー
ＭＥＳＦＥＴの応用における必要なＦＥＴパラメ−タ、
例えば破壊電圧及び低漏洩電流を提供するために斯かる
応用においても必要とされる。したがって、スイッチン
グＦＥＴに対する従来のパワーＦＥＴを用いることによ
り、並列ゲート・フィンガ、ソース・オーバレイ構造体
、及びメサから離れて配置されているゲート、ドレイン
及びソースφパッドに対するゲート電極、ドレイン電極
及びソース電極の相互接続の存在は、寸法、したがって
受動スイッチとして用いられる時のＦＥＴの寄生、複雑
性及び製造の困難を不必袈に増大する。
波数信号がゲート電極に全くカップリングされないため
、斯かる考察は、受動スイッチングＦＥＴにとっては重
要とはならない。更に、これも又、第１図に図示されて
いるように、これらのゲート佛フィンガ、中間ドレイン
・フィンガ及びソース・パッドの相互接続は、チップの
メサ部分から離れて存在する。この構成は、高いパワー
ＭＥＳＦＥＴの応用における必要なＦＥＴパラメ−タ、
例えば破壊電圧及び低漏洩電流を提供するために斯かる
応用においても必要とされる。したがって、スイッチン
グＦＥＴに対する従来のパワーＦＥＴを用いることによ
り、並列ゲート・フィンガ、ソース・オーバレイ構造体
、及びメサから離れて配置されているゲート、ドレイン
及びソースφパッドに対するゲート電極、ドレイン電極
及びソース電極の相互接続の存在は、寸法、したがって
受動スイッチとして用いられる時のＦＥＴの寄生、複雑
性及び製造の困難を不必袈に増大する。
これにより、それらの無線周波数性能が限定され、また
ＩＸ４．２Ｘ２及び２Ｘ４スイツチング構成等のより高
次の受動スイッチを形成するためにこれらの構造体が容
易に集積され得る度合が限定される。
ＩＸ４．２Ｘ２及び２Ｘ４スイツチング構成等のより高
次の受動スイッチを形成するためにこれらの構造体が容
易に集積され得る度合が限定される。
（発明の侠約）
本発明によれば、電界効果トランジスタは、所定のドー
パント濃度を有する能動領域、上記能動領域上に配置さ
れている第１の複数の離間されているドレイン電極部分
、及び上記能動領域上に配置されている第２の複数の離
間されているソース・電極部分を含んでおり、上記ソー
ス領域は、ドレイン領域とインターディジタル（交互配
置）にされている。ソース領域とドレイン領域との間に
は、上記能動層の上にジグザグ状のゲート電極が配置さ
れている。これらのゲート電極は、能動層の上に配置さ
れた時に能動層とシヨツトキ・バリヤ接触を形成する金
属を含んでいる。斯かる特定の構成によると、中間ソー
ス電極とドレイン電極との間に、従来のＦＥＴの従来の
フィンガ構造体ではなく、曲折ゲート電極を配設するこ
とにより、よりコンパクトで小型の構造体が配設される
。このデバイスは寸法が小型であるため、ＦＥＴの寸法
が減じ、これに伴って寄生が減少する。これにより、こ
のデバイスの無線周波数性能特性が改善される。更に、
デバイスの寸法が減少するため、より高次の受動ＦＥＴ
回路を提供するために単一のチップの上にこれらのＦＥ
Ｔの構造体をもつと多く集積することが出来る。更に、
ソース電極とドレイン電極間に配置されている曲折線に
よって、ソース接触のためのエアブリッジの必要性が解
消され、これにより従来のＦＥＴスイッチ設計に伴う製
造の困難が解消される。
パント濃度を有する能動領域、上記能動領域上に配置さ
れている第１の複数の離間されているドレイン電極部分
、及び上記能動領域上に配置されている第２の複数の離
間されているソース・電極部分を含んでおり、上記ソー
ス領域は、ドレイン領域とインターディジタル（交互配
置）にされている。ソース領域とドレイン領域との間に
は、上記能動層の上にジグザグ状のゲート電極が配置さ
れている。これらのゲート電極は、能動層の上に配置さ
れた時に能動層とシヨツトキ・バリヤ接触を形成する金
属を含んでいる。斯かる特定の構成によると、中間ソー
ス電極とドレイン電極との間に、従来のＦＥＴの従来の
フィンガ構造体ではなく、曲折ゲート電極を配設するこ
とにより、よりコンパクトで小型の構造体が配設される
。このデバイスは寸法が小型であるため、ＦＥＴの寸法
が減じ、これに伴って寄生が減少する。これにより、こ
のデバイスの無線周波数性能特性が改善される。更に、
デバイスの寸法が減少するため、より高次の受動ＦＥＴ
回路を提供するために単一のチップの上にこれらのＦＥ
Ｔの構造体をもつと多く集積することが出来る。更に、
ソース電極とドレイン電極間に配置されている曲折線に
よって、ソース接触のためのエアブリッジの必要性が解
消され、これにより従来のＦＥＴスイッチ設計に伴う製
造の困難が解消される。
本発明の更に別の特徴によると、受動無線周波数スイッ
チに用いられる金属電極電界効果トランジスタは、ひ化
ガリウムを含む基板、上記基板によって担持されている
ドープされたひ化ガリウムを含む能動層、上記能動層に
オーム接触し且つ上記能動層に沿って離間されて配置さ
れている第１の複数のドレイン電極部分、上記能動層に
オーム接触し且つ上記能動層に沿って離間されて配置さ
れている第２の複数のソース電極部分を含み、これによ
り上記の離間されたソース領域とドレイン領域との間に
上記能動層のゲート領域を提供している。上記能動層の
上記ゲート領域には能動層とシヨツトキ・バリヤ接触し
て曲折する連続ゲート電極が配置されている。斯かる構
成によると、上記能動層にオーム接触する複数のソース
及びドレイン電極部分を且つ単一の曲折ゲート電極を上
記ソース電極とドレイン電極との間に配設することによ
り、より低い寄生、したがって、共通基板上により高次
のスイッチング回路を形成するように更に高く集積され
得る改善された無線周波数性能を有するよりコンパクト
な無線周波数スイッチ構造体が配設される。
チに用いられる金属電極電界効果トランジスタは、ひ化
ガリウムを含む基板、上記基板によって担持されている
ドープされたひ化ガリウムを含む能動層、上記能動層に
オーム接触し且つ上記能動層に沿って離間されて配置さ
れている第１の複数のドレイン電極部分、上記能動層に
オーム接触し且つ上記能動層に沿って離間されて配置さ
れている第２の複数のソース電極部分を含み、これによ
り上記の離間されたソース領域とドレイン領域との間に
上記能動層のゲート領域を提供している。上記能動層の
上記ゲート領域には能動層とシヨツトキ・バリヤ接触し
て曲折する連続ゲート電極が配置されている。斯かる構
成によると、上記能動層にオーム接触する複数のソース
及びドレイン電極部分を且つ単一の曲折ゲート電極を上
記ソース電極とドレイン電極との間に配設することによ
り、より低い寄生、したがって、共通基板上により高次
のスイッチング回路を形成するように更に高く集積され
得る改善された無線周波数性能を有するよりコンパクト
な無線周波数スイッチ構造体が配設される。
本発明の更に別の特徴によると、入力端子及び一対の出
力端子を有するスイッチに供給される電圧バイアス信号
によって制御される無線周波数スイッチは、複数のトラ
ンジスタであって、各々が上記制御信号の第１状態に応
答して上記入力端子と上記一対の出力端子の第１組の間
に比較的低いインピーダンス経路を且つ上記入力端子と
上記出力端子の第２組との間に比較的高いインピーダン
ス経路を提供し且つ上記制御信号の第２の異なった状態
に応答して上記入力端子と上記出力端子の上記第２組と
の間に比較的低いインピーダンス経路を且つ上記入力端
子と上記出力端子の第１組との間に比較的高いインピー
ダンス経路を含んでいる。これらのトランジスタの各組
は、トランジスタの能動領域にオーム接触して配置され
ている複数のソース電極及びドレイン電極を含んでおり
、上記能動層とオーム接触して且つ上記複数のソース電
極とゲート電極間には唯１つの曲折ゲート電極が配置さ
れている。斯かる特定の構造によると、よりコンパクト
なＦＥＴ配置構成を用いることによってよりコンパクト
な構造を有する無線周波数スイッチが与えられる。史に
、ＦＥＴの寸法が小さくなるため、好ましくない寄生、
特にソース電極とドレイン電極間のインダクタンスが減
少し、これにより無線周波数性能が改善される。
力端子を有するスイッチに供給される電圧バイアス信号
によって制御される無線周波数スイッチは、複数のトラ
ンジスタであって、各々が上記制御信号の第１状態に応
答して上記入力端子と上記一対の出力端子の第１組の間
に比較的低いインピーダンス経路を且つ上記入力端子と
上記出力端子の第２組との間に比較的高いインピーダン
ス経路を提供し且つ上記制御信号の第２の異なった状態
に応答して上記入力端子と上記出力端子の上記第２組と
の間に比較的低いインピーダンス経路を且つ上記入力端
子と上記出力端子の第１組との間に比較的高いインピー
ダンス経路を含んでいる。これらのトランジスタの各組
は、トランジスタの能動領域にオーム接触して配置され
ている複数のソース電極及びドレイン電極を含んでおり
、上記能動層とオーム接触して且つ上記複数のソース電
極とゲート電極間には唯１つの曲折ゲート電極が配置さ
れている。斯かる特定の構造によると、よりコンパクト
なＦＥＴ配置構成を用いることによってよりコンパクト
な構造を有する無線周波数スイッチが与えられる。史に
、ＦＥＴの寸法が小さくなるため、好ましくない寄生、
特にソース電極とドレイン電極間のインダクタンスが減
少し、これにより無線周波数性能が改善される。
（実施例）
ここで第２図、２Ａ図、及び２Ｂ図について説明する。
単極双投スイッチ（２Ｘ１スイツチ）が、共通端子１２
及び一対の分岐端子１４及び１７を含んだ状態で図示さ
れている。スイッチ１０は、双方向スイッチである。即
ち、端子１２と１４との間でエネルギが切り替えられ、
また端子１４から１２に切り替えられ、同様に端子１２
と１６との間でエネルギが切り替えられあるいは端子１
６と１２間でエネルギが切り替えられる。スイッチ１０
は、スイッチの一対の分岐の中に配置されている一対の
直列に接続されたＦＥＴ １１及び２１を含んでいる。
及び一対の分岐端子１４及び１７を含んだ状態で図示さ
れている。スイッチ１０は、双方向スイッチである。即
ち、端子１２と１４との間でエネルギが切り替えられ、
また端子１４から１２に切り替えられ、同様に端子１２
と１６との間でエネルギが切り替えられあるいは端子１
６と１２間でエネルギが切り替えられる。スイッチ１０
は、スイッチの一対の分岐の中に配置されている一対の
直列に接続されたＦＥＴ １１及び２１を含んでいる。
ＦＥＴ １１は、これも図示されているように、スイッ
チ１０の分岐１０ａに配置されて訃り且つ伝送線Ｔ１に
接続されたドレイン及びソース電極の一方を有しており
且つ伝送線Ｔ１２に接続されたドレイン及びソース電極
の他方及び分路配置ＦＥＴ １２のドレイン電極及びソ
ース電極の一方を有している。ＦＥＴ１２のドレイン及
びソース電極の他方は、接地されている。伝送１Ｔ１２
は、図示されているように、ドレイン及びソース電極の
他方が接地されている第３トランジスタＦＥＴ １２の
ドレイン及びソース電極の一方に接続されている。ＦＥ
Ｔ １３のドレイン及びソース電極の一方は、伝送線Ｔ
１３に接続されており、Ｔ１３はｉ１分岐ポート１４に
結合されている。同様に、スイッチの第２チヤンネル１
０ｂは、チャンネル１０ａのところまで上記に述べたよ
うな対応する様式でもって接続されているトランジスタ
ＦＥＴ ２１、ＦＥＴ ２２、ＦＥＴ ２３を含んでい
る。トランジスタＦＥＴ １１〜ＦＥＴ１３、及びＦＥ
Ｔ２１〜２３の各組のゲート電極は、対応のバイアス抵
抗ＲＧＩＩ−ＲＧＩ３並びにＲＧ２１〜ＲＧ２３によっ
て接続されており且つ端子１５ａ及び１５ｂからの一対
の制御信号の１つを供給される。端子１５ａ及び１５ｂ
に供給される制御信号は、これらのトランジスタの１つ
の組を「オフ状態」にするように選択され、一方これら
の制御信号の他方は、スイッチの作動の選択されたモー
ド中、これらのトランジスタの他方の組を「オン状態」
にするように選択される。
チ１０の分岐１０ａに配置されて訃り且つ伝送線Ｔ１に
接続されたドレイン及びソース電極の一方を有しており
且つ伝送線Ｔ１２に接続されたドレイン及びソース電極
の他方及び分路配置ＦＥＴ １２のドレイン電極及びソ
ース電極の一方を有している。ＦＥＴ１２のドレイン及
びソース電極の他方は、接地されている。伝送１Ｔ１２
は、図示されているように、ドレイン及びソース電極の
他方が接地されている第３トランジスタＦＥＴ １２の
ドレイン及びソース電極の一方に接続されている。ＦＥ
Ｔ １３のドレイン及びソース電極の一方は、伝送線Ｔ
１３に接続されており、Ｔ１３はｉ１分岐ポート１４に
結合されている。同様に、スイッチの第２チヤンネル１
０ｂは、チャンネル１０ａのところまで上記に述べたよ
うな対応する様式でもって接続されているトランジスタ
ＦＥＴ ２１、ＦＥＴ ２２、ＦＥＴ ２３を含んでい
る。トランジスタＦＥＴ １１〜ＦＥＴ１３、及びＦＥ
Ｔ２１〜２３の各組のゲート電極は、対応のバイアス抵
抗ＲＧＩＩ−ＲＧＩ３並びにＲＧ２１〜ＲＧ２３によっ
て接続されており且つ端子１５ａ及び１５ｂからの一対
の制御信号の１つを供給される。端子１５ａ及び１５ｂ
に供給される制御信号は、これらのトランジスタの１つ
の組を「オフ状態」にするように選択され、一方これら
の制御信号の他方は、スイッチの作動の選択されたモー
ド中、これらのトランジスタの他方の組を「オン状態」
にするように選択される。
第２Ａ図の等価回路にはこれらの動作モードが例示され
ているが、ここでは、信号は端子１４と端子１２との間
で結合される。トランジスタＦＥＴＩ Ｌ ＦＥＴ２２
及びＦＥＴ２３には、上記トランジスタを「オン状態」
にする端子１５ｂからのバイアス信号が供給される。ト
ランジスタＦＥＴ１２、ＦＥＴ１３及びＦＥＴ２１に＆
！、上記のトランジスタを「オフ状態」にするバイアス
信号が供給される。「オン状態」にあるトランジスタの
だめの等価回路は、「オン状態」にあるトランジスタの
寄生インダクタンスＬ１並びにトランジスタのオン状態
チャンネル抵抗に相当する抵抗ＲＯＮによって表される
。「オフ状態」にあるトランジスタのための等価回路は
、共通のノード及びグランドの間に直列に接続されてい
る寄生インダクタＬ、キャパシタンスＣＯＦＦ及び抵抗
Ｒｏｒｐによって表される。
ているが、ここでは、信号は端子１４と端子１２との間
で結合される。トランジスタＦＥＴＩ Ｌ ＦＥＴ２２
及びＦＥＴ２３には、上記トランジスタを「オン状態」
にする端子１５ｂからのバイアス信号が供給される。ト
ランジスタＦＥＴ１２、ＦＥＴ１３及びＦＥＴ２１に＆
！、上記のトランジスタを「オフ状態」にするバイアス
信号が供給される。「オン状態」にあるトランジスタの
だめの等価回路は、「オン状態」にあるトランジスタの
寄生インダクタンスＬ１並びにトランジスタのオン状態
チャンネル抵抗に相当する抵抗ＲＯＮによって表される
。「オフ状態」にあるトランジスタのための等価回路は
、共通のノード及びグランドの間に直列に接続されてい
る寄生インダクタＬ、キャパシタンスＣＯＦＦ及び抵抗
Ｒｏｒｐによって表される。
理想的には、ＲＯＮの値は、０に略等しく、ＣＯＦＦの
値は、非常に小さく、Ｌの値も小さい。第２Ｂ図は、第
２Ａ図に図示されている回路の簡単な等価回路を表すの
に用いられ得る。ここで抵抗Ｒ２′はＲＯＦＦ２１＋（
ＲＯＮ２２／ＲＯＮ２３７５０Ω）に等しく、ここで２
は「並列」を表す。斯くして、ボート１６において、直
列ＦＥＴ２１ （ＣＯＦＦ２１）の固有のオフ状態キャ
パシタンスによって低い周波数において分離が行われ、
より高い周波数においては、分路配置トランジスタＦＥ
Ｔ２２及びＦＥＴ２３のオン状態ＲＯＮ２２、ＲＯＮ２
３によって分離が行われる。
値は、非常に小さく、Ｌの値も小さい。第２Ｂ図は、第
２Ａ図に図示されている回路の簡単な等価回路を表すの
に用いられ得る。ここで抵抗Ｒ２′はＲＯＦＦ２１＋（
ＲＯＮ２２／ＲＯＮ２３７５０Ω）に等しく、ここで２
は「並列」を表す。斯くして、ボート１６において、直
列ＦＥＴ２１ （ＣＯＦＦ２１）の固有のオフ状態キャ
パシタンスによって低い周波数において分離が行われ、
より高い周波数においては、分路配置トランジスタＦＥ
Ｔ２２及びＦＥＴ２３のオン状態ＲＯＮ２２、ＲＯＮ２
３によって分離が行われる。
ここで第３図及び３Ａ図について説明する。好ましくは
ＦＥＴ２１〜ＦＥＴ２３及びＦＥＴ２１〜ＦＥＴ２３の
各々の使用に特に適する金属電極半導体電界効果トラン
ジスタ構造体が、ひ化ガリウムまたはマイクロ波周波数
での使用に適する他の材料から構成される基板３２を含
んだ状態で図示されている。基板３２の面３２ｃの上に
は、１０１６乃至 １Ｏ１８キヤリヤ／ｃｃの範囲のｎ
−型ドーパント濃度を有する能動層３４ａ及び１０１８
乃至５Ｘ１０１８ キャリヤ／ｃｃの範囲のｎ＋ドー
パント濃度を有する接触層３４ｂを含むメサを形成する
ようにエピタキシャル成長し且つエツチングされた能動
領域が担持されている。エピタキシャル成長メサエッチ
ング構造体が図示され且つ述べられているが、イオン注
入された構造体、アニールされ構造体、及び分離された
構造体を以下のデバイスに代替的に用いられ得ることが
当業者には明白であろう。能動層３５の諸部分の上には
、特にその接触領域３４ｂの上には、能動領域３５から
離れて配置された共通のドレイン電極３６に接続されて
いる第１の複数のドレイン電極部分３６ａ〜３６ｃ並び
に図示のごとく能動領域３５から離れて配置されている
共通ソース電極３８に接続されている離間された交互配
置ソース電極部分３８ａ〜３８ｂが配置されている。隣
接の離間されたドレイン及びソース電極との間に配設さ
れたチャンネルを通してゲート・セクション３７ａ〜３
７ｄから構成されている曲折ゲート・ライン３７が配置
されており、ゲート・セクション３７８〜３７ｄはソー
ス及びドレイン電極部分間で能動層３４ｇとショットキ
ーバリヤ接触をしており、ソース及びドレイン電極部分
の方向と垂直に走っており基板３２上のメサ３５から離
れて配置されているセクション３７ｅ〜３７ｉによって
直列に接続されている。斯くして、１つの共通の曲折ゲ
ー）電極３７が、能動層とシヨツトキ・バリヤ接触の状
態で与えられ且つスイッチング構成においてより単純に
用いられるＩＶｉＥＳＦＥＴ榊造体を提供する。ゲート
電極３７は、チタンまたはアルミニウム等のシヨツトキ
・バリヤ形成金属層（図示せず）、プラチナ等の拡散バ
リヤ層（図示せず）、導電層３７として金を含んでいる
。特に、第２図に関連して述べられているスイッチはド
レイン又は相互コンダクタンス・バイアスを必要としな
い受動スイッチでありｒ、 ｆ、信号がゲート電極に適
カット・オフは重要ではない。斯くして、直列接続曲折
ゲート電極は、ＭＥＳＦＥＴの斯かる構成において用い
られるのに好都合である。相互コンダクタンス電極部分
３８ａ、３８ｂを相互コンダクタンス電極３８ａと第１
図のＦＥＴのように相互接続するためのエアブリッジ・
オーバレイの必要性が解消される。第３図に図示されて
いるトランジスタ構造体は、第１図のトランジスタ構造
体よりも製造が簡単であり、したがって、斯かる構成か
らはこのトランジスタ構造体を用いるとスイッチのより
高い歩留りが期待される。
ＦＥＴ２１〜ＦＥＴ２３及びＦＥＴ２１〜ＦＥＴ２３の
各々の使用に特に適する金属電極半導体電界効果トラン
ジスタ構造体が、ひ化ガリウムまたはマイクロ波周波数
での使用に適する他の材料から構成される基板３２を含
んだ状態で図示されている。基板３２の面３２ｃの上に
は、１０１６乃至 １Ｏ１８キヤリヤ／ｃｃの範囲のｎ
−型ドーパント濃度を有する能動層３４ａ及び１０１８
乃至５Ｘ１０１８ キャリヤ／ｃｃの範囲のｎ＋ドー
パント濃度を有する接触層３４ｂを含むメサを形成する
ようにエピタキシャル成長し且つエツチングされた能動
領域が担持されている。エピタキシャル成長メサエッチ
ング構造体が図示され且つ述べられているが、イオン注
入された構造体、アニールされ構造体、及び分離された
構造体を以下のデバイスに代替的に用いられ得ることが
当業者には明白であろう。能動層３５の諸部分の上には
、特にその接触領域３４ｂの上には、能動領域３５から
離れて配置された共通のドレイン電極３６に接続されて
いる第１の複数のドレイン電極部分３６ａ〜３６ｃ並び
に図示のごとく能動領域３５から離れて配置されている
共通ソース電極３８に接続されている離間された交互配
置ソース電極部分３８ａ〜３８ｂが配置されている。隣
接の離間されたドレイン及びソース電極との間に配設さ
れたチャンネルを通してゲート・セクション３７ａ〜３
７ｄから構成されている曲折ゲート・ライン３７が配置
されており、ゲート・セクション３７８〜３７ｄはソー
ス及びドレイン電極部分間で能動層３４ｇとショットキ
ーバリヤ接触をしており、ソース及びドレイン電極部分
の方向と垂直に走っており基板３２上のメサ３５から離
れて配置されているセクション３７ｅ〜３７ｉによって
直列に接続されている。斯くして、１つの共通の曲折ゲ
ー）電極３７が、能動層とシヨツトキ・バリヤ接触の状
態で与えられ且つスイッチング構成においてより単純に
用いられるＩＶｉＥＳＦＥＴ榊造体を提供する。ゲート
電極３７は、チタンまたはアルミニウム等のシヨツトキ
・バリヤ形成金属層（図示せず）、プラチナ等の拡散バ
リヤ層（図示せず）、導電層３７として金を含んでいる
。特に、第２図に関連して述べられているスイッチはド
レイン又は相互コンダクタンス・バイアスを必要としな
い受動スイッチでありｒ、 ｆ、信号がゲート電極に適
カット・オフは重要ではない。斯くして、直列接続曲折
ゲート電極は、ＭＥＳＦＥＴの斯かる構成において用い
られるのに好都合である。相互コンダクタンス電極部分
３８ａ、３８ｂを相互コンダクタンス電極３８ａと第１
図のＦＥＴのように相互接続するためのエアブリッジ・
オーバレイの必要性が解消される。第３図に図示されて
いるトランジスタ構造体は、第１図のトランジスタ構造
体よりも製造が簡単であり、したがって、斯かる構成か
らはこのトランジスタ構造体を用いるとスイッチのより
高い歩留りが期待される。
ここで第４図について説明する。本発明の代替実施例が
、接地平面導体４１をその第１面に配置せしめ、且つ層
３４ａのところで述べられたようなドーパント濃度を有
する能動層４４ａ並びに３４ｂのところで述べたような
ドーパント濃度を有する接触層４４ｂから構成されるメ
サエッチングされたエピタキシャル成長能動領域４５を
第２面に配置した状態で図示されている。層４４ｂの上
には、領域３６ａ〜３６ｃ並びに３８ａ〜３８ｂについ
て第３図に関連して全体的に述べたように、ソース及び
ドレイン電極部分４６ａ’＆４６ｃ及び４８ａ〜４８ｂ
がそれぞれ配置されている。
、接地平面導体４１をその第１面に配置せしめ、且つ層
３４ａのところで述べられたようなドーパント濃度を有
する能動層４４ａ並びに３４ｂのところで述べたような
ドーパント濃度を有する接触層４４ｂから構成されるメ
サエッチングされたエピタキシャル成長能動領域４５を
第２面に配置した状態で図示されている。層４４ｂの上
には、領域３６ａ〜３６ｃ並びに３８ａ〜３８ｂについ
て第３図に関連して全体的に述べたように、ソース及び
ドレイン電極部分４６ａ’＆４６ｃ及び４８ａ〜４８ｂ
がそれぞれ配置されている。
しかしながら、ここでは、ソース電極部分４８ａ。
４８ｂ並びにドレイン電極部分４６ａ〜４６ｃは、共通
ソース電極４８並びにドレイン電極４６に接続されてお
り、これらの電極の各々はメサ４５の上に配置されてい
る。ゲート電極４７は、交互配置ソース電極部分４８ａ
、４８ｂ及びドレイン電極部分４６ａ〜４６ｃの間に配
設されたチャンネルを通して曲折して形成されている。
ソース電極４８並びにドレイン電極４６に接続されてお
り、これらの電極の各々はメサ４５の上に配置されてい
る。ゲート電極４７は、交互配置ソース電極部分４８ａ
、４８ｂ及びドレイン電極部分４６ａ〜４６ｃの間に配
設されたチャンネルを通して曲折して形成されている。
ここで、ゲート電極４７は、能動層４４ａの両端部を除
いてこの層の上に配置されている単一連続電極であり、
ここでこの電極は第３図のところで述べたようにバイア
ス線等の他の構成要素に接続あるいは一体化され得る。
いてこの層の上に配置されている単一連続電極であり、
ここでこの電極は第３図のところで述べたようにバイア
ス線等の他の構成要素に接続あるいは一体化され得る。
ソース、ドレイン電極、並びにこの単一連続ゲートのた
めの全ての相互接続をトランジスタの能動部分上に設け
ることにより、第３図に図示されている構造体、特に第
１図に図示されている構造体よりも実質的に小さな構造
体が与えられ、同時に第１図の構造体に必要なエアブリ
ッジ・オーバレイの必要性が解消される。したがって、
製造が実質的により簡単で受動スイッチングに適当な小
型の電界効果トランジスタが提供される。
めの全ての相互接続をトランジスタの能動部分上に設け
ることにより、第３図に図示されている構造体、特に第
１図に図示されている構造体よりも実質的に小さな構造
体が与えられ、同時に第１図の構造体に必要なエアブリ
ッジ・オーバレイの必要性が解消される。したがって、
製造が実質的により簡単で受動スイッチングに適当な小
型の電界効果トランジスタが提供される。
第３図及び４図に図示されているトランジスタは各々、
電界効果トランジスタの寸法が減少したために「オン状
態」及び「オフ状態」の両方においてより低い寄生リア
クタンス、特により低い寄生インダクタンスを有する。
電界効果トランジスタの寸法が減少したために「オン状
態」及び「オフ状態」の両方においてより低い寄生リア
クタンス、特により低い寄生インダクタンスを有する。
第２図に図示されているスイッチング回路、例えばｌＸ
４又は２Ｘ４スイツチに与えられる斯かるトランジスタ
によると、受動接続電界効果トランジスタに基くより高
次に集積された無線周波数スイッチが提供され得る。
４又は２Ｘ４スイツチに与えられる斯かるトランジスタ
によると、受動接続電界効果トランジスタに基くより高
次に集積された無線周波数スイッチが提供され得る。
以上、本発明を実施例に従って説明したが、本発明の基
本思想を利用した他の実施例が可能であることは当業者
には明らかである。
本思想を利用した他の実施例が可能であることは当業者
には明らかである。
第１図は、従来の金属電極半導体電界効果トランジスタ
の平面図、第１Ａ図は、第１図の線ＩＡ−ＩＡについて
の断面図、第１Ｂ図は、第１図のＩＢ−ＩＢについての
第１図の断面図である。 第２図は、複数の相互接続された直列及び分路相互接続
された電界効果トランジスタから構成された単極双投ス
イッチ（ＩＸ２スイッチ）の回路図、第２Ａ図は、スイ
ッチの入力端子と第１出力端子との間に入力信号が結合
される時の第２図のスイッチの回路図、第２Ｂは、第２
Ａ図に図示されている回路の簡略化された等節回路であ
る。 第３図は、本発明の第１の特徴にしたがって曲折ゲート
電極を有する電界効果トランジスタの平面図、第３Ａ図
は、第３図の線３Ａ−３Ａについての断面図である。 第４図は、本発明の別の特徴にしたがってトランジスタ
の能動部分の上に完全に配置されている曲折ゲート電極
及びドレイン並びにソース電極を有する電界効果トラン
ジスタの平面図、第４Ａ図は、第４図の線４Ａ−４Ａに
ついての断面図である。 第５図は、本発明の更に別の特徴にしたがって直列及び
分路ＦＥＴを用いる単極４投スイツチ（ｌＸ４）の回路
図である。 （符号説明） １０・・・単極双投スイッチ、 １０ａ・・・チャンネ
ル１２・・・共通端子、 １４．１７・・・分岐端子
。 １１．１３，２１．２３ ・・・ＦＥＴ、 ３２・・
・基板。 ３４ａ・・・能動層、 ３５・・・能動領域。 ３６ａ〜３６ｃ ・・・ドレイン電極部分。 ３８ａ〜３８ｂ ・・・交互配置ソース部分。 ３６・・・共通ドレイン電極、 ３８・・・共通ソー
ス電極、 ３７・・・曲折ゲート線。 ３７ａ〜３７ｄ ・・・ゲートセクション。 ４１・・・接地平面導体、 ４２・・・基 板。 ４４ａ・・・能動層、 ４４ｂ・・・接触層。 ４５・・・メサエッチングされたエピタキシャル成長能
動領域、 ４６ａ〜４６ｃ・・・ソース電極部分。
の平面図、第１Ａ図は、第１図の線ＩＡ−ＩＡについて
の断面図、第１Ｂ図は、第１図のＩＢ−ＩＢについての
第１図の断面図である。 第２図は、複数の相互接続された直列及び分路相互接続
された電界効果トランジスタから構成された単極双投ス
イッチ（ＩＸ２スイッチ）の回路図、第２Ａ図は、スイ
ッチの入力端子と第１出力端子との間に入力信号が結合
される時の第２図のスイッチの回路図、第２Ｂは、第２
Ａ図に図示されている回路の簡略化された等節回路であ
る。 第３図は、本発明の第１の特徴にしたがって曲折ゲート
電極を有する電界効果トランジスタの平面図、第３Ａ図
は、第３図の線３Ａ−３Ａについての断面図である。 第４図は、本発明の別の特徴にしたがってトランジスタ
の能動部分の上に完全に配置されている曲折ゲート電極
及びドレイン並びにソース電極を有する電界効果トラン
ジスタの平面図、第４Ａ図は、第４図の線４Ａ−４Ａに
ついての断面図である。 第５図は、本発明の更に別の特徴にしたがって直列及び
分路ＦＥＴを用いる単極４投スイツチ（ｌＸ４）の回路
図である。 （符号説明） １０・・・単極双投スイッチ、 １０ａ・・・チャンネ
ル１２・・・共通端子、 １４．１７・・・分岐端子
。 １１．１３，２１．２３ ・・・ＦＥＴ、 ３２・・
・基板。 ３４ａ・・・能動層、 ３５・・・能動領域。 ３６ａ〜３６ｃ ・・・ドレイン電極部分。 ３８ａ〜３８ｂ ・・・交互配置ソース部分。 ３６・・・共通ドレイン電極、 ３８・・・共通ソー
ス電極、 ３７・・・曲折ゲート線。 ３７ａ〜３７ｄ ・・・ゲートセクション。 ４１・・・接地平面導体、 ４２・・・基 板。 ４４ａ・・・能動層、 ４４ｂ・・・接触層。 ４５・・・メサエッチングされたエピタキシャル成長能
動領域、 ４６ａ〜４６ｃ・・・ソース電極部分。
Claims (18)
- １．選定されたドーピング濃度を有する能動領域、 上記能動領域の上に配置された第１の複数の離間された
ドレイン電極部分、 上記能動領域の上に配置され、ソース領域が上記ドレイ
ン領域と交互配置され且つ上記ドレイン領域から離間さ
れている第２の複数の離間されたソース電極部分、及び 上記能動層の上に配置され且つ能動層を通して曲折して
形成され、上記複数のソース及びドレイン電極部分から
離間して配置されているゲート電極であつて、上記ソー
ス及びドレイン電極の間に配置されている第１の複数の
セクション並びに上記第１のセクションの各々を上記能
動層とシヨツトキ・バリヤ接触して配置されている金属
によつて構成されている上記第１の複数の部分と直列に
相互接続せしめるように配置されている第２の複数のセ
クションを含むゲート電極、 から構成される電界効果トランジスタ。 - ２．上記複数のドレイン電極部分が共通ドレイン電極に
接続されており且つ上記複数のソース電極部分が共通ソ
ース電極に接続されている請求項１記載のトランジスタ
。 - ３．上記共通ソース及びドレイン電極が各々上記基板上
に配置され且つ上記トランジスタの能動領域から離れて
配置されており且つ上記の第２の複数のゲート電極部分
が上記能動層の上に配置された上記第１電極部分を直列
に接続させるために上記能動領域から離れて配置されて
いる請求項２記載のトランジスタ。 - ４．上記能動層が、メサ形能動層部分を分離するために
エッチングされたエピタキシャル成長能動層である請求
項３記載のトランジスタ。 - ５．上記能動層が、上記基板のイオン注入部分である請
求項３記載のトランジスタ。 - ６．上記共通ソース及びドレイン電極が各々、上記トラ
ンジスタの能動層部分上に配置されており且つ上記第２
の複数ゲート電極部分が、上記能動層に配置されている
上記第１ゲート電極部分を直列に相互接続させるように
上記能動層に配置されている請求項２記載のトランジス
タ。 - ７．上記能動層が、メサ形能動層部分を分離するために
エッチングされたエピタキシャル成長能動層である請求
項６記載のトランジスタ。 - ８．上記能動層が、上記基板のイオン注入された部分で
ある請求項記載のトランジスタ。 - ９．上記能動領域が、ドープされたひ化ガリウムである
請求項１記載のトランジスタ。 - １０．受動無線周波数スイッチに用いられる金属電極半
導体電界効果トランジスタ（ＭＥＳＦＥＴ）であつて、 ひ化ガリウムを含む基板、 上記基板によつて担持されているドープされたひ化ガリ
ウムを含む能動層、 上記能動層にオーム接触し且つ上記能動層に沿つて離間
されて配置されている第１の複数のドレイン電極部分、 上記能動層にオーム接触し且つ上記能動層に沿つて離間
されて配置されている第２の複数のソース電極部分であ
つて、その間に上記能動層のゲート領域を提供すべく上
記ドレイン電極部分から離間されている第２の複数のソ
ース電極部分、及び 上記能動層の上記ゲート領域上に配置され且つ上記能動
層とシヨツトキ・バリヤ接触をするように配置される第
１の複数の部分並びに上記第１電極部分を直列に相互接
続するべく配置されている第２電極細分を有する曲折ゲ
ート電極、から構成される金属電極半導体電界効果トラ
ンジスタ（ＭＥＳＦＥＴ）。 - １１．上記複数のドレイン電極部分が、共通ドレイン電
極に接続されており且つ上記ソース電極部分が共通ソー
ス電極に接続されている請求項１０記載のＭＥＳＦＥＴ
。 - １２．上記共通ソース及びドレイン電極が各々、上記基
板上に配置され且つ上記トランジスタの上記能動領域か
ら離れて配置されており且つ上記第２の複数のゲート電
極部分が上記能動領域から離れて配置されている請求項
１１記載のＭＥＳＦＥＴ。 - １３．上記能動層が、メサ形能動層部分を分離するため
にエッチングされたエピタキシャル成長能動層である請
求項１２記載のＭＥＳＦＥＴ。 - １４．上記能動層が、上記基板のイオン注入された部分
である請求項１２記載のＭＥＳＦＥＴ。 - １５．上記共通ソース、共通ドレイン電極及び第２の複
数のゲート電極部分が、上記トランジスタの能動層部分
上に配置されている請求項１１記載のＭＥＳＦＥＴ。 - １６．上記能動層が、メサ形能動層を分離するためにエ
ッチングされたエピタキシャル成長能動層である請求項
１５記載のＭＥＳＦＥＴ。 - １７．上記能動層が、上記基板のイオン注入された部分
である請求項１５記載のＭＥＳＦＥＴ。 - １８．共通端子及び少なくとも一対の分岐端子を有する
無線周波数スイッチであつて、 複数のトランジスタであつて、各々が上記トランジスタ
のゲート電極に供給される制御信号の第１状態に応答し
て、上記共通端子と上記分岐端子の第１端子の間に低イ
ンピーダンス経路を且つ上記共通端子と上記分岐端子の
第２端子との間に高インピーダンス経路を提供し、上記
トランジスタのゲート電極に供給される上記制御信号の
第２の異なつた状態に応答して、上記第２分岐端子と上
記共通端子との間に低インピーダンス経路を且つ上記共
通端子と上記第１分岐端子との間に高インピーダンス経
路を提供するように配列されたソース、ドレイン及びゲ
ート電極を有する複数のトランジスタであつて、各トラ
ンジスタが、 上記基板によつて担持されているドープされたひ化ガリ
ウムを含む能動領域、 上記能動領域にオーム接触し且つ上記能動層に沿つて離
間されて配置されている第１の複数のドレイン電極部分
、 上記能動層のゲート領域を提供するために上記能動層に
オーム接触し且つ上記能動層に沿つて且つ上記ドレイン
電極部分から離間されるように配置された第２の複数の
ソース電極部分、及び 上記能動層の上記ゲート領域部分の上記能動層の上に配
置され且つ上記能動層とシヨツトキ・バリヤ接触して配
置されている曲折の直列接続ゲート電極、 から構成される無線周波数スイッチ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US28517388A | 1988-12-16 | 1988-12-16 | |
| US285173 | 1988-12-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02214125A true JPH02214125A (ja) | 1990-08-27 |
Family
ID=23093070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325786A Pending JPH02214125A (ja) | 1988-12-16 | 1989-12-15 | 無線周波数スイッチング回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0373803A3 (ja) |
| JP (1) | JPH02214125A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244701A (ja) * | 1999-12-23 | 2001-09-07 | Alcatel | １つの入力と複数の出力とを有する電子スイッチ部材、および該スイッチ部材のスイッチマトリックスへの応用 |
| JP2009231582A (ja) * | 2008-03-24 | 2009-10-08 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06224225A (ja) * | 1993-01-27 | 1994-08-12 | Fujitsu Ltd | 電界効果半導体装置 |
| US5594394A (en) * | 1993-08-31 | 1997-01-14 | Matsushita Electric Industrial Co., Ltd. | Antenna diversity switching device with switching circuits between the receiver terminal and each antenna |
| JPH08213409A (ja) * | 1995-02-06 | 1996-08-20 | Nec Corp | 半導体装置 |
| JP3439290B2 (ja) * | 1995-12-28 | 2003-08-25 | 日本電気株式会社 | 半導体装置 |
| DE19615495C2 (de) * | 1996-04-19 | 1999-07-22 | Forschungszentrum Juelich Gmbh | Halbleiter-Bauelement und Verfahren zu dessen Herstellung |
| JP2910681B2 (ja) * | 1996-07-24 | 1999-06-23 | 日本電気株式会社 | 半導体装置 |
| DE10058922A1 (de) | 2000-11-28 | 2002-06-06 | Clariant Gmbh | Stabilisierter roter Phosphor und ein Verfahren zu seiner Herstellung |
| GB0709706D0 (en) | 2007-05-21 | 2007-06-27 | Filtronic Compound Semiconduct | A field effect transistor |
| EP3618117B1 (en) * | 2018-08-30 | 2022-05-11 | Nokia Solutions and Networks Oy | Apparatus comprising a first and second layer of conductive material and methods of manufacturing and operating such apparatus |
| RU2748722C1 (ru) * | 2020-09-14 | 2021-05-31 | Акционерное общество Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Переключатель свч |
| CN114883399B (zh) * | 2022-05-13 | 2025-11-28 | 锐磐微电子科技(上海)有限公司 | 电极结构、晶体管结构和射频开关结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028661B2 (ja) * | 1972-01-08 | 1975-09-17 | ||
| JPS574248B2 (ja) * | 1977-12-10 | 1982-01-25 | ||
| JPS574247B2 (ja) * | 1978-02-06 | 1982-01-25 | ||
| JPS6367802A (ja) * | 1986-09-09 | 1988-03-26 | Nec Corp | スイツチ回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1200017A (en) * | 1981-12-04 | 1986-01-28 | Ho C. Huang | Microwave field effect transistor |
| FR2550889B1 (fr) * | 1983-08-17 | 1985-10-11 | Thomson Csf | Dispositif amplificateur a effet de champ, fonctionnant dans les hyperfrequences, par transfert d'electrons |
| JPH0770733B2 (ja) * | 1988-02-22 | 1995-07-31 | 株式会社東芝 | 半導体装置とその使用方法 |
-
1989
- 1989-12-04 EP EP19890312600 patent/EP0373803A3/en not_active Withdrawn
- 1989-12-15 JP JP1325786A patent/JPH02214125A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028661B2 (ja) * | 1972-01-08 | 1975-09-17 | ||
| JPS574248B2 (ja) * | 1977-12-10 | 1982-01-25 | ||
| JPS574247B2 (ja) * | 1978-02-06 | 1982-01-25 | ||
| JPS6367802A (ja) * | 1986-09-09 | 1988-03-26 | Nec Corp | スイツチ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001244701A (ja) * | 1999-12-23 | 2001-09-07 | Alcatel | １つの入力と複数の出力とを有する電子スイッチ部材、および該スイッチ部材のスイッチマトリックスへの応用 |
| JP2009231582A (ja) * | 2008-03-24 | 2009-10-08 | Sanyo Electric Co Ltd | 化合物半導体スイッチ回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0373803A2 (en) | 1990-06-20 |
| EP0373803A3 (en) | 1991-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5313083A (en) | R.F. switching circuits | |
| TWI475690B (zh) | 多閘半導體裝置 | |
| US8169008B2 (en) | Semiconductor device | |
| JPH02214125A (ja) | 無線周波数スイッチング回路 | |
| JPS61199669A (ja) | エツジ・チヤネルｆｅｔとその製造方法 | |
| US7538394B2 (en) | Compound semiconductor switch circuit device | |
| JPH08162331A (ja) | 可変インダクタ及びそれを用いた半導体集積回路 | |
| US7547939B2 (en) | Semiconductor device and circuit having multiple voltage controlled capacitors | |
| US8450805B2 (en) | Compound semiconductor switch circuit device | |
| JP3320473B2 (ja) | 半導体装置 | |
| US20050263822A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7193255B2 (en) | Semiconductor device with floating conducting region placed between device elements | |
| US7339210B2 (en) | Compound semiconductor switching circuit device | |
| US7199407B2 (en) | Semiconductor device | |
| CN114725197A (zh) | 金属氧化物半导体装置和其构造方法 | |
| US7652316B2 (en) | Semiconductor transistor (DMOS) device for use as a power amplifier | |
| US20040222854A1 (en) | High-frequency power amplifier | |
| US5309006A (en) | FET crossbar switch device particularly useful for microwave applications | |
| US20090173999A1 (en) | Field effect transistor with gate having varying sheet resistance | |
| US6774416B2 (en) | Small area cascode FET structure operating at mm-wave frequencies | |
| EP0481113B1 (en) | Digitally controlled field effect attenuator devices | |
| US7206552B2 (en) | Semiconductor switching device | |
| HK1007361B (en) | Digitally controlled field effect attenuator devices | |
| CN119922961B (zh) | 一种非对称工艺单刀双掷射频开关器件及其制备方法 | |
| GB2095945A (en) | Radio frequency network having plural electrically interconnected field effect transistor cells |