JPH02214143A - 薄膜電子回路 - Google Patents
薄膜電子回路Info
- Publication number
- JPH02214143A JPH02214143A JP3356889A JP3356889A JPH02214143A JP H02214143 A JPH02214143 A JP H02214143A JP 3356889 A JP3356889 A JP 3356889A JP 3356889 A JP3356889 A JP 3356889A JP H02214143 A JPH02214143 A JP H02214143A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- film
- metal
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は２層配線部を必要とする薄膜電子回路に関する
。
。
【従来の技術１
従来の２層配線部の形成方法を第３図を用いて説明する
。 第３図（ａ）は平面図、（ｂ）、（ｃ）は断面図を示す
、同図において、２１は基板、２２は下部配線、２３は
眉間絶縁膜、２４は上部配線、２５は下部配線と上部配
線とを接続するためのコンタクトホールである。下部配
線２２、上部配線２４にはポリシリコンや金属が眉間絶
縁膜にはＳｉＯ２、ＰＳＧ （リンシリケートガラス）
、ＳｉＮ等が多用されている。 形成方法は以下の手順で行われる。まず、下部配線２２
を形成し、その上に眉間絶縁膜２３を形成する。ホトエ
ツチングプロセスによりコンタクトホール２５の部分に
穴を開ける。最後に上部配線２４を形成して完成する。 【発明が解決しようとする課題１ この従来技術の欠点を以下に説明する。前述のように従
来工程では眉間絶縁膜を形成する工程とコンタクトホー
ルを開ける工程との２回の工程を必要とする。これはコ
ストと歩留の点で不利である。さらにコンタクトホール
を開ける工程では眉間絶縁膜をエツチングで除去するが
１０μｍ程度になると形状異常になったり、コンタクト
不良になるなどの問題を起こしやすい、また、眉間絶縁
膜と下部配線との選択エツチング技術が必要である。眉
間絶縁膜については異物によるピンホールが発生しやす
くこれが原因となって配線間ショートを生じやすい、ま
た、下部配線や眉間＃！Ａ縁膜の断面形状が切り立って
いるとこの部分で上部配線が断線する。 以上、説明したように従来は、 ■層間絶縁膜を形成する工程とコンタクトホールを開け
る工程との２回の工程を必要とする■コンタクトホール
を開ける工程で形状異常になったり、コンタクト不良に
なるなどの問題を起こしやすい ■層間絶縁膜と下部配線との選択エツチング技術が必要
である ■層間絶縁膜については異物によるピンホールが発生し
やすくこれが原因となって配線間ショートを生じやすい ■下部配線や層間絶縁膜の断面形状が切り立っていると
この部分で上部配線が断線する等の問題を抱えており、
プロセスの簡略化、配線間の短絡あるいは断線、コンタ
クト不良など、歩留、コストの面で問題があった。 【課題を解決するための手段】 本発明はこれらの問題を解決する技術を提供することを
目的とする。すなわち、２層配線部を有する薄膜電子回
路において、前記２層配線部を。 陽極化成により酸化し得る金属を含んだ第１の配線と、
前記金属を陽極化成して得られる酸化膜と、前記酸化膜
上に形成された第２の配線とを少なくとも有するような
構成とする。
。 第３図（ａ）は平面図、（ｂ）、（ｃ）は断面図を示す
、同図において、２１は基板、２２は下部配線、２３は
眉間絶縁膜、２４は上部配線、２５は下部配線と上部配
線とを接続するためのコンタクトホールである。下部配
線２２、上部配線２４にはポリシリコンや金属が眉間絶
縁膜にはＳｉＯ２、ＰＳＧ （リンシリケートガラス）
、ＳｉＮ等が多用されている。 形成方法は以下の手順で行われる。まず、下部配線２２
を形成し、その上に眉間絶縁膜２３を形成する。ホトエ
ツチングプロセスによりコンタクトホール２５の部分に
穴を開ける。最後に上部配線２４を形成して完成する。 【発明が解決しようとする課題１ この従来技術の欠点を以下に説明する。前述のように従
来工程では眉間絶縁膜を形成する工程とコンタクトホー
ルを開ける工程との２回の工程を必要とする。これはコ
ストと歩留の点で不利である。さらにコンタクトホール
を開ける工程では眉間絶縁膜をエツチングで除去するが
１０μｍ程度になると形状異常になったり、コンタクト
不良になるなどの問題を起こしやすい、また、眉間絶縁
膜と下部配線との選択エツチング技術が必要である。眉
間絶縁膜については異物によるピンホールが発生しやす
くこれが原因となって配線間ショートを生じやすい、ま
た、下部配線や眉間＃！Ａ縁膜の断面形状が切り立って
いるとこの部分で上部配線が断線する。 以上、説明したように従来は、 ■層間絶縁膜を形成する工程とコンタクトホールを開け
る工程との２回の工程を必要とする■コンタクトホール
を開ける工程で形状異常になったり、コンタクト不良に
なるなどの問題を起こしやすい ■層間絶縁膜と下部配線との選択エツチング技術が必要
である ■層間絶縁膜については異物によるピンホールが発生し
やすくこれが原因となって配線間ショートを生じやすい ■下部配線や層間絶縁膜の断面形状が切り立っていると
この部分で上部配線が断線する等の問題を抱えており、
プロセスの簡略化、配線間の短絡あるいは断線、コンタ
クト不良など、歩留、コストの面で問題があった。 【課題を解決するための手段】 本発明はこれらの問題を解決する技術を提供することを
目的とする。すなわち、２層配線部を有する薄膜電子回
路において、前記２層配線部を。 陽極化成により酸化し得る金属を含んだ第１の配線と、
前記金属を陽極化成して得られる酸化膜と、前記酸化膜
上に形成された第２の配線とを少なくとも有するような
構成とする。
本発明による２層配線では工程が簡単な上、次の利点が
ある。簡単なプロセスで２層配線部が形成できる。下部
配線の端面における段差が丸くなり、上部配線の断線が
なくなる。エツチングによる穴あけではないので、酸化
膜と下部配線材料との選択エツチングが不要である。さ
らに、薄膜トランジスタを含む薄膜回路を、工程を増や
す事なくアクティブマトリクス液晶パネルに付加するこ
とができる。
ある。簡単なプロセスで２層配線部が形成できる。下部
配線の端面における段差が丸くなり、上部配線の断線が
なくなる。エツチングによる穴あけではないので、酸化
膜と下部配線材料との選択エツチングが不要である。さ
らに、薄膜トランジスタを含む薄膜回路を、工程を増や
す事なくアクティブマトリクス液晶パネルに付加するこ
とができる。
以下、本発明を実施例を用いて詳細に説明する。
実施例１
第１図は第３図で説明した２層配線の例を本発明による
技術で実現した場合を示すものである。 第２図は各工程での断面を示す０図中、１１は絶縁性基
板、１２は陽極化成可能な金属（例えばＡＱ）、１３は
化成酸化膜ＡＱの場合にはＡＱ、０３゜１５は上部配線
であり、１５はコンタクトホールのある部分を示す。 第２図を用いて形成手順を説明する。 基板１１にＡΩ１２を抵抗加熱蒸着もしくはスパッタ蒸
着により２５００人形成する。ホトエッチングプロセス
によりパターン化する（ａ）。コンタクトホール１５と
なる部分にホトレジスト１６をパターン化して残す（ｂ
）、膜厚は１〜４μｍとする。 その後、各配線を陽極化成用の電源の子種に接続する。 この状態で、基板を化成液に浸し、配線１２に１０５ｖ
の電圧を供給する。約３０分後領域１５以外（７）Ａ１
２１７）表面に約１０ｏＯ人（７）Ａ Ｑ。 ０、膜１３が形成出来る。この際の化成液としては３％
酒石酸をエチレングリコールもしくはプロピレングリコ
ール液で希釈し、アンモニアによりＰＨ７，０±０．５
に調整した溶液を用いる。コンタクト部１５のところは
Ａｆｉが陽極化成されずにすむため、自ずとコンタクト
ホールができる。 レジストを除去した後、全面に上部配線用の金属として
ｃｒ（１０００人）続けてＡＱ （３５００人）をスパ
ッタ蒸着で形成する。ホトエツチングプロセスによりパ
ターン化して上部配線１４を形成する。これで２層配線
が完成する。 ここではＡＱを用いた例を説明したが、ＳｉやＰｄを含
んだＡＱやＴａ、Ｔｉなども同様に使用することができ
る。また、上部電極にＣｒＡΩを用いたがＡｊｌ単独、
その他の導電材料を使用することができる０本発明によ
る２層配線では工程が簡単な上、次の利点がある。第１
図（ｃ）に断面を示すように下部配線の端面における段
差が丸くなり、上部配線の断線がなくなる。また、エツ
チングによる穴あけではないので、酸化膜と下部配線材
料との選択エツチングが不要である。（金属とその酸化
膜との選択エツチングは困１１）実施例２ 第４図を使って説明する。実施例１と異なる点は眉間絶
縁膜が化成酸化膜と別の絶縁膜との２Ｍになっている点
である。 絶縁性基板１１上にＡＱを２５ｏＯ人抵抗加熱蒸着もし
くはスパッタ蒸着により形成し、パターン化して、下部
配線１２を形成する。その後、第２図（ｂ）のようにコ
ンタクトホール部にレジスト１６を形成する。膜厚は１
〜４μｍとする。各配線を陽極化成用の電源の子種に接
続する。この状態で、基板を化成液に浸し、配線１２に
１０５Ｖの電圧を供給する。約３０分後領域１５以外の
Ａｆｌ（７１表表面的１０００人（１）ＡＱ、Ｏ，膜１
３が形成出来る。；の際の化成液としては３％酒石酸を
エチレングリコールもしくはプロピレングリコール液で
希釈し、アンモニアによりＰＨ７，０±０゜５に調整し
た溶液を用いる。コンタクト部１５のところはＡＱが陽
極化成されずにすむため、自ずとコンタクトホールがで
きる。 レジストを除去した後、全面にプラズマＣＶＤ法により
、５ｉＮ１７を２０００人形成する。材料ガスとしては
ＳｉＨ，、ＮＨ，を主たる成分とするガスを使用する。 その後、ＣＦ、ガスを用いたドライエツチングによりコ
ンタクト部のＳｉＮを除去する。最後に上部配線用の金
属としてＣｒ（１０００人）続けてＡΩ（３５００人）
をスパッタ蒸着で形成する。ホトエツチングプロセスに
よりパターン化して上部配線１４を形成する。これで２
層配線が完成する。ここではＳｉＮを使ったがこの他に
Ｓ ｉ Ｏ，を用いてもよい。 実施例３ 第５図、第６図を用いて説明する。この例は薄膜トラン
ジスタを含む回路に適用した場合のものである。 領域（ｂ）がアクティブマトリクス駆動方式の液晶パネ
ルの部分であり、Ｔｐは薄膜トランジスタ、Ｃ０は付加
容量、Ｌは液晶、Ｄｌ、・・・、Ｂ４．。 は信号配線、Ｇ１、・・・、Ｇ２４゜はゲート配線を示
す。 領域（ａ）はこのパネルを駆動するための回路であり、
同一の基板上にやはり薄膜で形成する。 Ｔｓは薄膜トランジスタ、Ａ１．・・・、Ａ□、は２層
配線部の下部配線端子、Ｂい・・・、Ｂ１６は駆動回路
のゲート端子である。この例では駆動回路は１６Ｘ１５
のマトリクスとしている。 この回路を薄膜で実現した場合の構造図を第６図に示す
。 ６１は絶縁性基板、６２は陽極化成可能な金属よりなる
ゲート電極、６２′はゲート配線、６２″は端子、６３
は化成酸化膜、６４は絶縁膜、６５はａ−８ｉ膜、６６
はａ−８ｉ （ｎ＋）膜、６７は信号配線、６７’は周
辺トランジスタとゲート配線とを接続する配線を兼ねる
ものである。６７″はトランジスタＴｓのドレインであ
り、２Ｍ配線を経て端子に接続される。６８は画素電極
であり通常透明電極で作られる。 第６図の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）。 （Ｅ）（Ｆ）は各々、端子、周辺トランジスタ、コンタ
クトホール部、付加容量部、スイッチトランジスタを示
す。 この例では２層配線部の下部配線、眉間絶縁膜、上部配
線が各々薄膜トランジスタのゲート電極、ゲート絶縁膜
、ソースドレイン電極と供用しているところが違う点で
ある。すなわち、周辺回路とマトリクスパネルとを同じ
プロセスで同時に製作できるということである。 以下第２図、第６図を用いて製造方法を説明する。 絶縁性基板６１上にＡＱを２５００人抵抗加熱蒸着もし
くはスパッタ蒸着により形成し、パターン化して、第６
図（ａ）のようにゲート電極６２、ゲート配線や下部配
！６２’、端子６２″を形成する（ＡＱは抵抗が低いた
めゲート配線に適している）。 その後、コンタクトホール部を膜厚１〜４μｍのレジス
トで被覆して陽極化成を行う。配線を電源の子種に接続
する。この状態で、基板を化成液に浸し、配線１２（第
６図では符号６２）に１０５ｖの電圧を供給する。約３
０分後コンタクト部となる領域１５以外のＡＱの表面に
約１０００人のＡΩ２０□［１３が形成出来る。この際
の化成液としては３％酒石酸をエチレングリコールもし
くはプロピレングリコール液で希釈し、アンモニアによ
りＰＨ７，０±０．５に調整した溶液を用いる。コンタ
クト部１５のところはＡｎが陽極化成されずにすむため
、自ずとコンタクトホールができる。 レジストを除去した後、全面にプラズマＣＶＤ法により
、５ｉＮ１７を２０００人、非晶質シリコン（ａ−８ｉ
）を２００−２０００人、リンを０．６−２５％ドーピ
ングした非晶質シリコン（ａ−８ｉ （ｎ＋） ）を２
００−５００人堆積する。この時基板温度としては１５
０−３００℃とする。材料ガスとしてはａ−８ｉはＳｉ
Ｈ４を主たる成分とするガスを、 ａ Ｓｉ （ｎ
＋）にはＳｉＨ４とＰＨ，との混合ガスを使用する。こ
こで、従来ＡΩの上にプラズマ膜を形成するとＡＱにヒ
ロックが成長し薄膜トランジスタが破壊したが、ＡＱの
化成膜があるとこのヒロックの発生が抑えられるため、
この問題はなくなった。 その後、非晶質シリコン６６をパターン化する。 プラズマ膜のエッチにはＣＦ４ガスによるドライエッチ
法を用いる。ＳｉＮのコンタクトホールの部分のＳｉＮ
を除去して穴を開ける。薄膜トランジスタのドレイン電
極（信号配線）６７．６７′６７”用のＣｒ／ＡＱを１
０００人、３５００人をスパッタにて形成し、パターン
化する。ドレイン電極をマスクとしてドライエッチする
ことによってａ−８ｉ （ｎ＋）をエッチする０画素電
極用の透明電極として酸化インジウムを１０００人スパ
ッタ蒸着し加工して画素電極６８を形成する。 最後に、保護膜としてＳｉＮを１μｍ形成し端子部上の
ＳｉＮを除去して完成する。 ここでは２層配線部や薄膜トランジスタのゲート絶縁膜
、付加容量部の誘電体にＡＱ、Ｏ，とＳｉＮの２層膜を
使ったがＳｉＮ膜は必ずしも必要ではない、また、Ｓｉ
Ｎ膜の代わりにＳ ｉ Ｏ，を使用することもできる。 Ａ２の代わりにＳｉやＰｄを含んだＡＱやＴａ、Ｔｉな
どを使ってもよいことは勿論である。Ｃｒ／ＡＱの他に
ＡＱや他の導電材料が使えることは勿論である。
技術で実現した場合を示すものである。 第２図は各工程での断面を示す０図中、１１は絶縁性基
板、１２は陽極化成可能な金属（例えばＡＱ）、１３は
化成酸化膜ＡＱの場合にはＡＱ、０３゜１５は上部配線
であり、１５はコンタクトホールのある部分を示す。 第２図を用いて形成手順を説明する。 基板１１にＡΩ１２を抵抗加熱蒸着もしくはスパッタ蒸
着により２５００人形成する。ホトエッチングプロセス
によりパターン化する（ａ）。コンタクトホール１５と
なる部分にホトレジスト１６をパターン化して残す（ｂ
）、膜厚は１〜４μｍとする。 その後、各配線を陽極化成用の電源の子種に接続する。 この状態で、基板を化成液に浸し、配線１２に１０５ｖ
の電圧を供給する。約３０分後領域１５以外（７）Ａ１
２１７）表面に約１０ｏＯ人（７）Ａ Ｑ。 ０、膜１３が形成出来る。この際の化成液としては３％
酒石酸をエチレングリコールもしくはプロピレングリコ
ール液で希釈し、アンモニアによりＰＨ７，０±０．５
に調整した溶液を用いる。コンタクト部１５のところは
Ａｆｉが陽極化成されずにすむため、自ずとコンタクト
ホールができる。 レジストを除去した後、全面に上部配線用の金属として
ｃｒ（１０００人）続けてＡＱ （３５００人）をスパ
ッタ蒸着で形成する。ホトエツチングプロセスによりパ
ターン化して上部配線１４を形成する。これで２層配線
が完成する。 ここではＡＱを用いた例を説明したが、ＳｉやＰｄを含
んだＡＱやＴａ、Ｔｉなども同様に使用することができ
る。また、上部電極にＣｒＡΩを用いたがＡｊｌ単独、
その他の導電材料を使用することができる０本発明によ
る２層配線では工程が簡単な上、次の利点がある。第１
図（ｃ）に断面を示すように下部配線の端面における段
差が丸くなり、上部配線の断線がなくなる。また、エツ
チングによる穴あけではないので、酸化膜と下部配線材
料との選択エツチングが不要である。（金属とその酸化
膜との選択エツチングは困１１）実施例２ 第４図を使って説明する。実施例１と異なる点は眉間絶
縁膜が化成酸化膜と別の絶縁膜との２Ｍになっている点
である。 絶縁性基板１１上にＡＱを２５ｏＯ人抵抗加熱蒸着もし
くはスパッタ蒸着により形成し、パターン化して、下部
配線１２を形成する。その後、第２図（ｂ）のようにコ
ンタクトホール部にレジスト１６を形成する。膜厚は１
〜４μｍとする。各配線を陽極化成用の電源の子種に接
続する。この状態で、基板を化成液に浸し、配線１２に
１０５Ｖの電圧を供給する。約３０分後領域１５以外の
Ａｆｌ（７１表表面的１０００人（１）ＡＱ、Ｏ，膜１
３が形成出来る。；の際の化成液としては３％酒石酸を
エチレングリコールもしくはプロピレングリコール液で
希釈し、アンモニアによりＰＨ７，０±０゜５に調整し
た溶液を用いる。コンタクト部１５のところはＡＱが陽
極化成されずにすむため、自ずとコンタクトホールがで
きる。 レジストを除去した後、全面にプラズマＣＶＤ法により
、５ｉＮ１７を２０００人形成する。材料ガスとしては
ＳｉＨ，、ＮＨ，を主たる成分とするガスを使用する。 その後、ＣＦ、ガスを用いたドライエツチングによりコ
ンタクト部のＳｉＮを除去する。最後に上部配線用の金
属としてＣｒ（１０００人）続けてＡΩ（３５００人）
をスパッタ蒸着で形成する。ホトエツチングプロセスに
よりパターン化して上部配線１４を形成する。これで２
層配線が完成する。ここではＳｉＮを使ったがこの他に
Ｓ ｉ Ｏ，を用いてもよい。 実施例３ 第５図、第６図を用いて説明する。この例は薄膜トラン
ジスタを含む回路に適用した場合のものである。 領域（ｂ）がアクティブマトリクス駆動方式の液晶パネ
ルの部分であり、Ｔｐは薄膜トランジスタ、Ｃ０は付加
容量、Ｌは液晶、Ｄｌ、・・・、Ｂ４．。 は信号配線、Ｇ１、・・・、Ｇ２４゜はゲート配線を示
す。 領域（ａ）はこのパネルを駆動するための回路であり、
同一の基板上にやはり薄膜で形成する。 Ｔｓは薄膜トランジスタ、Ａ１．・・・、Ａ□、は２層
配線部の下部配線端子、Ｂい・・・、Ｂ１６は駆動回路
のゲート端子である。この例では駆動回路は１６Ｘ１５
のマトリクスとしている。 この回路を薄膜で実現した場合の構造図を第６図に示す
。 ６１は絶縁性基板、６２は陽極化成可能な金属よりなる
ゲート電極、６２′はゲート配線、６２″は端子、６３
は化成酸化膜、６４は絶縁膜、６５はａ−８ｉ膜、６６
はａ−８ｉ （ｎ＋）膜、６７は信号配線、６７’は周
辺トランジスタとゲート配線とを接続する配線を兼ねる
ものである。６７″はトランジスタＴｓのドレインであ
り、２Ｍ配線を経て端子に接続される。６８は画素電極
であり通常透明電極で作られる。 第６図の（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）。 （Ｅ）（Ｆ）は各々、端子、周辺トランジスタ、コンタ
クトホール部、付加容量部、スイッチトランジスタを示
す。 この例では２層配線部の下部配線、眉間絶縁膜、上部配
線が各々薄膜トランジスタのゲート電極、ゲート絶縁膜
、ソースドレイン電極と供用しているところが違う点で
ある。すなわち、周辺回路とマトリクスパネルとを同じ
プロセスで同時に製作できるということである。 以下第２図、第６図を用いて製造方法を説明する。 絶縁性基板６１上にＡＱを２５００人抵抗加熱蒸着もし
くはスパッタ蒸着により形成し、パターン化して、第６
図（ａ）のようにゲート電極６２、ゲート配線や下部配
！６２’、端子６２″を形成する（ＡＱは抵抗が低いた
めゲート配線に適している）。 その後、コンタクトホール部を膜厚１〜４μｍのレジス
トで被覆して陽極化成を行う。配線を電源の子種に接続
する。この状態で、基板を化成液に浸し、配線１２（第
６図では符号６２）に１０５ｖの電圧を供給する。約３
０分後コンタクト部となる領域１５以外のＡＱの表面に
約１０００人のＡΩ２０□［１３が形成出来る。この際
の化成液としては３％酒石酸をエチレングリコールもし
くはプロピレングリコール液で希釈し、アンモニアによ
りＰＨ７，０±０．５に調整した溶液を用いる。コンタ
クト部１５のところはＡｎが陽極化成されずにすむため
、自ずとコンタクトホールができる。 レジストを除去した後、全面にプラズマＣＶＤ法により
、５ｉＮ１７を２０００人、非晶質シリコン（ａ−８ｉ
）を２００−２０００人、リンを０．６−２５％ドーピ
ングした非晶質シリコン（ａ−８ｉ （ｎ＋） ）を２
００−５００人堆積する。この時基板温度としては１５
０−３００℃とする。材料ガスとしてはａ−８ｉはＳｉ
Ｈ４を主たる成分とするガスを、 ａ Ｓｉ （ｎ
＋）にはＳｉＨ４とＰＨ，との混合ガスを使用する。こ
こで、従来ＡΩの上にプラズマ膜を形成するとＡＱにヒ
ロックが成長し薄膜トランジスタが破壊したが、ＡＱの
化成膜があるとこのヒロックの発生が抑えられるため、
この問題はなくなった。 その後、非晶質シリコン６６をパターン化する。 プラズマ膜のエッチにはＣＦ４ガスによるドライエッチ
法を用いる。ＳｉＮのコンタクトホールの部分のＳｉＮ
を除去して穴を開ける。薄膜トランジスタのドレイン電
極（信号配線）６７．６７′６７”用のＣｒ／ＡＱを１
０００人、３５００人をスパッタにて形成し、パターン
化する。ドレイン電極をマスクとしてドライエッチする
ことによってａ−８ｉ （ｎ＋）をエッチする０画素電
極用の透明電極として酸化インジウムを１０００人スパ
ッタ蒸着し加工して画素電極６８を形成する。 最後に、保護膜としてＳｉＮを１μｍ形成し端子部上の
ＳｉＮを除去して完成する。 ここでは２層配線部や薄膜トランジスタのゲート絶縁膜
、付加容量部の誘電体にＡＱ、Ｏ，とＳｉＮの２層膜を
使ったがＳｉＮ膜は必ずしも必要ではない、また、Ｓｉ
Ｎ膜の代わりにＳ ｉ Ｏ，を使用することもできる。 Ａ２の代わりにＳｉやＰｄを含んだＡＱやＴａ、Ｔｉな
どを使ってもよいことは勿論である。Ｃｒ／ＡＱの他に
ＡＱや他の導電材料が使えることは勿論である。
本発明による２層配線では工程が簡単な上、次の利点が
ある。簡単なプロセスで２層配線部が形成できる。下部
配線の端面における段差が丸くなり、上部配線の断線が
なくなる。エツチングによる穴あけではないので、酸化
膜と下部配線材料との選択エツチングが不要である。さ
らに、薄膜トランジスタを含む薄膜回路を工程を増やす
事なくアクティブマトリクス液晶パネルに付加すること
ができる。総じて短絡や断線による不良のない、高性能
のパネルが得られた０歩留は従来のＳｉＮのみを用いる
場合の倍以上と改善できた。
ある。簡単なプロセスで２層配線部が形成できる。下部
配線の端面における段差が丸くなり、上部配線の断線が
なくなる。エツチングによる穴あけではないので、酸化
膜と下部配線材料との選択エツチングが不要である。さ
らに、薄膜トランジスタを含む薄膜回路を工程を増やす
事なくアクティブマトリクス液晶パネルに付加すること
ができる。総じて短絡や断線による不良のない、高性能
のパネルが得られた０歩留は従来のＳｉＮのみを用いる
場合の倍以上と改善できた。
第１図は本発明の一実施例の配線構造を示す平面図及び
断面図、第２図は本発明の一実施例の配線構造の形成工
程を説明する断面図、第３図は従来技術の配線構造を示
す平面図及び断面図、第４図は本発明の第２の実施例の
配線構造の形成工程を説明する断面図、第５図は本発明
の第３の実施例を示す液晶表示パネルの模式的平面図、
第６図は上記第３の実施例の配線構造を示す平面図及び
断面図である。 符号の説明 １１・・・絶縁性基板、１２・・・陽極化性可能な金属
膜、１３・・・陽極化成膜、１４・・・上部配線、１５
・・・コンタクトホール部、６２・・・ＡＱ、６３・・
・ＡＱ２０．．６４−８ｉＮ、６５−ａ−８ｉ、６７−
Ｃｒ／Ａ悲、６８・・・ＩＴＯｌＴｓ・・・周辺回路用
トランジスタ、Ｔｐ・・・スイッチ用トランジスタ第６
図 （ｂ） 断面図
断面図、第２図は本発明の一実施例の配線構造の形成工
程を説明する断面図、第３図は従来技術の配線構造を示
す平面図及び断面図、第４図は本発明の第２の実施例の
配線構造の形成工程を説明する断面図、第５図は本発明
の第３の実施例を示す液晶表示パネルの模式的平面図、
第６図は上記第３の実施例の配線構造を示す平面図及び
断面図である。 符号の説明 １１・・・絶縁性基板、１２・・・陽極化性可能な金属
膜、１３・・・陽極化成膜、１４・・・上部配線、１５
・・・コンタクトホール部、６２・・・ＡＱ、６３・・
・ＡＱ２０．．６４−８ｉＮ、６５−ａ−８ｉ、６７−
Ｃｒ／Ａ悲、６８・・・ＩＴＯｌＴｓ・・・周辺回路用
トランジスタ、Ｔｐ・・・スイッチ用トランジスタ第６
図 （ｂ） 断面図
Claims (1)
- 【特許請求の範囲】 １、配線部の少なくとも一部が、陽極化成により酸化し
得る金属を含んだ第１の配線と、前記金属を陽極化成し
て得られる酸化膜と、前記酸化膜上に形成された第２の
配線とを少なくとも有する２層配線部からなることを特
徴とする薄膜電子回路。 ２、前記２層配線部が少なくとも陽極化成により酸化し
得る金属をを含んだ第１の配線と、前記第１の配線のコ
ンタクトホール以外の表面部分に陽極化成して得られる
酸化膜を少なくとも有することを特徴とする請求項第１
項記載の薄膜電子回路。 ３、前記薄膜電子回路が非結晶半導体からなる薄膜トラ
ンジスタを有し、前記金属及び前記酸化膜が各々前記薄
膜トランジスタのゲート及びゲート絶縁膜の少なくとも
１部に含まれたことを特徴とする請求項第１項および第
２項記載の薄膜電子回路。 ４、前記層間絶縁膜が前記陽極酸化膜と窒化シリコン膜
との２層膜で構成されたことを特徴とする請求項第１項
、第２項及び第３項記載の薄膜電子回路。 ５、前記非結晶半導体が水素化非晶質シリコンを含むこ
とを特徴とする請求項第３項、第４項記載の薄膜電子回
路。 ６、前記金属がＡｌを主成分とする金属であり、前記酸
化膜がこれをを陽極化成して得られるＡｌ＿２Ｏ＿３で
あることを特徴とする請求項第１項、第２項、第３項、
第４項及び第５項記載の薄膜電子回路。 ７、前記金属がＴａであり、前記酸化膜がこれを陽極化
成して得られるＴａ＿２Ｏ＿５であることを特徴とする
請求項第１項、第２項、第３項、第４項及び第５項記載
の薄膜電子回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356889A JPH02214143A (ja) | 1989-02-15 | 1989-02-15 | 薄膜電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3356889A JPH02214143A (ja) | 1989-02-15 | 1989-02-15 | 薄膜電子回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02214143A true JPH02214143A (ja) | 1990-08-27 |
Family
ID=12390152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3356889A Pending JPH02214143A (ja) | 1989-02-15 | 1989-02-15 | 薄膜電子回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02214143A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932588A (ja) * | 1972-07-24 | 1974-03-25 | ||
| JPS5516433A (en) * | 1978-07-21 | 1980-02-05 | Fujitsu Ltd | Method of forming multilayer distributing layer |
| JPS61133662A (ja) * | 1984-12-03 | 1986-06-20 | Canon Inc | アクテイブマトリクス型薄膜トランジスタ基板 |
-
1989
- 1989-02-15 JP JP3356889A patent/JPH02214143A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4932588A (ja) * | 1972-07-24 | 1974-03-25 | ||
| JPS5516433A (en) * | 1978-07-21 | 1980-02-05 | Fujitsu Ltd | Method of forming multilayer distributing layer |
| JPS61133662A (ja) * | 1984-12-03 | 1986-06-20 | Canon Inc | アクテイブマトリクス型薄膜トランジスタ基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323051B1 (en) | Method of manufacturing liquid crystal display | |
| JPH11202365A (ja) | 液晶表示パネル及びその製造方法 | |
| US6190951B1 (en) | Method for manufacturing a liquid crystal display apparatus | |
| JPH06235927A (ja) | Ｔｆｔ−ｌｃｄ用信号線の製造方法及びその構造 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| JPH0285826A (ja) | 表示パネル | |
| KR100202231B1 (ko) | 액정표시장치의 제조방법 및 액정표시장치의 구조 | |
| JP2741883B2 (ja) | 液晶パネルの製造方法 | |
| JP3199404B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06102528A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| JPS61187272A (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| JP3024387B2 (ja) | 半導体装置 | |
| JPH07245404A (ja) | 薄膜トランジスタおよびその電気的接続構造と薄膜トランジスタ型液晶表示装置 | |
| JPH02214143A (ja) | 薄膜電子回路 | |
| JP2991919B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3175225B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3195837B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3975008B2 (ja) | 表示装置の製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100600280B1 (ko) | 액정표시장치 | |
| JP2585267B2 (ja) | 液晶表示装置 | |
| JPH11194361A (ja) | 薄膜トランジスタアレイ基板の製造方法及び液晶表示装置 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JP2817737B2 (ja) | 液晶表示装置 | |
| JPH0766422A (ja) | 液晶表示装置用アレイ基板 |