JPH02214310A - D/a converter for digital temperature compensation type oscillator - Google Patents

D/a converter for digital temperature compensation type oscillator

Info

Publication number
JPH02214310A
JPH02214310A JP3554989A JP3554989A JPH02214310A JP H02214310 A JPH02214310 A JP H02214310A JP 3554989 A JP3554989 A JP 3554989A JP 3554989 A JP3554989 A JP 3554989A JP H02214310 A JPH02214310 A JP H02214310A
Authority
JP
Japan
Prior art keywords
temperature
output
terminal
converter
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3554989A
Other languages
Japanese (ja)
Inventor
Seiya Matsumura
松村 誠也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP3554989A priority Critical patent/JPH02214310A/en
Publication of JPH02214310A publication Critical patent/JPH02214310A/en
Pending legal-status Critical Current

Links

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To quickly make the frequency at the time of starting stable by setting the initial condition of a ROM (initial setting storage circuit) so that a temperature compensation code at rising of a power supply reaches a prescribed value. CONSTITUTION:When a power supply rises, a readout signal is outputted from a terminal CE of a power-on clear sequencer 45 to a terminal CE of a ROM 43. Thus, a compensation code at +25 deg.C is outputted to each input terminal B of multiplexers MUX1-MUX8 from output terminals DA1-DA8 of the ROM 43. Succeedingly, the power-on clear sequencer 45 brings an output terminal SEL to a high level. Thus, each output terminal X of the multiplexers MUX 1-MUX8 selects the input terminal B. Thus, a compensation code at +25 deg.C is outputted to the input terminal D of the D flip-flops DFF1-DFF8 from each output terminal X. Then an error between the oscillated frequency of the VCXO and the rated frequency is decreased.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデジタル・コード化した温度情報を基にして温
度変化による発振周波数の変動を補償するようにした温
度補償型発振器に関し、特に電源投入時等の起動時に早
期に安定性させるようにしたデジタル温度補償型発振器
に関する。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to a temperature compensated oscillator that compensates for fluctuations in oscillation frequency due to temperature changes based on digitally encoded temperature information, and particularly relates to This invention relates to a digital temperature compensated oscillator that stabilizes quickly at startup.

(従来の技術) 温度変化に対する発振周波数の変動を抑え、常に安定し
た出力を得る手段として1温度に度情報をデジタル信号
化するとともに各単位温度に対応した補償制御電圧コー
ドを記憶したメモリ装置を備え、前記デジタル信号に基
づいて読出した該コードから電圧制御発振器に供給する
制御電圧を作出するように構成したデジタル温度補償発
振器が用いられるようになり、その正確さ及び量産適応
性の点などから注目されている。
(Prior art) As a means of suppressing fluctuations in oscillation frequency due to temperature changes and always obtaining stable output, a memory device is used that converts temperature information into a digital signal and stores compensation control voltage codes corresponding to each unit temperature. A digital temperature compensated oscillator configured to generate a control voltage to be supplied to a voltage controlled oscillator from the code read out based on the digital signal has come into use, and from the viewpoint of accuracy and adaptability to mass production, etc. Attention has been paid.

第2図は従来のデジタル温度補償発振器の一構成とその
制御例を説明するブロック図である。
FIG. 2 is a block diagram illustrating a configuration of a conventional digital temperature compensated oscillator and an example of its control.

なお、電圧制御型発振器としては、−・般に水晶発振器
を用いたもの(V CX O)が使用されているので、
以ドこれについて説明する。
In addition, as a voltage controlled oscillator, one using a crystal oscillator (VCXO) is generally used.
This will be explained below.

この図で符号lは温度に対応して敏感に発振周波数が変
化する温度センサとしての発振器であり、例えば常/g
(25℃)にて40KHz、1℃当り20ppm (I
 ppmは百万分の・)の割合で発振周波数が変化する
ものである。
In this figure, the symbol l is an oscillator as a temperature sensor whose oscillation frequency changes sensitively in response to temperature.
(25℃), 40KHz, 20ppm per 1℃ (I
The oscillation frequency changes at a rate of ppm (parts per million).

このセンサ発振器lの出力は分周器2により低周期のパ
ルス信号化されて周波数カウンタ3のゲート回路を制御
する。
The output of the sensor oscillator 1 is converted into a low-cycle pulse signal by a frequency divider 2 to control a gate circuit of a frequency counter 3.

また、この周波数カウンタ3のもう一方の入力端子には
補償しようとする電圧制御水晶発振器(VCXO)4の
出力を第2の分周器5によって分周した信号が入力され
ており、前記ゲート回路を通過するこのVCXO4の分
周信号のパルス数を計数する。
Further, the other input terminal of this frequency counter 3 is input with a signal obtained by dividing the output of the voltage controlled crystal oscillator (VCXO) 4 to be compensated by a second frequency divider 5, and the gate circuit The number of pulses of the frequency-divided signal of this VCXO4 passing through is counted.

温度センサ発振器1の出力周波数は温度により変化する
から、周波数カウンタ3において計測されるVCXO4
からの信号パルス数が温度により変化してその時の温度
を表す信号となる。
Since the output frequency of the temperature sensor oscillator 1 changes depending on the temperature, the VCXO4 measured by the frequency counter 3
The number of signal pulses from the sensor changes depending on the temperature and becomes a signal representing the temperature at that time.

そこで、この周波数カウンタ3にて計数した結果を次の
アドレスレジスタ6において所定のビットのデジタル信
号に変換し、これをアドレスとして夫々の値に対応して
出力すべきデジタル値を記憶したn0M7に入力する。
Therefore, the result counted by the frequency counter 3 is converted into a digital signal of predetermined bits in the next address register 6, and this is input as an address to n0M7 which stores the digital value to be output corresponding to each value. do.

ROM7にアドレス信号が人力されると、各々のアドレ
スに記憶されたデジタル信号が出力されD/Aコンバー
タ8によって直流電圧となり、前記VCXO4の制御電
圧となる。
When an address signal is manually input to the ROM 7, the digital signal stored in each address is outputted and converted into a DC voltage by the D/A converter 8, which becomes the control voltage of the VCXO 4.

この例ではVCXO4の出力周波数を温度センサlの出
力パルスによって計数して温度情報を得る場合を示した
が、両者の発振周波数或は夫々の分周比を変更すること
によって周波数カウンタ3にて計数する場合のゲート制
御信号と基準パルスとの関係を、上記例と逆にしたもの
も実用化されている。
In this example, temperature information is obtained by counting the output frequency of the VCXO4 using the output pulses of the temperature sensor 1, but by changing the oscillation frequency of both or the frequency division ratio of each, the frequency counter 3 can calculate A system in which the relationship between the gate control signal and the reference pulse is reversed from the above example has also been put into practical use.

第3図は第2図におけるD/Aコンバータ回路8の一例
を示す構成説明図であり、これはリセットのためのクリ
ア端子CLを有したフリップフロップ例えばD型フリッ
プフロップII〜18と、各り型フリップフロップ11
−18の各出力端子Qに夫々直列に接続した少なくとも
同数の抵抗器31〜38から成るラダー型抵抗器20と
を含んで構成されている。ラダー型抵抗器20の各直列
抵抗の接続点には、各り型フリップフロップ11〜18
の出力を所要値の分圧抵抗器21〜28を介して接続す
るよう構成されている。
FIG. 3 is a configuration explanatory diagram showing an example of the D/A converter circuit 8 in FIG. type flip flop 11
-18 output terminals Q, respectively, and a ladder type resistor 20 consisting of at least the same number of resistors 31 to 38 connected in series. At the connection point of each series resistor of the ladder type resistor 20, each type flip-flop 11 to 18 is connected.
It is configured such that the outputs thereof are connected via voltage dividing resistors 21 to 28 of required values.

以上の構成において、ROM7からの8ピツトの温度補
償コードをD型フリップフロップ11〜18の各入力端
り、〜D+aに夫々対応させて入力するとともに、クロ
ック信号入力端CKにクロック信号を入力する。温度情
報に対応したデジタルコードが各入力端D +r〜D1
.に入力されると、各ビットのうちrlJとなるビット
に対応した各り型フリップフロップの出力端QはHig
hレベル例えば5■となり、ビットrOJに対してはり
In the above configuration, the 8-pit temperature compensation code from the ROM 7 is input to each input terminal of the D-type flip-flops 11 to 18, corresponding to ~D+a, and the clock signal is input to the clock signal input terminal CK. . A digital code corresponding to the temperature information is connected to each input terminal D+r to D1.
.. , the output terminal Q of each flip-flop corresponding to the bit rlJ becomes High.
For example, the h level is 5■, and the beam is high for bit rOJ.

Wレベル例えば0■となる。各出力端Qからの出力電圧
はラダー型抵抗20にて分圧され、温度補償コードビッ
トのrOJ rlJの配列に対応した電圧がD/Aコン
バータ回路8の出力V。uT +即ちVCXO4の温度
補償電圧として生成される。
The W level is, for example, 0■. The output voltage from each output terminal Q is divided by a ladder type resistor 20, and the voltage corresponding to the arrangement of temperature compensation code bits rOJ rlJ is the output V of the D/A converter circuit 8. uT + is generated as a temperature compensation voltage of VCXO4.

各り型フリップフロップ11〜18の入力ビットがHi
ghのものについての各出力端Qの電圧はいずれもHi
ghレベルであるが、出力V。uTにおいてはラダー抵
抗器20の分圧作用によってD型フリップフロップI+
に対する出力電圧が最も高<、D型フリップフロップ1
8に対するものが最も低いものとなる。
The input bits of each flip-flop 11 to 18 are Hi.
The voltage at each output terminal Q for the gh one is Hi.
gh level, but the output is V. In uT, the D-type flip-flop I+
The highest output voltage for <, D-type flip-flop 1
The one for 8 is the lowest.

更に、これら各フリップフロップのHigh出力となる
組合せによって夫々異なった直流電圧が得られる。8ビ
ツトにて表現し得る補償コードは、 oooooooo
〜11111111の256通りある。
Furthermore, different DC voltages can be obtained depending on the combination of these flip-flops that produce a High output. The compensation code that can be expressed in 8 bits is ooooooooo
There are 256 ways from ~11111111.

しかしながら上記従来のデジタル温度補償型発振1に用
いられるD/Aフンバータにあっては。
However, in the D/A frequency converter used in the conventional digital temperature compensated oscillation 1 described above.

リセット信号が各り型フリップフロップのクリア端子C
Lに入力されているため、電源投入時等に回路全体をリ
セットした場合に、各り型フリップフロップの出力Qが
全てLowレベルとなり、全てのビット値がrOJであ
る補償コードがD/Aコンバータに加わる。これはコー
ド符号と温度表現の方法によっても異なるが、一般に最
低温度或は最高温度において”00・・・・・OO−と
設定するから、このコードはそのいずれか一方の極端な
温度に対する補償コードとなり、これに従った発振出力
がvcxoから出力されることになる。−・般にはリセ
ット状態において周囲温度がこのような極端なものであ
ることは極めてまれであって1例えば周囲温度が+25
℃である場合に一30℃を表わす“00・・・・・OO
”なる補償コードが印加されれば、その誤差の分ずれた
発振周波数に制御されるという問題が生じる。即ち、電
源投入から正規の周波数になるまでに多くの時間を要す
ると同時に、その間に発振周波数が定格周波数から大き
く逸脱するという起動時の周波数安定上の欠点を有して
いる。
The reset signal is the clear terminal C of the flip-flop.
Since it is input to L, when the entire circuit is reset when the power is turned on, etc., all the output Q of each flip-flop becomes Low level, and the compensation code in which all bit values are rOJ is output to the D/A converter. join. This varies depending on the code sign and temperature expression method, but generally it is set as "00...OO-" at the lowest or highest temperature, so this code is a compensation code for either extreme temperature. Therefore, an oscillation output according to this will be output from the VCXO. - Generally, it is extremely rare for the ambient temperature to be at such an extreme level in the reset state.
"00...OO" which represents -30℃ when the temperature is ℃
If a compensation code that is It has a drawback in terms of frequency stability at startup, in that the frequency deviates significantly from the rated frequency.

このようなところから同一・出願人は特頓昭62−23
0299号において、外部温度とは無関係に電源投入時
等のリセット時に例えば予め定めた所定の温度補償電圧
(−30℃〜+80℃の中間温度、即ち+25℃におけ
る補償電圧)となる補償電圧を強制的に出力するように
した回路を提案した。
From this point of view, the same applicant is Tokuton Sho 62-23.
In No. 0299, a compensation voltage that is, for example, a predetermined temperature compensation voltage (compensation voltage at an intermediate temperature of -30°C to +80°C, i.e., +25°C) is forced upon a reset such as when the power is turned on, regardless of the external temperature. We proposed a circuit that outputs a

即ち、上記出願に係る発明は第3図に示す第1の□gフ
リップフロップ11のクリア端子CLの代りにプリセッ
ト端子PR(カッコにて示す)を設け、このプリセット
端子PRを第2のD型フリップフロップ12乃至第8の
D型フリップフロップ18の各クリア端子CLと点線で
示すように接続している。
That is, the invention according to the above application provides a preset terminal PR (shown in parentheses) in place of the clear terminal CL of the first □g flip-flop 11 shown in FIG. It is connected to each clear terminal CL of the flip-flop 12 to the eighth D-type flip-flop 18 as shown by dotted lines.

以上の構成においてリセット入力をHighにすると、
第1のD型フリップフロップl!はプリセットされる−
一方、他のD型フリップフロップ12〜18はクリアさ
れる。この場合にV。u7から出力される補償電圧は上
記例においては常温25℃の補償コード−100000
00°となる。
In the above configuration, when the reset input is set to High,
First D-type flip-flop l! is preset −
On the other hand, the other D-type flip-flops 12 to 18 are cleared. In this case V. In the above example, the compensation voltage output from u7 is the compensation code -100000 at room temperature 25℃.
It becomes 00°.

しかしながら、初期状態として設定すべき温度は使用さ
れる場所によって一様でない、従って例えば寒冷地では
平均気温が低いため初期状態の温度は+25℃ではな(
+5℃が好ましい温度となるであろうし、逆に熱帯地域
では+30℃が初期設定温度として好ましい。
However, the temperature that should be set as the initial state is not uniform depending on the place where it is used.For example, in cold regions, the average temperature is low, so the initial state temperature is not +25℃ (
+5°C would be a preferred temperature; conversely, +30°C would be a preferred initial temperature in tropical regions.

上記出願に係る回路を寒冷地或は熱帯地域において使用
する場合には、初期設定温度を変更するためにD型フリ
ップフロップ11乃至18のPR端子の配線を変換しな
ければならない。
When the circuit according to the above application is used in a cold region or a tropical region, the wiring of the PR terminals of the D-type flip-flops 11 to 18 must be changed in order to change the initial setting temperature.

しかしながら、この種の製品は予め大量生産しておき1
客先の要求に応じて使用を決定する場合が多いため、使
用環境に応じてその都度配線変更作業を必要とする上記
回路では出荷までの工数が増大し極めて煩雑である。し
かも場合によっては接続ミス等が発生する虞れがある。
However, this type of product must be mass-produced in advance.
Since the use of the circuit is often determined in accordance with the customer's requirements, the above-mentioned circuit requires wiring changes each time depending on the usage environment, which increases the number of man-hours before shipping and is extremely complicated. Moreover, there is a possibility that a connection error or the like may occur depending on the case.

更にこの回路をIc化した場合には配線の変更は不可能
となる。
Furthermore, if this circuit is made into an IC, it becomes impossible to change the wiring.

(発明の目的) 本発明は上記のように従来のデジタル温度補償型発振器
におけるD/Aコンバータ回路の欠点を解消するために
なされたものであり、電源投入時等において回路全体を
リセットした場合にvcxoの発振周波数のずれをでき
るだけ小さくして起動安定度を向上させることができる
ばかりでなく、種々様々な初期条件設定を、配線接続変
更を行うことなく簡単な手段によって実現するようにし
たデジタル温度補償型発振器のD/A変換器を提供する
ことを目的としている。
(Object of the Invention) The present invention has been made in order to eliminate the drawbacks of the D/A converter circuit in the conventional digital temperature compensated oscillator as described above. A digital temperature sensor that not only improves startup stability by minimizing deviations in the oscillation frequency of the VCXO, but also allows various initial condition settings to be set by simple means without changing wiring connections. It is an object of the present invention to provide a compensated oscillator D/A converter.

(発明の概要) 上記目的を達成するため、本発明のデジタル温度補償型
発振器のD/A変換器は、初期条件例えば電源ON時に
電圧制御発振器の制御電圧として出力すべき値を示す補
償コードを、ROMに書き込むようにし、この補償コー
ドと実際の温度情報に基づく補償コードを切り替える手
段を用いて。
(Summary of the Invention) In order to achieve the above object, the D/A converter of the digital temperature compensated oscillator of the present invention uses a compensation code indicating the value to be output as the control voltage of the voltage controlled oscillator under initial conditions, for example, when the power is turned on. , by using means for writing the compensation code into the ROM and switching between this compensation code and a compensation code based on actual temperature information.

電源投入直後は前記ROMから、所定時間経過後は他方
からの補償コードにより動作するよう構成したことを特
徴としている。
The device is characterized in that it is configured to operate using the compensation code from the ROM immediately after the power is turned on, and from the other side after a predetermined period of time has elapsed.

(実施例) 以下1本発明のデジタル温度補償型発振器のD/A変換
器について詳細に説明する。
(Example) Below, a D/A converter of a digital temperature compensated oscillator according to the present invention will be described in detail.

第1図は本発明のデジタル温度補償型発振器に用いられ
るD/Aコンバータ回路の構成説明図であり、第3図に
示したデジタル温度補償型発振器のり、/Aコンバータ
回路を改良した特願昭62−230299号の発明を更
に発展させたものである。従って、温度補償型水晶発振
回路全体の構成及び作用の説明は第2図の説明と重複す
るため省略する。
FIG. 1 is an explanatory diagram of the configuration of a D/A converter circuit used in the digital temperature compensated oscillator of the present invention. This invention is a further development of the invention of No. 62-230299. Therefore, the explanation of the structure and operation of the entire temperature compensated crystal oscillation circuit will be omitted since it overlaps with the explanation of FIG. 2.

このD/Aコンバータ回路40は、D型フリップフロッ
プDFF I〜DFF8と、各り型フリップフロップD
FF l〜DFF8の出力端子Qに接続されたラダー型
抵抗器42とから成る従来の回路に、2人力l出力のマ
ルチプレクサMUXI乃至MUX9、ROM (初期設
定用記憶回路)43及びパワーオンクリアシーケンサ4
5を付加した構成を有する。
This D/A converter circuit 40 includes D-type flip-flops DFF I to DFF8 and each type flip-flop D
A conventional circuit consisting of a ladder type resistor 42 connected to the output terminals Q of FF 1 to DFF 8, multiplexers MUXI to MUX 9 with 2 manual outputs, a ROM (memory circuit for initial setting) 43, and a power-on clear sequencer 4
It has a configuration with 5 added.

各り型フリップフロップDFF l〜DFF8各々は温
度補償コード各々を入力する入力端子りと、クロック信
号を入力するクロック入力端子Cにと、出力端子Qとを
有している。そして、入力端子CKに入力されるクロッ
ク信号に従って、D端子に入力した信号をQ端子から出
力する。
Each of the flip-flops DFF1 to DFF8 has an input terminal for inputting each temperature compensation code, a clock input terminal C for inputting a clock signal, and an output terminal Q. Then, according to the clock signal input to the input terminal CK, the signal input to the D terminal is output from the Q terminal.

ラダー型抵抗器42は、各り型フリップフロップDFF
 I−DFF8の出力電圧を異なる値に分圧する抵抗群
2R1−R1,2R2−R2・・・・2R8−R8から
構成されている。
The ladder resistor 42 is a flip-flop DFF.
It is composed of resistor groups 2R1-R1, 2R2-R2, . . . 2R8-R8 that divide the output voltage of I-DFF8 into different values.

パワーオンクリアシーケンサ35は電源が投入される度
にマルチプレクサをクリアすると同時に、ROM43の
各出力端子から予め決定された信号を出力させるように
動作する。
The power-on clear sequencer 35 clears the multiplexer each time the power is turned on, and simultaneously operates to output a predetermined signal from each output terminal of the ROM 43.

第2図のROM7から各り型フリップフロップDFF 
1〜DFF8へ入力される8ビツトの温度補償コードD
 I−D sのうち、温度補償コードD、は最上位ビッ
ト、D、は最下位ビットである。
Each flip-flop DFF from ROM7 in Figure 2
8-bit temperature compensation code D input to DFF1 to DFF8
Among I-Ds, the temperature compensation code D is the most significant bit, and D is the least significant bit.

8ピツトにて表わし得る温度補償コードはooooo。The temperature compensation code that can be expressed with 8 pits is ooooo.

OO〜(1)11111までの256通りであり、常温
25℃における補償コードを128番目の100000
00とし、第!のD型フリップフロップDFF Iにプ
リセット端子PRを設けたことによって初期条件として
最上位ビットをrlJにするとともに、他のD型フリッ
プフロップをrolにしたものである。従って、リセッ
ト時における補償コードはr10000000J即ち2
5℃の温度に設定される。
There are 256 codes from OO to (1) 11111, and the compensation code at room temperature 25°C is the 128th 100000.
00 and number! By providing a preset terminal PR in the D-type flip-flop DFF I, the most significant bit is set to rlJ as an initial condition, and the other D-type flip-flops are set to rol. Therefore, the compensation code at reset is r10000000J or 2
The temperature is set at 5°C.

ROM33の各出力端子D1〜D、はマルチプレクサM
UXI−MUX8の各入力端子Aに接続されている。ク
ロック出力端子CKは第9のマルチプレクサMUX9の
入力端子Aに接続されており、その出力端子XはD型・
フリップフロップDFF1〜DFF8の各入力端子CK
に接続されている。第1〜第8のマルチプレクサMUX
I〜MUx8の出力端子XはD型フリップフロップDF
F1〜DFF8の各入力端子りに接続されている。
Each output terminal D1 to D of the ROM33 is a multiplexer M.
It is connected to each input terminal A of the UXI-MUX8. The clock output terminal CK is connected to the input terminal A of the ninth multiplexer MUX9, and its output terminal
Each input terminal CK of flip-flops DFF1 to DFF8
It is connected to the. 1st to 8th multiplexer MUX
The output terminals of I to MUx8 are D-type flip-flops DF.
It is connected to each input terminal of F1 to DFF8.

D型フリップフロップDFFI−DFF8の各出力端子
Qはラダー型抵抗器42を構成する各抵抗群2R1−R
1、2R2−R2・・・・2R8−R8に対して夫々接
続され、ラダー型抵抗器42の出力■。Ll?は補償電
圧としてVCXO4の制御入力端に接続されている。
Each output terminal Q of the D-type flip-flop DFFI-DFF8 is connected to each resistor group 2R1-R constituting the ladder resistor 42.
1, 2R2-R2, . . . 2R8-R8 are respectively connected to the outputs of the ladder resistor 42. Ll? is connected to the control input terminal of VCXO4 as a compensation voltage.

ROM33の出力端子DA1〜D八8はマルチプレクサ
MUXI〜MUX8の入力端子Bに夫々接続されており
、電源投入時にパワーオンクリアシーケンサの端子CE
から出力される信号に基づいて予め設定された信号(初
期設定補償コード)を出力する。
The output terminals DA1 to D88 of the ROM33 are connected to the input terminals B of the multiplexers MUXI to MUX8, respectively, and the terminals CE of the power-on clear sequencer are connected when the power is turned on.
A preset signal (initial setting compensation code) is output based on the signal output from.

パワーオンクリアシーケンサ45の出力端子CE 1.
t ROM 43の入力端子CEに、また出力端子SE
LはマルチプレクサMUXI−MUX9(7)入力端子
SELに、出力端子CKはマルチプレクサMUX9の入
力端子已に夫々接続されている。
Output terminal CE of power-on clear sequencer 45 1.
t To the input terminal CE of ROM 43, and to the output terminal SE
L is connected to the input terminal SEL of multiplexer MUXI-MUX9 (7), and output terminal CK is connected to the input terminal of multiplexer MUX9 (7).

以上の構成を有した本発明の要旨は電源投入時の立上り
に際して印加すべき電圧に対応する補償コードを予めR
OM43に書込んでおき、フリップフロップ回路の各々
に供給する温度補償コードとしてROM43からの出力
或は周波数カウンタ3を介して作出された出力のいずれ
かを選択するマルチプレクサを設けることによって、周
囲温度の値に関係なく立上り時の発振周波数と定格周波
数との間の誤差を小さくした点にある。また、デジタル
温度補償型発振器の使用環境に応じて異なった補償コー
ドをROM43に書込んでおくだけでデジタル温度補償
型発振器の使用環境に応じた設定を容易に行なうことが
できる。
The gist of the present invention having the above configuration is that the compensation code corresponding to the voltage to be applied at the time of power-on is set in advance by R.
By providing a multiplexer that selects either the output from the ROM 43 or the output generated via the frequency counter 3 as the temperature compensation code written in the OM 43 and supplied to each of the flip-flop circuits, the ambient temperature can be adjusted. The point is that the error between the oscillation frequency at startup and the rated frequency is reduced regardless of the value. Further, by simply writing different compensation codes in the ROM 43 depending on the usage environment of the digital temperature compensated oscillator, settings can be easily made according to the usage environment of the digital temperature compensated oscillator.

次に、本発明の詳細な説明する。Next, the present invention will be explained in detail.

まず、定常時の発振動作においては第1〜第9のマルチ
プレクサMUXI〜MUX9の各出力端子Xは入力端子
Aに入力した信号をそのまま各り型フリップフロップD
FFI〜DFF8の各入力端子りに出力する。即ち、R
OM7かうの8ピツトの補償コードが各出力端子り、〜
D、から第1〜第8のマルチプレクサMUXI〜MUX
8の各入力端子Aに入力されると、各出力端子Xは入力
信号をそのまま各り型フリップフロップDFF 1〜D
FF8の各入力端子りに出力する。続いて。
First, in steady-state oscillation operation, each output terminal
Output to each input terminal of FFI to DFF8. That is, R
The 8-pit compensation cord of OM7 is connected to each output terminal, ~
D, the first to eighth multiplexers MUXI to MUX
When the input signal is input to each input terminal A of 8, each output terminal
Output to each input terminal of FF8. continue.

出力端子CKから第9のマルチプレクサMUX9に出力
されたクロック信号をLowレベルからHjghレベル
に変化させると、出力端子Xから各り型フリップフロッ
プDFF l〜DFF8の入力端子CKに対する信号も
Highとなるため、各り型フリップフロップDFF 
I〜DFF8の各入力端子りに印加されていた信号がそ
のまま各出力端子Qからの出力(補償コード)となる。
When the clock signal output from the output terminal CK to the ninth multiplexer MUX9 is changed from Low level to Hjgh level, the signal from the output terminal X to the input terminal CK of each of the flip-flops DFF1 to DFF8 also becomes High. , each type flip-flop DFF
The signals applied to each input terminal of I to DFF8 become outputs (compensation codes) from each output terminal Q as they are.

このときラダー型抵抗器42の各入力端子R9,1−R
、N8に印加される電圧は、夫々抵抗2R1〜2R8,
R1−R8により分圧され、出力端子V ou7からV
 CX O41m印加サレル。
At this time, each input terminal R9, 1-R of the ladder resistor 42
, N8 are applied to resistors 2R1 to 2R8, respectively.
The voltage is divided by R1-R8, and from the output terminal V ou7 to V
CX O41m applied Sarel.

次に、電源の立上り時の動作を説明する。Next, the operation when the power is turned on will be explained.

なお、ここにおいてはROM43に初期設定条件が25
℃の場合における補償コードが格納されている場合を・
例として説明する。
In this case, the initial setting condition in the ROM 43 is 25.
If the compensation code is stored in the case of °C,
This will be explained as an example.

電源が立上るとパワーオンクリアシーケンサ45のCE
端子からROM33のCE端子に読出し信号が出力され
るため、ROM43の各出力端子DAI−DA8からマ
ルチブレクfMUXl−MLIX8の各入力端子Bに対
しては+25℃における補償コードが出力される。続い
て、パワーオンクリアシーケンサ45が出力端子SEL
をHighレベルにするため、マルチプレクサMUXI
〜MtJX8(7)各入力端子SELもHighとな’
)、その結果マルチプレクサMUXI−MUX8の各出
力端子Xが入力端子Bを選択する。このため。
When the power is turned on, the CE of power-on clear sequencer 45
Since a read signal is output from the terminal to the CE terminal of the ROM 33, a compensation code at +25° C. is output from each output terminal DAI-DA8 of the ROM 43 to each input terminal B of the multi-break fMUX1-MLIX8. Next, the power-on clear sequencer 45 outputs the output terminal SEL.
In order to set it to High level, multiplexer MUXI
~MtJX8 (7) Each input terminal SEL is also High.
), so that each output terminal X of the multiplexer MUXI-MUX8 selects the input terminal B. For this reason.

各出力端子XからD型フリップフロップDFF 1〜D
FF8の入力端子りに対して25℃の補償コードが出力
されることとなる。
From each output terminal X to D type flip-flop DFF 1 to D
A 25° C. compensation code will be output to the input terminal of FF8.

次にパワーオンクリアシーケンサ45のCK端子出力が
LowレベルからHighレベルに変化すると、Hig
hレベル信号は第9のマルチプレクサ9を介してD型フ
リップフロップDFFI〜DFF8の各入力端子CKに
出力されるとともに、各出力端子Qからは25℃におけ
る補償コードがラダー型抵抗器42の入力端子R,,1
−R,,8に印加され、最終的に出力端子■。u7から
vcxo4の制御電圧端子に対して25℃における補償
電圧が出力される。この例においてリセット時に常温2
5℃における補償電圧をvcxo4に印加する理由は、
25℃という温度がデジタル温度補償型発振器の補償温
度範囲一30℃〜+80℃の中心であるために、電源立
上げ時における外部温度が補償温度範囲中のいかなる温
度であったとしても、25℃からであればvcxoの発
振周波数と定格周波数との間の誤差を小さくすることが
可能だからである。
Next, when the CK terminal output of the power-on clear sequencer 45 changes from Low level to High level, it becomes High level.
The h level signal is output to each input terminal CK of the D-type flip-flops DFFI to DFF8 via the ninth multiplexer 9, and a compensation code at 25° C. is output from each output terminal Q to the input terminal of the ladder resistor 42. R,,1
-R,,8, and finally output terminal ■. A compensation voltage at 25° C. is output from u7 to the control voltage terminal of vcxo4. In this example, at normal temperature 2 at reset
The reason for applying the compensation voltage at 5°C to vcxo4 is
Since 25°C is the center of the digital temperature compensated oscillator's compensation temperature range -30°C to +80°C, no matter what the external temperature is within the compensation temperature range when the power is turned on, the temperature will be 25°C. This is because it is possible to reduce the error between the oscillation frequency of the VCXO and the rated frequency.

また、電源立上り時における補償コードを25℃以外の
温度のコードに設定したい場合には、当該コードに対応
するビット値に応じてROM33に書き込む温度を変え
れば良い0例えば、平均気温の低い地域、或は高い地域
において使用する場合に夫々の平均気温に設定しておけ
ば、より迅速に周囲温度に対応することができるし、ま
た補償温度範囲が上記実施例と異なる場合、例えば−4
0℃〜+60℃のときは中間温度子lo℃に対応したコ
ードを発生するよう設定すれば良い。
Also, if you want to set the compensation code at power-on to a code with a temperature other than 25°C, you can change the temperature written to the ROM 33 according to the bit value corresponding to the code. Alternatively, if the temperature is set to the respective average temperature when used in a high area, it is possible to respond to the ambient temperature more quickly.Also, if the compensation temperature range is different from the above example, for example -4
When the temperature is between 0°C and +60°C, a code corresponding to the intermediate temperature loC may be generated.

また、本発明の実施に当っては、上述した8ビツトの場
合に限らず、任意のピットに対して適用可能であること
及びD型フリップフロップに限らず同様の機能を有する
回路素子であればどのようなものを用いてもよいことは
自明であろう。
Furthermore, in implementing the present invention, it is applicable not only to the above-mentioned 8-bit case, but also to any pit, and not limited to D-type flip-flops, but any circuit element having a similar function. It is obvious that any material may be used.

(発明の効果) 以上のように本発明のデジタル温度補償型発振器によれ
ば、電源立上り時における温度補償コードが所定値にな
るようにROM (初期設定用記憶回路)の初期条件を
設定するよう構成したものであるから、電源投入時等の
初期状態においてvcxoの温度補償電圧が設定温度範
囲の極端なものに対応した電圧となることが防止され、
更に短い時間でvcxoを定格周波数の定常状態にする
ことができ、起動時における周波数を素早く安定性向上
したものとする上で効果がある。
(Effects of the Invention) As described above, according to the digital temperature compensated oscillator of the present invention, the initial conditions of the ROM (initial setting memory circuit) are set so that the temperature compensation code at power-up becomes a predetermined value. This structure prevents the temperature compensation voltage of the VCXO from becoming a voltage corresponding to the extremes of the set temperature range in the initial state such as when the power is turned on.
Furthermore, it is possible to bring the VCXO into a steady state at the rated frequency in a short time, which is effective in quickly improving the stability of the frequency at startup.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のデジタル温度補償型発振器に用いられ
るD/Aコンバータ回路の一例のブロック図、第2図は
従来のデジタル温度補償型発振器のブロック構成説明図
、第3図は従来のデジタル温度補償型発振器に用いられ
るD/Aコンバータのブロック構成説明図である。 XO)  5・・・分周器 6・・・アドレスレジスタ
 7・・・ROM  8・・・D/Aコンバータ  M
UX I−MUX9・・・マルチプレクサDFFI−D
FF8・・・D型フリップフロップ2R1〜2R8・・
・抵抗 R1−R8・・・抵抗 40・・・D/A変換
回路 42・・・ラダー型抵抗器 43・・・ROM 
(初期設定用記憶回路) 45・・・パワーオンクリア
シーケンサ特許出願人  東洋通信機株式会社 代理人 弁 理 士 鈴 木  均
FIG. 1 is a block diagram of an example of a D/A converter circuit used in the digital temperature compensated oscillator of the present invention, FIG. 2 is an explanatory block diagram of a conventional digital temperature compensated oscillator, and FIG. 3 is a block diagram of a conventional digital FIG. 2 is an explanatory diagram of a block configuration of a D/A converter used in a temperature compensated oscillator. XO) 5... Frequency divider 6... Address register 7... ROM 8... D/A converter M
UX I-MUX9...Multiplexer DFFI-D
FF8...D type flip-flop 2R1~2R8...
・Resistance R1-R8...Resistance 40...D/A conversion circuit 42...Ladder type resistor 43...ROM
(Initial setting memory circuit) 45...Power-on clear sequencer Patent applicant Hitoshi Suzuki, Patent attorney, Toyo Tsushinki Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] (1)周囲温度に応じて発振周波数が変化する温度セン
サ発振器と、電圧制御発振器と、該両発振器のいずれか
一方の出力をゲート信号として他方の発振周波数を計測
する周波数カウンタとによって温度情報をデジタル信号
化し、このデジタル信号に対応して作出した温度補償コ
ードをD/A変換器によりアナログ電圧に変換した後前
記電圧制御発振器の制御電圧とすることによって、温度
補償を行なうデジタル温度補償型発振器において、前記
D/A変換器は電源投入時の初期状態を設定するための
記憶回路を備えたことを特徴とするデジタル温度補償型
発振器のD/A変換器。
(1) Temperature information is obtained using a temperature sensor oscillator whose oscillation frequency changes depending on the ambient temperature, a voltage controlled oscillator, and a frequency counter that uses the output of one of the oscillators as a gate signal to measure the oscillation frequency of the other. A digital temperature compensated oscillator that performs temperature compensation by converting a temperature compensation code created in response to the digital signal into an analog voltage using a D/A converter and then using it as a control voltage for the voltage controlled oscillator. A digital temperature compensated oscillator D/A converter, characterized in that the D/A converter includes a memory circuit for setting an initial state when power is turned on.
(2)前記D/A変換器は前記温度補償コードのビット
数に対応したフリップフロップ回路と、この各フリップ
フロップ回路出力を直列に加算するラダー型抵抗器と、
前記フリップフロップ回路の各々に供給する温度補償コ
ードとして前記初期設定用記憶回路からの出力或は前記
周波数カウンタを介して作出された出力のいずれかを選
択するマルチプレクサ回路とを有したことを特徴とする
請求項(1)記載のデジタル温度補償型発振器のD/A
変換器。
(2) The D/A converter includes a flip-flop circuit corresponding to the number of bits of the temperature compensation code, and a ladder resistor that adds the outputs of each flip-flop circuit in series;
A multiplexer circuit for selecting either the output from the initial setting memory circuit or the output generated via the frequency counter as a temperature compensation code to be supplied to each of the flip-flop circuits. D/A of the digital temperature compensated oscillator according to claim (1)
converter.
JP3554989A 1989-02-15 1989-02-15 D/a converter for digital temperature compensation type oscillator Pending JPH02214310A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3554989A JPH02214310A (en) 1989-02-15 1989-02-15 D/a converter for digital temperature compensation type oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3554989A JPH02214310A (en) 1989-02-15 1989-02-15 D/a converter for digital temperature compensation type oscillator

Publications (1)

Publication Number Publication Date
JPH02214310A true JPH02214310A (en) 1990-08-27

Family

ID=12444807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3554989A Pending JPH02214310A (en) 1989-02-15 1989-02-15 D/a converter for digital temperature compensation type oscillator

Country Status (1)

Country Link
JP (1) JPH02214310A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476870B1 (en) * 1997-09-24 2005-07-05 삼성전자주식회사 Initializing signal generating circuit for control register
JP2013026833A (en) * 2011-07-21 2013-02-04 Seiko Epson Corp Temperature compensated oscillator and electronic equipment
JP2017188783A (en) * 2016-04-06 2017-10-12 ローム株式会社 A/d converter circuit and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476870B1 (en) * 1997-09-24 2005-07-05 삼성전자주식회사 Initializing signal generating circuit for control register
JP2013026833A (en) * 2011-07-21 2013-02-04 Seiko Epson Corp Temperature compensated oscillator and electronic equipment
JP2017188783A (en) * 2016-04-06 2017-10-12 ローム株式会社 A/d converter circuit and electronic apparatus

Similar Documents

Publication Publication Date Title
US5361290A (en) Clock generating circuit for use in single chip microcomputer
JPS58120137A (en) Electronic clinical thermometer
US4110746A (en) A-D converter having nonlinear characteristics
US6313415B1 (en) Pulse width modulated weighing platform
JPH02214310A (en) D/a converter for digital temperature compensation type oscillator
US5142412A (en) Circuit for controlling a ration meter
JP2939559B2 (en) Initialization method of digital temperature compensated oscillator
JPS6212683B2 (en)
JP2000341092A (en) Clock signal generating circuit and clock frequency adjustment method
JP3089646B2 (en) PWM output circuit
US4068463A (en) Reference signal frequency correction in an electronic timepiece
JP2769777B2 (en) Demodulation circuit of pulse width modulation signal to digital signal
JPS63116505A (en) CR oscillator
JPS6312424B2 (en)
JPH01157604A (en) False sine wave signal generator
JP3176107B2 (en) Digitally controlled temperature compensated crystal oscillator
JP2676081B2 (en) Digital temperature compensated oscillator
US4134254A (en) Electronic timepiece device
JPS6143274Y2 (en)
JP2668531B2 (en) Digital hysteresis circuit
JPS62154836A (en) Selecting signal generator
KR940008696Y1 (en) Wheel interface circuit of electrophonic musical instrument
JPS5869128A (en) Temperature compensating circuit
JPS6342213B2 (en)
JPH042504Y2 (en)