JPH02215243A

JPH02215243A - 同期保持回路

Info

Publication number: JPH02215243A
Application number: JP1034950A
Authority: JP
Inventors: Takayuki Ushiyama; 牛山　隆幸; Noboru Iizuka; 昇飯塚; Atsushi Yamashita; 敦山下
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-02-16
Filing date: 1989-02-16
Publication date: 1990-08-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕スペクトラム拡散方式によりＰＮ符号系列で変調された
信号を受信した後、ＩＦ帯の信号に変換した送信データ
信号を受信信号として入力し、前記ＰＮ符号系列と同一
の受信側ＰＮ符号系列と前記受信信号との相関をとる相
関部と、前記受信側ＰＮ符号系列で変調される周波数信
号を出力する可変周波数源と、前記受信側ＰＮ符号系列
を出力し、かつ前記相関部の相関結果に基づいて該受信
側ＰＮ符号系列のクロック周波数が制御されるＰＮ符号
発生部とからなり、前記相関結果に基づき制御された前
記受信側ＰＮ符号系列を用いることによって前記受信信
号から原データを復調する際の同期をとるようにした同
期保持回路に関し、ＬＳＩ化に適した同期保持回路を提
供することを目的とし、前記可変周波数源の中心周波数を、前記ＩＦ帯をなす周
波数とほぼ同一に設定し、さらに好ましくは、前記可変
周波数源の中心周波数を、前記ｆＦ帯の受信信号の周波
数からわずかにずらすためのオフセット部を設けるよう
に構成する。

〔産業上の利用分野〕

本発明は、スペクトラム拡散方式によりＰＮ符号系列で
変調された送信データ信号を受信した後、ＩＦ帯の信号
に変換した信号を受信信号として入力し、前記ＰＮ符号
系列と同一の受信側ＰＮ符号系列と前記受信信号との相
関をとる相関部と、前記受信側ＰＮ符号系列で変調され
る周波数信号を出力する可変周波数源と、前記受信側Ｐ
Ｎ符号系列を出力し、かつ前記相関部の相関結果に基づ
いて該受信側ＰＮ符号系列のクロック周波数が制御され
るＰＮ符号発生部とからなり、前記相関結果に基づき制
御された前記受信側ＰＮ符号系列を用いることによって
前記受信信号から原データを復調する際の同期をとるよ
うにした同期保持回路に関する。

データ通信方式の１つとして、送信すべきデータとＰ　
Ｎ　（Ｐｓｅｕｄｏ　Ｎｏ１ｓｅ）符号系列とを掛は合
わせ意図的に帯域を広げて送信を行うことにより秘話性
の向上、傍受の回避等を図る方式が近年着目されつつあ
る。いわゆるスペクトラム拡散方式（Ｓｐｒｅａｄ　Ｓ
ｐｅｃｔｒｕｍ　Ｓｙｓｔｅｍ）である。このスペクト
ラム拡散方式における変調方式には、直接拡散、周波数
ホッピングおよびパルス化周波数変調があるが、直接拡
散では上記のＰＮ符号系列が用いられる。このＰＮ符号
系列は受信側においても発生せしめられ、送信側で掛は
合わされたＰＮ符号系列とその受信側ＰＮ符号系列とを
掛は合わせることによりもとの送信すべきデータが復調
される。

この場合、受信信号に含まれるＰＮ符号系列と、受信側
で独立に発生せしめられる受信側ＰＮ符号系列との間に
は完全な同期が維持されなければならない。本発明はこ
のための同期保持回路について言及する。

〔従来の技術〕

第７図は本発明に近位する従来の一例を示す図である。

この同期保持回路は、いわゆる包絡線検波形のＤＬＬ（
Ｄｅｌａｙ　Ｌｏｃｋ　Ｌｏｏｐ）回路からなる。本同
期保持回路の動作は本発明に係る同期保持回路の動作と
似ているのでその詳細は後述するが、その構成は、バン
ドパスフィルタ１１、ミキサ１２　、１２’バンドパス
フィルタ１３．１３’　、２乗検波器１４．１４’引算
器１５、ループフィルタ１６、電圧制御形見振器（ＶＣ
Ｏ）１７、ＰＮ符号発生部（ｎ段のシフトレジスタ）１
８、ミキサ１９．１９’、局部発振器２０および遅延回
路２１からなる。

受信信号ＳＰは、送信側において送信すべき本来のデー
タと予め定めたＰＮ符号系列とを掛は合わせた（ＥＯＲ
）ものであり、受信側のＰＮ符号発生部１８から出力さ
れる受信側ＰＮ符号系列と相関をとることにより、相関
結果である制御電圧によりＶＣＯ１７の周波数を変化さ
せる。なお、上記の相関をとるのは、参照番号１２．１
２’　、　１３．１３’　、　１４　。

１４′および１５を付した構成要素からなる相関部であ
る。

この同期保持回路において、後述する本発明の同期保持
回路との対比において注目すべき部分は、局部発振器２
０およびバンドパスフィルタ１３　、１３’である。上
記の受信信号Ｓ、、は、受信入力部で既にＩＦ帯（中間
周波帯）の信号に変換された信号であり、例えば７０Ｍ
Ｈｚの周波数を有する。この７０Ｍ）１にの受信信号Ｓ
１との相関をとるために用いられる局部発振器２０の発
振周波数は例えば３０ＭＨｚであり、このために例えば
４０　（＝７０−３０）　ＭＨｚ近傍のバンドパスフィ
ルタ１３　、１３’を必要とする。

〔発明が解決しようとする課題〕

第７図に示す同期保持回路内の前記相関部においては、
上記の例では４０ＭＨｚの信号を処理することになる。

このためにバンドパスフィルタ１３゜１３′を含めその
後段に配置される２乗検波器１４゜１４′、引算器１５
等は全てアナログ処理する必要がある。つまりディジタ
ル処理することが困難である。このために、同期保持回
路をなるべくＬＳＩ化したいという要求に応えられない
という問題がある。

本発明は上記問題に鑑み、ＬＳＩ化に適した同期保持回
路を提供することを目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成を示すブロック図である。本
図において、本発明の同期保持回路は、スペクトラム拡
散方式によりＰＮ符号系列で変調された送信データ信号
を受信した後、ＩＦ帯の信号に変換した受信信号Ｓ、、
を入力とし、該受信信号Ｓ１に含まれるＰＮ符号系列と
同一の受信側ＰＮ符号系列と受信信号（Ｓｌ）との相関
をとる相関部２１と、その受信側ＰＮ符号系列で変調さ
れる周波数信号Ｓｆを出力する可変周波数源２２と、受
信側ＰＮ符号系列を出力し、がっ、相関部２１の相関結
果ＣＯに基づいて受信側ＰＮ符号系列のクロック周波数
が制御されるＰＮ符号発生部２３と、受信側ＰＮ符号系
列で周波数信号ｓｆを変調するミキサ２４とを有し、相
関結果ｃｏに基づいて制御されたＰＮ符号発生部２３の
出力を用いることによって、送信側および受信側の各Ｐ
Ｎ符号系列の同期をとりなからミキサ２５を介し、受信
信号Ｓ、から上記送信データを復調し、復調送信データ
Ｄを得る。ここに、ＰＮ符号系列で変調されるべき周波
数信号Ｓ、を出力する可変周波数源２２の中心周波数を
、ＩＦ帯をなす周波数とほぼ同一に設定する。

第２図は本発明の改良された原理構成を示すブロック図
であり、第１図の構成に対し、さらに好ましくはオフセ
ット部３１を設ける。

〔作　用〕

第１図において、ＩＦ帯の信号をなす受信信号Ｓ、の周
波数を例えば７０ＭＨｚとすると、可変周波数源（ＶＣ
Ｏ）２２の中心周波数もそれとほぼ同一の約７０ＭＨｚ
とする。かくして相関部２１内において、受信信号Ｓ　
、　（７０ＭＨｚ　）と、ミキサ２４により受信側ＰＮ
符号系列で変調された周波数信号Ｓ。

（７０ＭＨｚ　）との相関をとった相関結果は即座にベ
ースバンド帯の信号（例えば数１００Ｑｂｐｓ）となり
、非常に低い周波数の“１”、“０″の信号であるから
、ディジタル処理が極めて容易になる。すなわちＬＳＩ
化し易くなる。

ところが、受信信号Ｓ２の周波数と、ＰＮ符号系列で変
調された周波数信号３　、　／の周波数が完全に一致し
、かつ信号Ｓ１およびＳｆ′間の位相差が９０′になる
と、相関結果ＣＯは零になってしまうという不都合が生
ずる。この零は完全に相関がとれたことを示す真の零で
はなく、上述した完全な周波数の一致および９０°の位
相差に起因する擬似的な零だからである。

そこで上記の不都合をなくすように改良したのが第２図
の構成であり、第１図に比べてオフセット部３１が加え
られている。オフセット部３１は、可変周波数源２２の
中心周波数に対しわずかなずれを与えるものであり、受
信信号Ｓ、の周波数と、ＰＮ符号系列によって変調され
た周波数信号ｓｆの周波数とが完全には一致しないよう
にする。この結果、上記の擬似的な零の発生はなくなる
。

〔実施例〕

以下、本発明の実施例について述べるが、その前にまず
既述のＤＬＬ（Ｄｅｌａｙ　Ｌｏｃｋ　Ｌｏｏｐ）回路
について説明しておく。

第３図は公知のＤＬＬ回路の具体例を示す回路図であり
、第１図および第２図における相関部２１およびＰＮ符
号発生部２３に相当する。相関部の主体をなす相関器は
第１相関器４１および第２相関器４２であり、これら相
関器４１および４２は、ＩＦ帯ならばミキサによって構
成され、ベースバンド帯ならばＥＯＲ（排他的論理和）
から構成される。その他の構成は第７図に示したのと同
様である。なお、遅延回路（Δ／２遅延）２１は遅延ロ
ックされたＰＮ符号系列を出力し、ミキサ２５（第１図
、第２図）に入力される。ここにΔは、ＰＮＮ符号性生
部１８構成する０段シフトレジスタのクロック周波数の
逆数である。

第４図はＤＬＬ回路の追尾機能を説明するための図であ
り、縦軸には追跡誤差電圧をとり、横軸には時間をとっ
て示す。本図中の４１は第１相関器４１の相関出力の特
性を示し、本図中の４２は第２相関器４２の相関出力の
特性を示す。これらの相関出力が引算器１５に入力され
ると、その結果は実線で示す７字状の特性４１　、４２
および４３で表される。

第４図において７字状の特性が追跡誤差電圧の特性であ
り、その追跡誤差電圧が常に零になるように、可変周波
数源（ＶＣＯ）１７の周波数を制御する。

追跡誤差電圧が零になるところで相関がとれており、し
たがって受信信号Ｓ１に含まれるＰＮ符号系列と、ＰＮ
Ｎ符号性生部１８らの受信ＰＮ符号系列との同期がとれ
ることになる。この同期は、帰還ループ４１　、４２→
１５→１６→１７→１８→４１　、４２によって、常に
保持されるようになっている。

第４図中のΔすなわちＰＮＮ符号性生部１８クロック周
波数の逆数（すなわちクロックの周期Ｔ）は図示する間
隔で規定されており、Ｔ／２（すなわちΔ／２）ずらし
たＰＮ符号系列と受信信号ＳＰとをミキサ２５（第１図
、第２図）で掛は合わせれば復調送信データＤが得られ
る。このために第３図において遅延回路２１が設けられ
ている。

第５図は第１図の原理構成に基づく一実施例を示す回路
図である。本図において、第１図の相関部２１はミキサ
２１２，２１２’　、ローパスフィルタ２１３．２１３
’　、絶対値回路２１４．２１４　’および引算器２１
５で実現される。また第１図のミキサ２４は、ミキサ２
２４，２２４’で実現される。さらにまた第１図のＰＮ
Ｎ符号化生部２３ｎ段のシフトレジスタで表されている
。これらは全体として第３図に示したＤＬＬ回路をなす
。第３図に示すＤＬＬ回路のうち第１相関器４１に対応
する系は第５図中の参照番号２１２．２１３．２１４お
よび２２４で示し、第２相関器４２に対応する系は第５
図中参照番号２１２′２１３’　、２１４’および２２
４′で示す。このミキサ２２４′および２２４にて、Ｐ
Ｎ符号系列で変調される周波数信号Ｓｒは、既述のとお
り、ＩＦ帯をなす周波数（Ｓｒ、の周波数）とほぼ同一
であるから、ミキサ２１２′および２１２から出力され
る信号は非常に低い周波数の“１”°０”の信号（送信
データ信号を送信側ＰＮ符号系列で変調した信号）であ
るから、これをローパスフィルタ２Ｊ３，２１３’で抽
出する。なお、第７図では対応するフィルタがバンドパ
スフィルタ１３　、１３’で示されている。

ローパスフィルタ２１３．２１３’の後段に絶対値回路
２１４，２１４’が設けられるのは（第７図の二乗検波
器１４　、１４’に相当）、受信信号Ｓ１に含まれる送
信側ＰＮ符号系列は、本来のＰＮ符号系列のパターンそ
のものでなく、これに送信データの１″“０”が掛は合
わさったものになっているからである。したがって、相
関出力にその送信データの“１“０″による変動が現れ
ないようにするために、ローパスフィルタ２１３，２１
３”の各出力の絶対値をとるようにしている。

第５図のＰＮＮ符号化生部２３例えば８段のシフトレジ
スタから構成されるので、理論上は最大２５５（＝２”
−１）　　段のデータシフトを行う間に同期はとれるこ
とになる。すなわち、８段のシフトレジスタから構成さ
れるＰＮＮ符号化生部２３より作られるＰＮ符号（Ｍ系
列）は、２５５（２”−１）ビットを１周期として、繰
り返される。したがって、２５５段のデータシフトを行
う間には同期がとれることになる。おおまかに受信信号
ＳＰの周波数に合わせておいていきなりベースバンド信
号を再生し、例えば数ＫＨｚの周波数差は後段のキャリ
ヤ再生部（ＣＲ：　Ｃａｒｒｉｅｒ　Ｒｅｃｏｖｅｒｙ
）で調整するという、いわゆる準同期方式を併用するの
であればＡＦＣ２１０は必要構成要素となる。そこでこ
のＡＦＣ２１０を利用して、その出力を可変周波数源（
ＶＣＯ）２２に与え、ＶＣＯ２２の中心周波数を大体、
受信信号Ｓｒの周波数に一致させておく。なお、自動周
波数制御回路（八ＦＣ）２１０を利用しているのは、準
同期方式を併用した場合に上記キャリア再生部（ＣＲ）
が同期引き込み可能な周波数誤差範囲内に入るようにす
るためである。

第６図は第２図の改良原理構成に基づく一実施例を示す
回路図である。第６図の構成の殆どは第５図の構成と同
様であるが、この第２図の原理構成のもとではオフセッ
ト部３１が導入されており、これを加算器３１１で実現
している。加算器３１１ではオフセット値αを加える。

ＡＦＣ２１０からは、受信信号Ｓ２のＩＦ周波数、例え
ば７０ＭＨｚとほぼ一致する制御電圧をＶＣＯ２２に与
えるが、そのＩＦ周波数とＶＣＯ２２からの周波数信号
Ｓ、の周波数が完全に一致しかつ両者間の位相差が９０
°ずれると、相関結果はｔｆＪ（以的に零になってしま
う。そこで、周波数信号Ｓ、の周波数を、上記ＩＦ周波
数に対してわずかにずらしておくようにする。これがオ
フセット値αである。

〔発明の効果〕

以上説明したように本発明によれば、ベースバンド帯で
動作可能なりＬＬ回路を採用することができ、同期保持
回路のＬＳＩ化が可能となる。この場合、既述した周波
数の一致に起因して相関結果が擬似的に零になるおそれ
があるが、例えば加算器を設けることにより簡単に解決
することができる。

【図面の簡単な説明】

第１図は本発明の原理構成を示すブロック図、第２図は
本発明の改良された原理構成を示すブロック図、第３図は公知のＤＬＬ回路の具体例を示す回路図、第４図はＤＬＬ回路の追尾機能を説明するための図、第５図は第１図の原理構成に基づく一実施例を示す回路
図、第６図は第２図の改良原理構成に基づく一実施例を示す
回路図、第７図は本発明に近似する従来の一例を示す図である。図において、２１・・・相関部、　　　２２・・・可変周波数源、２
３・・・ＰＮ符号発生部、２４・・・ミキサ、　　　　３１・・・オフセット部。

Claims

【特許請求の範囲】１、スペクトラム拡散方式によりＰＮ符号系列で変調さ
れた送信データ信号を受信した後、ＩＦ帯の信号に変換
した信号を受信信号（Ｓ＿ｒ）として入力し、前記ＰＮ
符号系列と同一の受信側ＰＮ符号系列と前記受信信号（
Ｓ＿ｒ）との相関をとる相関部（２１）と、前記受信側ＰＮ符号系列で変調される周波数信号（Ｓ＿
ｆ）を出力する可変周波数源（２２）と、前記受信側Ｐ
Ｎ符号系列を出力し、かつ前記相関部（２１）の相関結
果に基づいて該受信側ＰＮ符号系列のクロック周波数が
制御されるＰＮ符号発生部（２３）とからなり、前記相
関結果に基づき制御された前記受信側ＰＮ符号系列を用
いることによって前記受信信号（Ｓ＿ｒ）から原データ
を復調する際の同期をとるようにした同期保持回路にお
いて、前記可変周波数源（２２）の中心周波数を、前記ＩＦ帯
をなす周波数とほぼ同一に設定することを特徴とする同
期保持回路。２、前記可変周波数源（２２）の中心周波数を、前記Ｉ
Ｆ帯の受信信号（Ｓ＿ｒ）の周波数からわずかにずらす
ためのオフセット部（３１）を設ける請求項１記載の同
期保持回路。