JPH0221614B2 - - Google Patents
Info
- Publication number
- JPH0221614B2 JPH0221614B2 JP57214364A JP21436482A JPH0221614B2 JP H0221614 B2 JPH0221614 B2 JP H0221614B2 JP 57214364 A JP57214364 A JP 57214364A JP 21436482 A JP21436482 A JP 21436482A JP H0221614 B2 JPH0221614 B2 JP H0221614B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- register
- value
- arithmetic processing
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Storage Device Security (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はマイクロコンピユータなどの計算機シ
ステムにおける演算処理装置の動作モード表示を
行なう動作モード表示装置に関するものである。
ステムにおける演算処理装置の動作モード表示を
行なう動作モード表示装置に関するものである。
従来例の構成とその問題点
マイクロコンピユータの発展に伴い、マイクロ
コンピユータシステムも大型し、処理内容も以前
の小型ミニコンピユータに匹敵する程度のものが
要求・実現されるようになつてきている。システ
ムの規模が小さい間はすべてを利用者管理にする
ことが可能であつたが、規模が大型化するに従い
利用者プログラムや周辺機器、主記憶などの資源
を管理し、より効率よく演算処理装置を稼働させ
るように制御する制御プログラムというものを導
入し、利用者管理を大幅に削減していくとが望ま
れる。この場合、利用者プログラムと制御プログ
ラムとはその処理内容の性格上扱える資源という
ものが厳然と区別される。この点を入出力管理と
いう側面を一例にして説明する。
コンピユータシステムも大型し、処理内容も以前
の小型ミニコンピユータに匹敵する程度のものが
要求・実現されるようになつてきている。システ
ムの規模が小さい間はすべてを利用者管理にする
ことが可能であつたが、規模が大型化するに従い
利用者プログラムや周辺機器、主記憶などの資源
を管理し、より効率よく演算処理装置を稼働させ
るように制御する制御プログラムというものを導
入し、利用者管理を大幅に削減していくとが望ま
れる。この場合、利用者プログラムと制御プログ
ラムとはその処理内容の性格上扱える資源という
ものが厳然と区別される。この点を入出力管理と
いう側面を一例にして説明する。
計算機システムの持つ代表的な入出力装置とし
ては二次記憶装置がある。二次記憶装置上には、
プログラムやデータがフアイルという形で保持さ
れており、それらはシステムで定義された一定の
形式に従つて記録されている。この一定の形式と
いうものは利用者が管理するのではなく、制御プ
ログラムが管理し、利用者はフアイルの形式とい
うものを知らなくても良いようになつている。し
たがつて、二次記憶装置への入出力は、利用者プ
ログラムからは直接には行えず、必ず制御プログ
ラムを仲介するように構成しなければならない。
つまり、利用者プログラム実行中は入出力装置へ
のアクセスを禁止または無効にし、制御プログラ
ム実行中のみ入出力装置へのアクセスが許される
ようにハードウエア装置の制御を切換えることが
必要になる。
ては二次記憶装置がある。二次記憶装置上には、
プログラムやデータがフアイルという形で保持さ
れており、それらはシステムで定義された一定の
形式に従つて記録されている。この一定の形式と
いうものは利用者が管理するのではなく、制御プ
ログラムが管理し、利用者はフアイルの形式とい
うものを知らなくても良いようになつている。し
たがつて、二次記憶装置への入出力は、利用者プ
ログラムからは直接には行えず、必ず制御プログ
ラムを仲介するように構成しなければならない。
つまり、利用者プログラム実行中は入出力装置へ
のアクセスを禁止または無効にし、制御プログラ
ム実行中のみ入出力装置へのアクセスが許される
ようにハードウエア装置の制御を切換えることが
必要になる。
このように、ハードウエア装置の切換を指示す
るために、動作中のプログラムが特権プログラム
（制御プログラム）か非特権プログラム（利用者
プログラム）かを表示する動作モード表示装置と
いうものが必要となる。この動作モード表示とい
う機能はミニコンピユータ以上においては演算処
理装置自体が持つているが、現存し広範囲で使用
されているマイクロプロセツサには設計上の思想
またはLSI（大規模集積回路）化のためのピン数
制限のために、動作モード表示機能を持つていな
いので、高機能マイクロプロセツサシステムを構
築する上での大きな障害となつている。また特権
モードなるものが複数種類存在する場合もあり、
さらにはこの動作モードの変更によるハードウエ
アの切換は、プログラムの特権、非特権という性
格上、プログラムの分岐（動作モードの変更）と
同時にハードウエア的に行なわなければならな
い。
るために、動作中のプログラムが特権プログラム
（制御プログラム）か非特権プログラム（利用者
プログラム）かを表示する動作モード表示装置と
いうものが必要となる。この動作モード表示とい
う機能はミニコンピユータ以上においては演算処
理装置自体が持つているが、現存し広範囲で使用
されているマイクロプロセツサには設計上の思想
またはLSI（大規模集積回路）化のためのピン数
制限のために、動作モード表示機能を持つていな
いので、高機能マイクロプロセツサシステムを構
築する上での大きな障害となつている。また特権
モードなるものが複数種類存在する場合もあり、
さらにはこの動作モードの変更によるハードウエ
アの切換は、プログラムの特権、非特権という性
格上、プログラムの分岐（動作モードの変更）と
同時にハードウエア的に行なわなければならな
い。
発明の目的
本発明は上記欠点に鑑み、演算処理装置自体に
動作モード表示機能のないシステムの動作モード
表示装置を提供することを目的とする。
動作モード表示機能のないシステムの動作モード
表示装置を提供することを目的とする。
発明の構成
本発明は上記目的を達するために予め設定され
たアドレスを命令コード読み込みサイクルとして
アクセスしたことを検出して、その際に定義づけ
られた動作モード値を動作モードレジスタに格納
し動作モードを表現させるようにしたものであ
る。
たアドレスを命令コード読み込みサイクルとして
アクセスしたことを検出して、その際に定義づけ
られた動作モード値を動作モードレジスタに格納
し動作モードを表現させるようにしたものであ
る。
実施例の説明
以下図面を参照しながら、本発明の一実施例に
ついて説明する。
ついて説明する。
図は本発明の一実施例における動作モード表示
装置の構成を示すものである。
装置の構成を示すものである。
同図において、１１は演算処理装置、１２は主
記憶装置、１３はデータ母線、１４はアドレス母
線である。１５，２５はモード切換番地レジス
タ、１９，２９は設定モード値レジスタ、２１は
演算処理装置１１が主記憶装置１２を命令コード
読み込みサイクルとしてアクセスしていることを
示す命令読み込み状態表示信号線（以下、フエツ
チ信号線と記す）、１７はモードレジスタ、２２
はモード退避レジスタ、１６，２６は制御部であ
る。
記憶装置、１３はデータ母線、１４はアドレス母
線である。１５，２５はモード切換番地レジス
タ、１９，２９は設定モード値レジスタ、２１は
演算処理装置１１が主記憶装置１２を命令コード
読み込みサイクルとしてアクセスしていることを
示す命令読み込み状態表示信号線（以下、フエツ
チ信号線と記す）、１７はモードレジスタ、２２
はモード退避レジスタ、１６，２６は制御部であ
る。
今、演算処理装置１１はモードＭ１での実行が
許されているプログラムＰ１を実行中であり、モ
ードＭ２での実行が許されているプログラムＰ２
に分岐し、プログラムＰ２の処理終了後再びプロ
グラムＰ１に復帰しモードＭ１での処理を続行す
るものとする。
許されているプログラムＰ１を実行中であり、モ
ードＭ２での実行が許されているプログラムＰ２
に分岐し、プログラムＰ２の処理終了後再びプロ
グラムＰ１に復帰しモードＭ１での処理を続行す
るものとする。
さて現在実行中のプログラムＰ１はモードＭ１
での実行が許されているので、プログラムＰ１で
の実行が開始されると同時にモードレジスタ１７
には動作モードがＭ１であることを表示するため
にＭ１という値が格納されている。なお、モード
切換番地レジスタ１５にはプログラムＰ２の実行
開始番地が設定モード値レジスタ１９にはプログ
ラムＰ２の実行が許されているモード値Ｍ２が予
め設定されている。制御部１６はフエツチ信号線
２１が“１”の時にアドレス母線１４の値とモー
ド切換番地レジスタ１５の内容を比較し一致して
いなければモード切換信号線１８に“０”を出力
し一致していればモード切換信号線１８に“１”
を出力しこの信号“１”に同期してモードレジス
タ１７の内容をモード表示信号線２３を介してモ
ード退避レジスタ２２に転送し、設定モード値レ
ジスタ１９の内容を設定モードデータ線２０を介
してモードレジスタ１７に転送する。制御部２６
も同様の機能を持つが現時点でのモード切換番地
レジスタ２５および設定モード値レジスタ２９の
内容は不定である。
での実行が許されているので、プログラムＰ１で
の実行が開始されると同時にモードレジスタ１７
には動作モードがＭ１であることを表示するため
にＭ１という値が格納されている。なお、モード
切換番地レジスタ１５にはプログラムＰ２の実行
開始番地が設定モード値レジスタ１９にはプログ
ラムＰ２の実行が許されているモード値Ｍ２が予
め設定されている。制御部１６はフエツチ信号線
２１が“１”の時にアドレス母線１４の値とモー
ド切換番地レジスタ１５の内容を比較し一致して
いなければモード切換信号線１８に“０”を出力
し一致していればモード切換信号線１８に“１”
を出力しこの信号“１”に同期してモードレジス
タ１７の内容をモード表示信号線２３を介してモ
ード退避レジスタ２２に転送し、設定モード値レ
ジスタ１９の内容を設定モードデータ線２０を介
してモードレジスタ１７に転送する。制御部２６
も同様の機能を持つが現時点でのモード切換番地
レジスタ２５および設定モード値レジスタ２９の
内容は不定である。
モードＭ１で実行中のプログラムＰ１がモード
Ｍ２で実行可能なプログラムＰ２を呼び出すと、
演算処理装置１１はプログラムＰ２の実行開始番
地をアドレス母線１４に出し同時にフエツチ信号
線２１に“１”を出力する。すると、制御部１６
はモード切換番地レジスタ１５の内容と同じ値が
アドレス母線１４に命令のフエツチサイクルで出
力されたことを検出し、前述の機能により、モー
ド退避レジスタ２２にはモードレジスタ１７の内
容Ｍ１が格納され、モードレジスタ１７には設定
モード値レジスタ１９の内容Ｍ２が格納される。
これにより、プログラム制御がプログラムＰ１か
らプログラムＰ２に分岐したのち同時に演算処理
装置１１の動作モード表示値もＭ１からＭ２に変
更することができる。
Ｍ２で実行可能なプログラムＰ２を呼び出すと、
演算処理装置１１はプログラムＰ２の実行開始番
地をアドレス母線１４に出し同時にフエツチ信号
線２１に“１”を出力する。すると、制御部１６
はモード切換番地レジスタ１５の内容と同じ値が
アドレス母線１４に命令のフエツチサイクルで出
力されたことを検出し、前述の機能により、モー
ド退避レジスタ２２にはモードレジスタ１７の内
容Ｍ１が格納され、モードレジスタ１７には設定
モード値レジスタ１９の内容Ｍ２が格納される。
これにより、プログラム制御がプログラムＰ１か
らプログラムＰ２に分岐したのち同時に演算処理
装置１１の動作モード表示値もＭ１からＭ２に変
更することができる。
次にプログラムＰ２の処理が終了しプログラム
Ｐ１に復帰する時はモード退避レジスタ２２の内
容を読み出し（現在はＭ１になつている）その値
を設定モード値レジスタ２９に格納し呼び出し元
プログラムへの復帰番地をモード切換番地レジス
タ２５に格納後、呼び出し元プログラムへの復帰
命令を実行すると、プログラムＰ２の実行開始時
と同様の機構により復帰番地に格納されている命
令をフエツチしプログラム制御がプログラムＰ２
からプログラムＰ１に復帰すると同時に動作モー
ド表示値もＭ２から呼び出し元プログラムの動作
モード表示値（今の場合Ｍ１）にもどすことがで
きる。
Ｐ１に復帰する時はモード退避レジスタ２２の内
容を読み出し（現在はＭ１になつている）その値
を設定モード値レジスタ２９に格納し呼び出し元
プログラムへの復帰番地をモード切換番地レジス
タ２５に格納後、呼び出し元プログラムへの復帰
命令を実行すると、プログラムＰ２の実行開始時
と同様の機構により復帰番地に格納されている命
令をフエツチしプログラム制御がプログラムＰ２
からプログラムＰ１に復帰すると同時に動作モー
ド表示値もＭ２から呼び出し元プログラムの動作
モード表示値（今の場合Ｍ１）にもどすことがで
きる。
以上のように本実施例によれば、演算処理装置
１自体に動作モード表示機能のないものを使用し
た計算機システムにおいても動作モードというも
のによつて定義づけられるところのプログラムお
よびハードウエアの切換が同時に行なえモードの
異なるプログラムへの分岐をせずに不当にモード
を変更してアクセスの許されていない資源へのア
クセス権を得ることを防止することができる。
１自体に動作モード表示機能のないものを使用し
た計算機システムにおいても動作モードというも
のによつて定義づけられるところのプログラムお
よびハードウエアの切換が同時に行なえモードの
異なるプログラムへの分岐をせずに不当にモード
を変更してアクセスの許されていない資源へのア
クセス権を得ることを防止することができる。
なお本実施例では、モード切換番地レジスタ１
５，２５設定モード値レジスタ１９，２９および
制御部１６，２６は各２組としたが各３組以上持
つ構成も可能である。また、動作モードを変更し
た後の復帰モード値、つまり本実施例における設
定モード値レジスタ２９に設定する値が常に予め
分かつている値であるならば、モード退避レジス
タ２３を省略することも可能である。
５，２５設定モード値レジスタ１９，２９および
制御部１６，２６は各２組としたが各３組以上持
つ構成も可能である。また、動作モードを変更し
た後の復帰モード値、つまり本実施例における設
定モード値レジスタ２９に設定する値が常に予め
分かつている値であるならば、モード退避レジス
タ２３を省略することも可能である。
またモード表示信号線２３にLED等を接続し
て表示状態を分るようにしてもよい。
て表示状態を分るようにしてもよい。
また、動作モードが複数定義されている場合、
プログラム自体のネステイングと同様に動作モー
ド自体もネステイング構造にすることも可能であ
り、モード退避レジスタ２２の内容を参照するこ
とにより、呼び出し元プログラムのモードを確認
することができるので、動作モード自体が階層構
造を形成している場合の不当な呼び出し、例えば
下位レベルからＰ１−Ｐ２−Ｐ３とあつた場合で
もプログラムＰ１からプログラムＰ３への越し呼
び出しなどを検出することができる。
プログラム自体のネステイングと同様に動作モー
ド自体もネステイング構造にすることも可能であ
り、モード退避レジスタ２２の内容を参照するこ
とにより、呼び出し元プログラムのモードを確認
することができるので、動作モード自体が階層構
造を形成している場合の不当な呼び出し、例えば
下位レベルからＰ１−Ｐ２−Ｐ３とあつた場合で
もプログラムＰ１からプログラムＰ３への越し呼
び出しなどを検出することができる。
発明の効果
本発明の動作モード表示装置は以上のように予
め設定されたアドレスを命令コード読み込みサイ
クルとしてアクセスしたことを検出し、その場合
に定義づけられた動作モード値を動作モード表示
レジスタに格納する制御部を設けることにより、
動作モード表示機能を持たない演算処理装置を用
いた計算機システムにおいても、動作モードの異
なるプログラムに処理が移つた瞬間に動作モード
表示値を変更することができ、その価値は大なる
ものがある。
め設定されたアドレスを命令コード読み込みサイ
クルとしてアクセスしたことを検出し、その場合
に定義づけられた動作モード値を動作モード表示
レジスタに格納する制御部を設けることにより、
動作モード表示機能を持たない演算処理装置を用
いた計算機システムにおいても、動作モードの異
なるプログラムに処理が移つた瞬間に動作モード
表示値を変更することができ、その価値は大なる
ものがある。
図は本発明の一実施例である動作モード表示装
置のブロツク図である。 １１……演算処理装置、１２……主記憶装置、
１５，２５……モード切換番地レジスタ、１６，
２６……制御部、１７……モードレジスタ、１
９，２９……設定モード値レジスタ、２２……モ
ード退避レジスタ。
置のブロツク図である。 １１……演算処理装置、１２……主記憶装置、
１５，２５……モード切換番地レジスタ、１６，
２６……制御部、１７……モードレジスタ、１
９，２９……設定モード値レジスタ、２２……モ
ード退避レジスタ。
Claims (1)
- 【特許請求の範囲】 １ 演算処理を行なう演算処理装置と、前記演算
処理装置が実行するプログラムを保持する主記憶
装置と、前記演算処理装置の動作モードを表示す
るモードレジスタと、モードの切換えられる番地
の値が格納されているモード切換番地レジスタ
と、切換えられるモードの値が格納されている設
定モード値レジスタと、前記演算処理装置が前記
主記憶装置を命令コード読み込みサイクルとして
出力したアドレス値と前記モード切換番地レジス
タの内容とを比較し一致していれば前記設定モー
ド値レジスタの内容を前記モードレジスタに格納
する制御部とを具備する動作モード表示装置。 ２ モード切換番地レジスタ、設定モード値レジ
スタおよび制御部を複数組有することを特徴とす
る特許請求の範囲第１項記載の動作モード表示装
置。 ３ 演算処理を行なう演算処理装置と、前記演算
処理装置が実行するプログラムを保持する主記憶
装置と、前記演算処理装置の動作モードを表示す
るモードレジスタと、モードの切換えられる番地
の値が格納されているモード切換番地レジスタ
と、切換えられるモードの値が格納されている設
定モード値レジスタと、モード退避レジスタと、
前記演算処理装置が前記主記憶装置を命令コード
読み込みサイクルとして出力したアドレス値と前
記モード切換番地レジスタの内容とを比較し、一
致していれば前記モードレジスタの内容を前記モ
ード退避レジスタに格納後、前記設定モード値レ
ジスタの内容を前記モードレジスタに格納する制
御部とを有することを特徴とする動作モード表示
装置。 ４ モード切換番地レジスタ、設定モード値レジ
スタおよび制御部を複数組有することを特徴とす
る特許請求の範囲第３項記載の動作モード表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214364A JPS59103146A (ja) | 1982-12-06 | 1982-12-06 | 動作モ−ド表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214364A JPS59103146A (ja) | 1982-12-06 | 1982-12-06 | 動作モ−ド表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59103146A JPS59103146A (ja) | 1984-06-14 |
| JPH0221614B2 true JPH0221614B2 (ja) | 1990-05-15 |
Family
ID=16654560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57214364A Granted JPS59103146A (ja) | 1982-12-06 | 1982-12-06 | 動作モ−ド表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103146A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62105237A (ja) * | 1985-10-31 | 1987-05-15 | Nec Corp | マイクロプログラム制御装置 |
| JPH0516679U (ja) * | 1991-08-12 | 1993-03-02 | 調 内田 | 多用途テイツシユペーパーケースの保持具 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53132240A (en) * | 1977-04-25 | 1978-11-17 | Hitachi Ltd | Processing mode selection system |
| JPS57120300A (en) * | 1981-01-20 | 1982-07-27 | Canon Inc | Program protection system |
-
1982
- 1982-12-06 JP JP57214364A patent/JPS59103146A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59103146A (ja) | 1984-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557766A (en) | High-speed processor for handling multiple interrupts utilizing an exclusive-use bus and current and previous bank pointers to specify a return bank | |
| KR100239028B1 (ko) | 컴퓨터 시스템 | |
| US6223279B1 (en) | Single chip microcomputer having a dedicated address bus and dedicated data bus for transferring register bank data to and from an on-line RAM | |
| US20080133887A1 (en) | Data processing apparatus of high speed process using memory of low speed and low power consumption | |
| JPH01131949A (ja) | 処理依頼機能を持つ並列計算機 | |
| KR101913968B1 (ko) | 마이크로 컴퓨터 | |
| US5752273A (en) | Apparatus and method for efficiently determining addresses for misaligned data stored in memory | |
| JP3605978B2 (ja) | マイクロコンピュータ | |
| JPH0221614B2 (ja) | ||
| US6275925B1 (en) | Program execution method and program execution device | |
| JP3539984B2 (ja) | プロセッサ | |
| EP0915416B1 (en) | System for allowing a two word instruction to be executed in a single cycle and method therefor | |
| JPH059815B2 (ja) | ||
| JP2883488B2 (ja) | 命令処理装置 | |
| US7206894B2 (en) | Microcomputer application system, microcomputer, signal processing system and signal processing LSI | |
| JPS6011934A (ja) | 動作モ−ド表示装置 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JP3102399B2 (ja) | データ処理装置及び方法 | |
| JP4641391B2 (ja) | ダイレクトメモリアクセス装置及びその制御方法、データ処理装置 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| Mitchell | Microprocessors and Logic | |
| JPH06131250A (ja) | データ処理装置 | |
| Dickson et al. | Revision History |