JPH02216480A - 航空航法信号の自動シミュレーション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、自動シミュレータ技術に関し、特に、航空
機無線航法の自動シミュレーション装置に関する。

［従来の技術］ 航空産業によって、地上局から発生される標準無線周波
数航法信号の特殊な組が開発され、航空機はそれを処理
することによって自己の相対位置を決定することができ
るようになっている。この信号は、−船釣な航法のため
に用いられるだけでなく、悪天候条件下における航空機
の計器着陸においても利用される。

このような信号の１つとして、超短波全方向誘導（ＶＯ
Ｒ）信号がある。ＶＯＲ信号は、３０Ｈ２および９．９
６に、Ｈｚの音信号で変調された、１０８ＭＨｚないし
１１６．５ＭＨｚの間で選択された搬送波を含んでいる
。ＶＯＲ信号は、送信局から全方向へ放射され、それぞ
れの半径方向の放射ラインは上記２つの音信号の所定の
位相関係を包含している。したがって、ＶＯＲ信号を受
信した航空機は、両音信号の相対位相を検出し、この音
信号の位相関係によって示される相対位置を決定するた
めの「探索（ｌｏｏｋｕｐ）Ｊ表を用いることにより、
前記送信局に対する自己の位置を決定することができる
。

地上局からはまた、通常マーカビーコン（ｍａｒｋｅｒ
　　ｂｅａｃｏｎ）の送信が行なわれる。

マーカビーコンは、７５ＭＨｚの搬送波を変調するため
の、選択された周波数を有する音信号である。この音信
号の周波数は、航空機に、一定の地理学上の地点から該
航空機までの距離を指示する。

たとえば、４００Ｈｚの音信号は航空機が成る市から３
．２２Ｋｍ　（２マイル）の距離にあることを指示し、
１３００Ｈｚの音信号は航空機がその市から１．６１Ｋ
ｍ　（１マイル）の距離にあることを指示する、などで
ある。

空港に近づくと、通常、ローカライザ信号およびグライ
ドスロープ信号が与えられる。ローカライザ信号は一般
に、９０Ｈｚおよび１５０Ｈｚの音信号で変調された、
１０８．１ＭＨｚないし１１１．９ＭＨｚの間で選択さ
れた搬送波を含んでいる。ローカライザ信号は地上局か
ら放射され、航空機がもし所望の飛行経路の右へ逸れた
場合は１５０Ｈｚの音信号を高い割合で受け、また左へ
逸れた場合は９０Ｈｚの音信号を高い割合で受けるよう
になっている。両音信号の振幅の和は常に一定に保持さ
れ、これらの割合が滑走路の中心線に対する航空機の左
／右の相対位置を決定する。

グライドスロープ信号は、これも９０Ｈｚおよび１５０
Ｈｚの音信号で変調された、３２７ＭＨ２ないし３３７
ＭＨｚの間で選択された搬送波を含む。ローカライザ信
号の場合と同様に、これら両音信号の振幅の和は常に一
定にされている。しかし、この場合、両音信号の和に対
するそれぞれの音信号の相対的割合は、所望の垂直グラ
イドバス（Ｖｅｒｔｉｃａｌ　　ｇｌｉｄｅ　　ｐａｔ
ｈ）に対する航空機の垂直グライドバスを示す。すなわ
ち、航空機がもし所望の垂直グライドバスの上方にあれ
ば１５０Ｈｚの音信号を高い割合で受け、またもしあま
りに下方にあれば９０Ｈｚの音信号を高い割合で受ける
。

容易にわかるように、特に商業航空においては、航空機
の無線航法アビオニクスが機能し、かつ適正に校正され
ていることが極めて重要である。従来技術における航空
機の航法アビオニクスの試験および校正の方法は、いず
れも面倒で多くの時間を要するものであった。操作者は
任意の所望の航法信号を発生し得る発生器を、試験すべ
き航空機のアンテナの付近に配置する。ｗ１作者は次に
この発生器の機械的スイッチをセットし、該発生器が所
望信号をシミュレートするようにする。すなわち、ＶＯ
Ｒ信号をシミュレートするのには、操作者はシミュレー
トされる地上局に対する相対角度に対応するように親指
回転式スイッチをセットする。マーカビーコンは、発生
されるべき適当な音信号を与えるためのトグルスイッチ
を手動投入することによって発生される。グライドスロ
ープ信号およびローカライザ信号は、ポテンショメータ
により機械的にセットされる。すなわち、９０Ｈ２およ
び１５０Ｈｚのそれぞれ一定レベルを有する２信号がポ
テンショメータの両端に印加され、ポテンショメータの
タップが適当な位置に置かれる。これによって、２信号
の和の振幅を常に一定に保ったまま、２信号を任意の所
望の割合で合成することができる。

航法機の航法アビオニクスの上記試験方法は、これを実
施するの相当の時間を要するのみならず、人為的誤差を
生じやすく、また、操作者は、航空機の正常な運航中に
航法信号を受信する速度を正確にシミュレートした速度
で諸スイッチのセットを行なうことは不可能である。し
たがって、上記試験方法は固有の不完全さを持っている
ことになる。

［発明の概要］ したがって、本発明は、航空航法信号の自動シミュレー
ション装置を提供することを目的とする。

本発明の他の目的は、実際に運航している航空機が航法
信号を通常受信する速度と同程度の速度で航法信号を発
生することのできる航空航法信号自動シミュレーション
装置を提供することである。

この発明のさらに他の目的は、航空機の航法装置の試験
に用いるための航空航法信号自動シミュレータを提供す
ることである。

簡Ｑｉに言うと、本発明においては、航空機が通常受信
する、グライドスロープ、ローカライザ、およびＶＨＦ
全方向誘導（ＶＯＲ）　、ならびにマーカビーコンの閉
信号を自動的にシミュレートすることのできる装置が１
ａｉｎされる。この装置は、コンピュータ制御装置を含
んでおり、この制卸装置は以下めものを表わすデジタル
信号を与えるようにブａグラムすることができる：イ）
所望の最終グライドスロープ値および該最終グライドス
ロープ値に近づくべき速度、口）所望の最終ローカライ
ザ値および該最終ローカライザ値に近づくべき速度、ハ
）所望の最終ＶＯＲ値および該最終ＶＯＲ値に近づくべ
き速度。グライドスロープ回路は、グライドスロープの
最終値およびその最終値に近づくべき速度を表わすデジ
タル信号を受信する装置と、該受信信号に応答して該所
望速度で該所望最終値を発生する装置とを含む。ローカ
ライザ回路は、最終ローカライザ値および最終ローカラ
イサ値に近づくべき速度を表わすデジタル信号を受信す
る装置と、該受信信号に応答して該所望速度で該所望最
終値を発生する装置とを含む。ＶＯＲ回路は、最終ＶＯ
Ｒ値および該最終ＶＯＲ値に近づくべき速度を表わすデ
ジタル信号を受信する装置を含む。

ＶＯＲ回路は、さらに、最終値信号を受信し保持するレ
ジスタ装置と、最終値に近づくべき速度信号を受信し保
持する速度レジスタと、ＶＯＲ信号の現在値を保持し、
速度レジスタに保持されている信号によって決定されて
いる速度で最終値レジスタに蓄えられている最終値まで
その内容をデジタル的に変化させる論理装置と、この論
理装置の状態に応答してスイッチング動作を行なうスイ
ッチング装置と、このスイッチング装置の状態に応答し
て所定のＶＯＲ信号を発生する装置とを備える。

好ましくは、上記コンピュータ制御装置は、共通バスに
よって、グライドスロープ回路、ローカライザ回路、お
よびＶＯＲ回路と相互接続されて通信し得るように構成
される。この諸回路にはそれぞれコンピュータが使用す
る所定のアドレスが割当てられ、コンピュータはその特
定のアドレスを用いて所望の最終値および速度をそれぞ
れ対応の諸回路に伝送する。

〔発明の実施例］ 第１図はこの発明の好ましい実施例の構造を示すブロッ
ク図である。コンピュータ１０はプログラムに従って出
力バス１２上に諸信号を発生し、これらの信号が装置の
他の部分に結合されると、特定の信号が所望の速度で発
生されることになる。

好ましくはコンピュータ１０としては市販のヒユーレッ
ト・バラカート（Ｈｅｗｌｅｔｔ　　Ｐａｃｋａｒｔ）
の型式９８４５のコンピュータを用いる。型式９８４５
のコンピュータの出力バス１２は、８つのデータ線路と
８つの制御線路とからなる１６線路を含む。後述の情報
が与えられ、装置の目的が航空機の無線航法装置を試験
するための航空機用無線航法信号を発生することにある
という事実が与えられれば、本技術分野で通常の知識を
有する者ならば、コンピュータ１０のプログラミングは
よくわかるはずである。なお、コンピュータ１０が、飛
行中の航空機が受信する諸信号を正確にシミュレートし
た各種信号を発生するように適当にプログラムされるこ
とにも注意すべきである。すなわち、コンピュータは、
予定された速度で各種信号を発生せしめることにより、
航空機が実鹿に経験するはずの諸条件群をシミュレート
することができる。

コンピュータ１０の出力バス１２は、インターフェイス
回路１４に接続される。インターフェイス回路１４とし
ては、好ましくは市販のフェアチャイルド（Ｆａｉｒｃ
ｈｉｌｄ）のモデル４８８０インターフエイス・ユニッ
トが用いられ、これはバス１２のデータ線路の情報を、
その出力バス１の４０本の出力線路ヘデコードする。

４０本の線路を有する出力バス１６は、ローカライザ回
路２０、グライドスロープ回路２２、およびＶＨＦ全方
向誘導（ＶＯＲ）／マーカ音信号回路２４のそれぞれを
含む３回路に並列に接続される。バス１６は、それぞれ
のボード２０．２２、および２４のコネクタ２６．２８
、および３０に接続されるように図示される。それぞれ
の回路２０．２２、および２４のいずれにも共通するこ
とは、それらがそれぞれアドレス番レジスタ３２゜３４
．３６、速度レジスタ４２，４４．４６、および最終値
レジスタ５２，５４．５６を含むことである。任意の１
回路ブロック内のこれらの要素のそれぞれは、バス１６
の同じ諸線路に接続される。すなわち、たとえば、本発
明の実施例内のアドレス・レジスタ３２．３４、および
３６は、すべて４０線路バス１６の線路３−６に接続さ
れる。

また、速度レジスタ４２．４４，４６は、すべて４０線
路バス１６の線路１１−１８に接続され、最終値レジス
タ５２．５４、および５６はすべて、４０線路バス１６
の線路１９−３０に接続され、ＶＯＲ／マーカ音信号回
路の音信号部は線路１６の線路３１および３２に接続さ
れる。

コンピュータ１０は、出力バス１２上に適当なアドレス
信号を出力することにより、回路２０．２２．２４のう
ちの特定の１つを呼出すが、このアドレス信号は当該回
路に対応するバス１６の線路３−６上の所定の数列とな
っている。たとえば、もしコンピュータがローカライザ
回路２０を呼出そうとする場合、バス１６の線路３−６
上に０００１という信号を発生する。グライドスロープ
回路２２のアドレスには００１０が、またＶＯＲ／マー
カ音信号回路２４のアドレスには０１０１が割当てられ
る。１回路ブロックは、そのアドレス信号を受信しない
限り、コンピュータからのその後の指令に応答すること
はない。

後に第３図に関連して詳述されるローカライザ回路２０
は、次のように動作する。アドレス・レジスタ３２に適
当なアドレス信号を受信すると、ローカライザ回路２０
はその論理回路６２に、最終値レジスタ５２からの最終
値と、速度レジスタ４２からの該最終値へ近づくべき速
度とを入力する。論理回路６２内には、前のローカライ
ザ値が保持されており、そこで、論理回路６２はその前
の値を、最終値レジスタ５２によって決定される最終値
まで、速度レジスタ４２によって決定される速度でデジ
タル的に増加させる。初期値から最終値へのこの増加過
程において、論理回路６２はデジタル変換を行なうが、
これは通常のデジタル・アナログ変換器７２によって、
該変換器の出力８２に対応するアナログ信号として発生
される。

変換器出力８２から発生するこの制御信号は、合成回路
９２の制御入力に供給される。この合成回路９２にはま
た、ブロック１０２から発生する９０Ｈｚの音信号と、
ブロック１１２から発生する１５０Ｈｚの音信号とが供
給される。これら２つの音信号は、それぞれ成る所定レ
ベルを有する。

合成回路９２は、線路８２上の制御信号入力に応答して
、９０Ｈｚおよび１５０Ｈｚの両音信号を所定の割合で
合成するが、そのとき両音信号の振幅の和は常に一定に
保たれる。通常のローカライザ信号に関する情報と考え
てよいこの合成信号は、出力１２２に発生し、線路１２
３を経て発生器１３０の第１人力１３１へ供給され・る
。

グライドスロープ回路２２は、ローカライザ回路２０と
全く同様に操作し、そのアドレス・レジスタ３４が正し
いアドレ信号を受信すると、論理回路６４はそれに応答
して、グライドスロープの現在値を最終値レジスタ５４
によって決定される最終値まで、速度レジスタ４４によ
って決定される速度で増加させる。これにより、論理回
路６４の出力に生じるデジタル変化は、デジタル・アナ
ログ変換器７４によって、対応のアナログ信号に変換さ
れ、これが変換器出力８４に発生する。この出力は合成
回路９４の制御入力に印加され、合成回路９４はブロッ
ク１０４から発生する９０Ｈ２音信号と、ブロック１１
４から発生する１５０Ｈｚ音信号とを合成して、その出
力１２４に合成信号出力を発生する。この合成信号は、
線路１２５を経て発生器１３０の第２人力１３２へ供給
される。

ＶＯＲ／ＯＲ／マーカ音信号ロブブロック２４は以下の
とおりである。アドレス・レジスタ３６が正しいアドレ
ス信号を受信すると、ＶＯＲ信号の現在値をデジタル型
式で保持している論理回路７６は、この現在値をレジス
タ２６によって決定される最終値まで、速度レジスタ４
６によって決定される速度で増加させる。論理回路７６
が行なう、所望のＶＯＲ信号に対応した瞬間的デジタル
変化はそれぞれの出力バス８６上に現われ、後に第５図
に関連して詳述される方位スイッチング回路９６人力に
供給される。方位スイッチング回路９６は線路８６上の
信号に応答して選択された諸スイッチを作動せしめ、そ
れによって出力１２６にスイッチング系列信号を発生し
、この信号がバス１２７を介して発生器１３０の第３人
力１３３に供給されると、発生器１３０は所望のＶＯＲ
信号を発生することになる。

回路２４は、所望のＶＯＲ信号のシミュレーシヨンを発
生する他に、いくつかのビーコンマーカ音信号の任意の
１つを発生することができる。すなわち、もしアドレス
・レジスタ３６が所望のマーカ音信号に対応してアドレ
ス信号を受信すると、論理回路７６は、その音信号に対
応してデジタル信号をモード／音信号レジスタ１４０を
経て処理する。これにより、音信号スイッチング回路１
４２が作動せしめられる。音信号スイッチング回路１４
２へは、使用される各ビーコン音信号に対応したブロッ
ク１４３−１４５から発生する３つの異なる音信号が供
給される。音信号スイッチング回路１４２は、論理回路
７６に応答して、３つのの音信号１４３−１４５のうち
の選択された１つを出力線路１４６に供給し、この信号
はさらにバス１２７を経て発生器１３０へ供給される。

本発明のこの実施例においては、発生器１３０は、イン
スツルメント・フライト・リサーチ（Ｉｎｓｔｒｕｍｅ
ｎｔ　　Ｆｌｉｇｈｔ　　Ｒｅ５ｅａｒｃｈ）から市販
されているＮＡＶ４０１Ｌ発生器を備える。発生器１３
０は元来、該発生器の前部パネル上の機械的諸スイッチ
に応答して、任意の上述の信号を発生することができる
ようになっている。すなわち、たとえば、一連の親指回
転式スイッチが０度と３６０度との間でセット自在にな
っていて、これらがセットされるとそれに対応してＶＯ
Ｒ信号が発生される。また、発生器１３０は、ローカラ
イザ信号およびグライドスロープ信号のそれぞれ対応し
たポテンショメータを備えており、各ポテンショメータ
の両端には一定レベルの９０Ｈｚ音信号と１５０Ｈｚ音
信号とが印加されている。したがって、これらのポテン
ショメータのタップには、一定振幅の信号が得られるが
、この信号は該タップ両端に対する位置に依存する任意
の所望の割合を持った２つの信号の和となっている。

後述するように、本発明の実施例においては、発生器１
３０の回路を改変して、コンピュータ１０が発生器１３
０から発生するすべての信号を完全に制御することがで
きるようにする。さらに、ブロック１０２，１１２，１
０４，１１４に示されている９０Ｈｚおよび１５０Ｈｚ
の雨音信号は、ビーコン音信号１４３−１４５とともに
発生器１３０内において内部的に発生することができる
ようになっていることにも注意すべきである。

このようにして、改変発生器１３０は、入力１３１−１
３３に受信した信号に応答して、アナテナ出力１５０に
、所望のシミュレートされた無線航法信号の組を発生し
、これが放射されて成る航空機の装置の試験に用いられ
ることになる。

第２Ａ図、第２Ｂ図、および第２Ｃ図は、第１Ａ図およ
び第１Ｂ図に示されているローカライザ回路２０の詳細
な構造を示す図である。ここで、第１Ａ図および第１Ｂ
図の４０線路バス１６の線路３−６によって伝達される
アドレスビットは、集積回路２００のピン１２７１５に
印加される。

これらの図および以後の図において、線路から延長して
いる矢印は、外部回路への接続を表わしており、電流の
方向を表わしているのではない。集積口路２００は、Ｔ
ＴＬのパート（ｐａｒｔ）７４４２として市販されてい
る１０対ｌデコーダである。入力ピン１２−１５に印加
された２進アドレス信号は、デコーダ２００において等
価な１０進信号に変換され、それによって１０出力ビン
の該１０進数に対応する１つが低レベル状態に駆動され
る。この実施例においては、ローカライザ回路のアドレ
スは０００１であり、１０進数の１に対応している。し
たがって、正しいアドレス信号を受けると、デコーダ２
００のピン２が低レベル状態へ駆動される。この状態は
スイッチ１を経てインバータ２０２に結合せしめられ、
インバータ２０２はその低レベルを高レベル状態に反転
してオアゲート２０４のピン１に供給する。オアゲート
２０４のビン２に加わる他の入力は、デコーダ２００の
ビン１０に現われる１０進数の８が高レベルにあり、そ
れがインバータ２０６によって低レベル状態に反転され
るので、低レベルにある。

したがって、オアゲート２０４のビン３に生じる出力は
高レベルとなり、これがオアゲート２０８のビン５にそ
の１人力として供給される。オアゲート２０４および２
０８はともに型式７４３２の集積回路内に備えられてい
る。オアゲート２０８のビン４に加わるもう１つの入力
は、デコーダ２００のピン１からの出力をインバータ２
１０によって反転したものであり、低レベルにある。し
たがって、オアゲート２０８のピン６に生じる出力は、
高レベルとなり、アンドゲート２１２のピン９に供給さ
れる。アンドゲート２１２の第２人力ピン１０には、バ
ス１６の線路３３上に現われる転送パルスが印加される
。この転送パルスは、データがバス線路上に与えられた
約１０マイクロ秒後にコンピュータから発生する。これ
によってデータは、転送パルスに応答して回路へ入力さ
れる前に安定化される。このようにして、アンドゲート
２１２は転送パルスに応答してビン８のパルス性の高レ
ベル出力を発生する。このパルス性の高レベル信号はイ
ンバータ２１４によって低レベルに反転された後、さら
に並列インバータ２１６および２１８によって高レベル
に反転される。インバータ２１６および２１８の目的は
、高駆動ファンアウトを可能にすることである。

インバータ２１６．２１８からのパルス性高レベル出力
はオアゲート２２０の１人力であるビン１に印加される
。オアゲート２２０のもう１つの入力であるビン２は次
の理由で低レベルにある。

すなわち、デコーダ２００のビン３および１１における
出力は高レベルであり、これらはインバータ２２２およ
び２２４によって反転されてオアゲ−）２２６の入力で
あるビン９および１０に低レベルとなって加わる。した
がって、オアゲート２２６の出力であるビン８は低レベ
ルとなり、オアゲート２２８の入力であるビン１２は低
レベルとなる。この低レベルともう１つの人力であるビ
ン１３における低レベルとの組合わせにより、その出力
であるビン１１は低レベル状態になる。オアゲート２０
４，２０８，２２６，２２８はすべて型式７４３２の集
積回路上に備えられている。

オアゲート２２８の低レベル出力はアンドゲート２３０
のビン１２に供給され、これはビン１３に対する低レベ
ルの第２人力とともに、その出力であるビン１１を低レ
ベルにする。その後、これはインバータ２３２によって
反転され、さらに並列に接続されたインバータ２３４お
よび２３６を経て出力点Ａに供給される。

このようにして、オアゲート２２０の入力ビン１は高レ
ベルに、また入力ビン２は低レベルになるので、その出
力ビン３にはパルス性の高レベル出力を生じ、この出力
は記憶レジスタ２４０のビン８へ供給される。型式７４
Ｌ９５の集積回路からなる記憶レジスタ２４０は、直列
または並列ロードモードのいずれによっても動作するこ
とができる。この場合は、並列ロードモードが望ましい
ので、この集積回路のビン６は、インバータ２４２−２
４５の並列アレイを経て高レベルにバイアスされる。こ
のようにして、４０線路バス１６からの線路８，９．１
０上のデータは、レジスタ２４０のビン８に転送パルス
が印加されると、それぞれその出力ビン１０．１２．１
３へ転送される。

ローカライザ専用モードにおいては、４０線路バス１６
の線路１０は高レベルにあり、レジスタ２４０のビン１
３を高し、ベルに設定する。この高レベルはインバータ
２４６によって反転されて、３つのバッファ段２４７−
２４９を低レベルで作動せしめ、それによりリレーコイ
ル２５０−２５２内の電流は、スイッチ接点対２５３−
２５５をそれぞれ閉成せしめる。これらのスイッチが閉
成されると、出力線路４ｇ−５３を経て接続されたＮＡ
Ｖ−４０１Ｌ発生器内に適当な変化が生じるが、これに
ついては後に詳述する。スイッチ対２５３−２５５１７
）閉成の結果、ＮＡＶ−４０１Ｌ発生器内には、ローカ
ライザ水晶制御搬送周波数信号が発生する。

もし、バス１６の線路９が高レベルにあれば、これはグ
ライドスロープ・モードを示し、レジスタ２４０のビン
１２が高レベルとなって、これがインバータ２６０によ
って反転され、その結果バッファ２６１−２６３による
コイル２６４−２６６の駆動電流は、スイッチ接点２６
７＝２６９を閉成させることになる。ＮＡＶ−４０１Ｌ
発生装置を後述のように改変すれば、スイッチ接点２６
７−２６９の閉成は、出力ビン４５−４７を経て上記発
生器をして水晶制御グライドスロープ搬送周波数信号を
発生させる。

最後に、もし４０線路バス１６の線路８が、線路９が高
レベルになるのと同時に高レベルになるものとすれば、
レジスタ２４０のビン１０が高レベルとなり、これはイ
ンバータ２７０によって低レベルに反転されて、バッフ
ァ２７２を介してリレーコイル２７４を作動させ、それ
によってスイッチ接点２７５が閉成状態とされる。この
接点が線路４３．４４を経てＮＡＶ−４０１Ｌ発生器ニ
接続されていることにより、この結果、ローカライザお
よびグライドスロープの両者の水晶制御搬送信号が発生
されることになる。

インバータ２１６．２１８のパルス性高レベル出力は、
またレジスタ２８０−２８４の第８ビンにも供給される
。レジスタ２８０−２８４のそれぞれのビン６が、イン
バータ２４２−２４５により高レベルに駆動される結果
、これらの型式７４Ｌ９０のレジスタのそれぞれは並列
態様で動作することになる。

レジスタ２８０および２８１の諸入力は、バス１６の線
路１１−１８上に現われるローカライザ速度制御ビット
を受信する。レジスタ２８０，２８１のそれぞれは、入
力ビン１に転送パルスを受信すると、諸入力に印加され
ているデータビットを、１対の型式７４９８除算器ＩＣ
２９０，２９１の除数入力に並列にロードする。このよ
うにして、第１除算器２９２には第１所望除数Ｎ１に対
応する１０進数がロードされ、同様にして、第２除算器
には第２除数Ｎ２がロードされる。

第１除算器２９０の人力ビン９には、型式５５５マルチ
バイブレークＩＣ２９２から発生した５００Ｈｚの波形
が印加される。公知のように、このＩＣにおいては、出
力ビン３に５００Ｈｚの波形が発生するように、外部素
子２９３，２９４゜２９５が選択される。

このようにして、第１除算器２９０の入力ピン９に現わ
れた５００Ｈｚの波形は、第１除数Ｎ１によって分周さ
れて出力ビン５に出力される。この分周された信号はＴ
Ｓ２除算器２９１の入力ピン９に印加される。第２除算
器２９１においてこの信号は除数Ｎ２によって分周され
、出力ビン６に現われる。したがって、全体的には、５
００Ｈｚの信号は除数Ｎ−ＮｌＸＮ２によって分周され
ることになる。

周波数が（５００／Ｎ）ＨｚＯ分周信号は、アンドゲー
ト３００のビン２と、アンドゲート３０２のビン５とに
印加される。アンドゲート３００゜３０２は、アンドゲ
ート２１２，２３０とともに型式７４０８１Ｃに含まれ
ている。アンドゲート３００．３０２の他の人力ビン１
および４への人力は、型式７４Ｌ８５比較器ＩＣ３１０
−３１２からなる比較器遅延のビン１２および１３にお
ける出力によって決定される。

比較器３１０−３１２は図示されているように接続され
、レジスタ２１２−２８４にロードされた数を、２進カ
ウンタ３２０−３２２の現在のカウント値と比較する。

レジスタ２８２−２８４にロードされた数は、４０線路
バス１６の線路１９−３０上に現われたローカライザ信
号の所望最終値である。また、カウンタ３２０−３２２
内に保持されている数は、ローカライザ信号の現在値に
対応している。

このように、もしコンピュータがローカライザ信号を嚢
化させるようにプログラムされているものとすれば、コ
ンピュータは所望最終値をレジスタ２８２−２８４にロ
ードする。比較器３１ｏ−３１２は、この所望の新しい
値をカウンタ３２〇−３２２によって決定される現在地
と比較し、もし所望値が現在値より大きい場合には、比
較器３１２のビン１３の出力が高レベルに上昇し、もし
所望の新しい値が現在値より小さい場合には、比較器３
１２のビン１２の出力が高レベルになる。

もし、新しい所望最終値が現在値より大きければ、アン
ドゲート３００は、上述（７）（５００／Ｎ）Ｈｚの信
号を、インバータ３３０を介して、カウンタ３２０のカ
ウントアツプ入力ビン５へ送る。

このようして、カウンタ３２０は、その出力ビン１２に
現われる桁上げ（ｃａｒｒｙ）出力とともに増加し、こ
の桁上げはカウンタ３２１の桁上げ人力に供給される・
。これに応じて、カウンタ３２１の桁上げ出力は、カウ
ンタ３２２の桁上げ人力にロードされる。このようにし
て、カウンタ３２０−３２２は、除数Ｎによって決定さ
れる速度で、コンピュータが要求する値までカウントア
ツプする。

コンピュータが要求する所望最小値がちしカウンタ３２
０−３２２内の現在値より小さければ、アンドゲート３
０２が（５００／Ｎ）Ｈｚの信号を、インバータ３３２
を介してカウンタ３２０のカウントダウン入力に供給す
る。これによって生じるカウンタ３２０の借り（ｂｏｒ
ｒｏｗ）出力はカウンタ３２１のカウントダウン入力に
供給され、同様にして、カウンタ３２１のビン１３に現
われる借り出力はカウンタ３２２のカウントダウン人力
ビン４に供給される。このようにして、この場合は、所
望のカウンタの内容は所望の最終値まで減少させられる
。

デジタル化されたローカライザ信号の瞬時値は、デジタ
ルｅアナログ変換器３４０の入力ビン１−１２によって
絶えず監視される。本発明のこの実施例におけるデジタ
ル・アナログ変換器３４０は、バー・ブラウン（Ｂｕｒ
ｒ　　Ｂｒｏｗｎ）の型式ＤＡＣ８０ＣＶ　Ｉ−Ｖモジ
ュールからなる。このモジュールに対する使用注意書に
述べられているように、全体として２５０に示されてい
る各種外部素子は、このユニットの出力ビン１５および
１８に現われるアナログ信号を利得調整および「０」調
整するために用いられる。このようにして、出力線路３
５０に現われるアナログ信号の値は、カウンタ３２０−
３２２内に存在するデジタル化された゛ローカライザ信
号の瞬時値に正比例する。このアナログ値は、第４図に
関連して詳述される合成回路へ供給される。

コンピュータがグライドスロープ回路をアドレススる場
合は、コンビエータは４０線路バス１６の線路３−６上
に対応するアドレス信号００１０を発生する。上述の説
明において、デコーダ２００のビン２がローカライザ・
アドレスによって作動させられる場合と同様に、これに
よって今度はデコーダ２００のビン３が作動させられ、
パルス性の高レベル信号が点Ａに現われる。なお、５゜
ＯＨｚのタイミング信号が、第３図のグライドスロープ
囲路に点Ｂを介して結合させられることにも注意すべき
である。

このアドレス論理構造は、全装置に対して適用し得る実
質的な融通性を有している。たとえば、装置を拡大して
、ＶＯＲ信号およびマーカビーコン信号の発生専用のＮ
ＡＶ−４０１ＬおよびＩＬＳ信号（ローカライザ、グラ
イドスロープ）の発生ＩＪＪＴＩａ２つのＮＡＶ−４０
１Ｌを包含させることができる。ロー力うイザ１／グラ
イドスロープ１と呼ばれるＮＡＶ−４０１Ｌは独自の周
波数の信号を発生し、一方、ローカライザ２／グライド
スロープ２と呼ばれる別のＮＡＶ−４０１Ｌは異なる周
波数を信号を発生する。この構造を用いれば、相異なる
信号のシミュレーシヨンが要求される航空機の試験が可
能となり、また、発生器が故障した場合または選択され
た周波数に対する混信があった場合に予備ユニットの選
択が可能となる。

ローカライブ／グライドスロープに対するアドレス・フ
寸−マッ、トは以下のとおりである。

ローカライザ１ グライドスロープ１ ０−カライザ２ グライドスロープ２ ０−カライザＩ および２（同時） グライドスロープｌ および２（同時） 全ローカライザ およびグライド スロープ（同時） 人力ビン（バス１Ｂ） スイッチＳ１は、ローカライザ・アドレスを１０進数１
から１０進数３へ代えることを可能にする。スイッチＳ
２は、グライドスロープ・アドレスに対する同様の機能
を有し、このアドレスは１０進数２および１０進数４で
ある。

これによって、汎用プリント回路（Ｐ　Ｃ）板が構成さ
れ得ることになり、これは装置内に用いられるとスイッ
チとして動作することができる。

ＩＣ２００のビン１０はＩＣ２０６のビン５に結線され
、ＩＣ２００のビン１０は１０進数８に対応しているの
で、バス１６上の１０進数８に対応するアドレス信号に
より、ローカライザ１に割当てられたＰＣ板とローカラ
イザ２に割当てられたＰＣ板とが同時に応答して、２つ
のｌコ号発生器のｔ４Ｉ１１が同時に行なわれ１するこ
とがわかる。ＩＣ２００が１０進数８を受信すると、Ｉ
Ｃ２００のビン１０は低レベル状態になる。この低レベ
ルはＩ　Ｃ２０６のビン５に入力され、それによって、
オアゲート１ｃ２０４のビン２には高レベル入力が印加
される。これ以後、すべては前述のように動作するが、
ただこの場合は、それが２つのＰＣ板に同時に起こる点
だけが異なっている。

上述の内容は、アドレスのグライドスロープ部分に対し
ても同様に成立するが、この場合は入力バス１６上のア
ドレス信号は１０進数９であり、ＩＣ２００がビン２１
１に低レベル出力を生じ、それによってインバータ２２
４からオアゲート２２６ビン９に高レベル信号が送られ
ることになる。

その他のグライドスロープ・アドレス機能は前述と同様
に動作するが、この場合はそれが２つのＰＣ板で同時に
起こる点だけが異なっている。

「全呼出し」アドレス・モードにおいては、１０進数０
（ゼロ）がバス１６の線路３−６に入力される。これに
よって、２つのＰＣ板上のＩＣ２００のビン１に低レベ
ル出力が発生する。この低レベルは、ＩＣ２１０によっ
て高レベルに反転され、ＩＣ２０８のビン４とＩＣ２２
８のビン１３とに入力されて、両ＰＣ板上のローカライ
ザおよびグライドスロープが同時にアドレスされること
になる。このようにして、第１および第２のローカライ
ザと、第１および第２のグライドスロープとが、共通の
速度および振幅指令によって同時に制御される。

第３図は、第１Ａ図および第１Ｂ図のグライドスロープ
回路２２の詳細な構造を示す図である。

この回路においては、第２Ａ図〜第２Ｃ図のローカライ
ザ回路におけるのと同様に、点Ａの転送パルスは一連の
型式７４Ｌ９５レジスタ４０１−４０５のビン８に結合
させられる。これらのレジスタは、インバータ・バンク
４０８によって形成され、レジスタ４０１−４０５のそ
れぞれのビン６に印加される高レベル入力によって並列
ロード・モードにバイアスされている。

前の場合と同様に、４０線路バス１６の線路１１−１８
上に現われた所望速度は除算器４１０゜４１１にロード
され、それによって点Ｂから供給される５００Ｈｚの信
号は、正味の除数Ｎによって適当に分周されて除算器４
１１の出力ビン６に現われる。この分周信号は、アンド
ゲート４１２および４１３の人力に印加される。

アンドゲート４１２および４１３の他の入力は、３つの
比較器４２０−４２２を含む比較器遅延からの出力によ
って制御される。比較器４２０−４２２は、４０線路バ
ス１６の線路１９−３０からレジスタ４０３−４０５に
ロードされた所望のグライドスロープ最終値を、カウン
タ４３１−４３３内に含有される現在のグライドスロー
プ・デジタル値と比較する。

第２Ａ図ないし第２Ｃ図に関連して説明されたローカラ
イザ回路におけると全く同様に、もしコンピュータによ
って決定された所望の最終グライドスロープ値がカウン
タ４３１−４３３内の現在値よりも大きければ、アンド
ゲート４１２が作動せしめられて、カウンタ４３１−４
３３を逐次所望値まで増加させる。もし所望最終値が現
在値より小さければ、アンドゲート４１３が能動状態と
なり、カウンタ４３１−４３３を所望値まで減少させる
。最終値に近づく速度は、除算器４１０゜４１１にロー
ドされた除数によって決定される。

これもローカライザ回路におけるものと同様のことであ
るが、デジタル化されたグライドスロープ瞬時値はデジ
タル・アナログ変換器４５０によって監視され、この変
換器は対応のアナログ出力信号をその出力線路４５２上
に発生する。

第４Ａ図、第４−Ｂ図は、第１Ａ図、第１Ｂ図に示され
ている合成回路９２．９４の詳細な構造を示す図である
。第１Ａ図、第１Ｂ図の合成回路９２のようなローカラ
イザに用いられる合成回路も、また合成回路９４のよう
にグライドスロープに用いられる合成回路も、構造は同
じである。したがって、単一の合成回路の構造のみを示
しである。

合成回路への人力のいくつかはＮＡＶ−４０１Ｌ発生器
内から供給される。すなわち、線路５００および５０２
は、該発生器から一定レベルの９０Ｈｚおよび１５０Ｈ
ｚの音信号を受ける。それぞれの音信号の振幅は、同一
の固定レベルにある。

同じく上記発生器から、線路５０４上には５．５■の基
準レベルが、また線路５０６上には１１ｖの基準レベル
を受ける。第２Ａ図ないし第２Ｃ図に示されているロー
カライザ回路内の変換器３４０からの線路３５０上への
アナログ出力信号、または第３Ａ図および第３Ｂ図に示
されている回路内の変換器４５０からの線路４５２上へ
のアナログ出力信号は、線路５０８を介して合成回路に
供給される。

固定レベルの９０Ｈｚおよび１５０Ｈｚの雨音信号はそ
れぞれ、１対の除算器モジュール５２０゜５２２のＶｚ
大入力あるビン７に供給される。線路５０８上のアナロ
グ信号は、除算器モジュール５２０の７７人力であるビ
ン１３に直接供給され、一方、全体が５３０で示されて
いる差動増幅器段が線路５０８上のアナログ信号を線路
５０６上の１１ｖの基準レベルから減算し、その結果を
除算器モジュール５２２の７７人力であるビン１３に印
加する。線路５０４上の５．５ｖ基準レベルは、除算器
モジュール５２０，５２２のそれぞれのＶＸ入力である
ビン１に直接供給される。なお、モジュール５２０，５
２２のそれぞれのビン５に入力を供給するためのオフセ
ット回路５３６，５３７も示されている。

本発明のこの実施例に用いられている除算器モジュール
５２０．５２２は、バー・ブラウンＢｕｒｒ　　Ｂｒｏ
ｗｎ）の型式４３０２除！ｌｉＬ器で、これは一般に市
販されている。

除算８５２０．５２２は公知のように、方程式％式％） によって算出される出力信号をビン６に発生する。

このようにして、除算器モジュール５２０のビン２に生
じる信号は、線路５０８上のアナログ信号と、線路５０
０上の９０Ｈｚ信号との積に比例し、一方、除算器モジ
ュール５２２のビン２に生じる出力は、ＩＩＶから線路
５０８上のアナログ・レベルを減じたものと１５０Ｈｚ
の信号レベルとの積に比例する。

これらの信号は、差動増幅器５４０および５５０から発
生する直流誤差補正信号とともに加算増幅器５６０，５
６２に供給されて相互に加算される。差動増幅器５４０
．５５０の機能は、ＮＡＶ−４０１Ｌ発生器に存在する
５、５ｖ直流基準レベルと、合成回路の出力において再
生することである。諸回路に用いられている各増幅器５
３０゜５４０．５５０，５６０および５６２は、市販の
ＬＭ３０８集積回路である。

このように、加算増幅器５６０の出力は、９０Ｈｚの基
準レベル入力とデジタル・アナログ変換器からの制御信
号との積に比例しており、一方、加算増幅器５６２の出
力は、固定された１５０Ｈ２の基準信号と、１１ｖから
デジタル・アナログ変換器の出力信号を減算したものと
の積に比例している。これらの２つの出力信号は加算抵
抗５６３および５６４において加算さ゛れ、一定の振幅
を自゛シ、デジタル・アナログ変換器の出力に応答して
９０Ｈｚおよび１５０Ｈｚの両信号を制御された割合で
含む合成信号出力を与える。この合成信号は、このよう
にしてローカライザまたはグライドスロープの情報信号
と見られ、これは次にＮＡＶ−４０１Ｌ発生器に伝達さ
れて、適当な搬送波を変調する。

第５Ａ図および第５Ｂ図は、第１Ａ図および第１Ｂ図に
示されているＶＯＲマーカ音信号口路２Ａの詳細な構造
を示す図である。

この回路においても、ローカライザおよびグライドスロ
ープの両回路におけるのと同様に、アドレス信号は４０
線路バス１６の線路３−６から受信される。アドレス信
号が、型式７４Ｌ８５比較器６００の諸入力に結合させ
られる。この比較器は、人力ピン１０，７，２．１５に
印加された信号が人力ビン１１，９，１．１４に存在す
る信号に等しくなると、その相等性が検出されてビン３
が高レベル１となるように接続されている。図示されて
いるように、ビン１１および１４はインバータ・パンク
ロ０２によって与えられる高レベル入力を印加されてい
る。ビン９および１４は接地されている。基準アドレス
は１０１０である。アドレス入力に１０１０が現われる
と、相等性が検出されて、ナントゲート６０４のビン１
０および１１は高レベルになる。その後、線路３３上に
転送パルスが発生すると、ナントゲート６０４のビン９
は高レベルとなり、その結果ピン８に一定レベルのパル
スが発生する。この低レベルパルスはフアンアウトを増
加させるために用いられる並列インバータ６０６および
６０７によって反転され、８つの型式７４Ｌ９５レジス
タ６１０−６１７のそれぞれのビン８に供給される。

４０ｖＡ路バス１６の線路７および８は１．４つの可能
な音信号のずれが発生させられるべきかを決定し、線路
９はマーカビーコンがオン状態にされるかどうかを決定
し、また、線路１０はＶＯＲがオン状態にされるかどう
かを決定する。

線路７および８が低レベルにある場合は、レジスタ６１
０のビン９および１０が低レベルとなる。

これらの低レベルはワン・オン・テン・デコーダ（１０
対１デコーダ）６３０のビン１５および１４に供給され
る。デコーダ６３０のビン１は、ビン１５および１４の
低レベルに応答して低レベルとなり、この低レベルはイ
ンバータ６３１によって反転され、駆動器６３２により
バッファされた後、スイッチングＩＣ６３４のビン１３
に印加される。

もし、バス１６の線路７が高レベルになって、線路８が
低レベルのままになっている場合には、デコーダ６３０
のビン１５が高レベルになり、該デコーダのビン１４が
低レベルとなる。これらの入力の場合、デコーダ３０の
ビン２が低レベルになり、この低レベルはインバータ回
路６３６によって反転され、駆動回路６３７によってバ
ッファされた後、スイッチングＩＣ６３４のビン５に印
加される。

もし、バス１６の線路７が低レベルにあり、このバスの
線路８が高レベルにある場合は、レジスタ６１０のビン
９が低レベルになり、一方、ビン１０が高レベルになる
。これらの人力の場合は、デコーダ６３０のビン３が低
レベルになり、この低レベルはインバータ６３７によっ
て反転されて高レベルになった後、駆動器６３８によっ
てバッファされてからスイッチング回路６３４のビン６
に印加される。

最後の場合として、バス１６の線路７および８の両者が
高レベルになる場合がある。この場合には、レジスタ６
１０のビン９および１０が高レベルになって、デコーダ
３６０のビン４が低レベルになる。この低レベルはイン
バータ６３９によって反転され、バッファ６４０でバッ
ファされた後、スイッチング回路６３４のビン１２を駆
動する。

バス１６の線路７および８に関する以上の４つの場合に
応じて、４つの音信号のどれが発生させられるべきかが
決定される。詳細に後述されるように、スイッチング回
路６３４は、スイッチングビン１３が駆動されたときは
ＩＫＨｚの音信号が発生し、ビン５，６．１２が駆動さ
れたときは、それぞれ４００Ｈｚ、１３００Ｈ，ｚ、３
ＫＨｚの音信号が発生するように、ＮＡＶ−４０１Ｌ発
生器に接続されている。

この線路９は、マーカ音信号がオン状態にされるかどう
かを決定する。線路９が高レベルにあれば、レジスタ６
１０のビン１２は高レベルになり、この高レベルはバッ
ファ６４１−６４３を介してスイッチング回路６５０の
駆動ビン１３，５．６を駆動する。詳細に後述されるよ
うに、スイッチング回路６５０は、ビン１３．　５．６
が駆動されたときマーカ音信号がオン状態にされるよう
に上記発生器に接続されている。

バス１６の線路ｌＯは、上記発生器内のＶＯＲ回路が作
動可能とされるべきかどうかを決定する。

線路１０が高レベルになると、レジスタ６１０のビン１
３が高レベルに駆動され、この高レベルはバッファ６５
１−６５３を介して、スイッチング回路６５０のビン１
２およびスイッチング回路６５５のビン１３，５を駆動
する。

ＶＯＲ方位の所望最終値に近づく速度を決定する回路は
、ローカライザ回路およびグライドスロープ回路に関し
て説明された回路と事実上同一のものである。特に、全
体が６６０で示されている、５００Ｈｚの１３号発生器
は、型式５５５集積回路６６１と、発振周波数を決定す
るための、全体が６６２で示されている関連のタイミン
グ回路とを含んでいる。型式５５５集積回路６６１のビ
ン３には、５００Ｈｚの信号が発生する。この信号は、
除算器６１８の入力ピン９へ供給される。除算器６１８
内には、レジスタ６１１から第１除数Ｎｌがロードされ
ている。

したがって、前記５００Ｈｚの信号は除数Ｎ１によって
分周され、出力ピン５を介して第２除算器６１９の入力
ピン９へ供給される。第２除算器６１９内には、レジス
タ６１２からロードされた第２除数Ｎ２が保持されてい
る。レジスタ６１１゜６１２内の両除数は、４０線路バ
ス１６の線路１１−１８から与えられたものである。

このようにして、第２除算器６１９のピン６に発生する
出力信号は、５００Ｈｚの信号をＮ−８１、Ｎ２によっ
て与えられる除数Ｎによって分周した信号となる。この
分周ｔｉ号は、１対のナントゲート６７０，６７１のピ
ン２および４へ供給される。

４０線路バス１６の線路１９ないし３２は最終ＶＯＲ方
位を決定する。これらの線路上の信号はレジスタ６１３
−６１７内ヘロードされ、アドレス回路がＶＯＲのアド
レシングを行なうと、一連の比較器６２０−６２３によ
り、一連のＢＣＤカウンタ６８０−６８３内に格納され
ているＶＯＲ方位の現在値と比較される。本発明のこの
実施例においては、これらのＢＣＤカウンタは、市販の
型式７４ＬＳ１９２集積回路からなる。

４０線路バス１６の線路３７は、ＶＯＲ方位の最終値に
対し時計回りに近づくべきか、または反時計回りに近づ
くべきかを指示するコンピュータ人力が与えられる。す
なわち、もし線路３７が低レベル状態にあればレジスタ
６１７のピン１２が低レベルとなり、ナントゲート６７
１のピン３に低レベルが、またインバータ６９０を介し
てナントゲート６７０のピン１には高レベルが現われる
。

比較器チェーン６２０−６２３は、レジスタ６１３−６
１７に格納されている所望最終値がカウンタ６８０−６
８３内の現在値に正確に等しい場合に限って、最後の比
較器６２３のピン３に高レベルを発生する。比較器６２
３のピン３の状態は、ナントゲート６７０のピン１３お
よびナントゲート６７１のピン５によって監視される。

ＶＯＲ方位回路の動作は次のとおりである。コンピュー
タにより決定された所望の新方位呟が、レジスタ６１３
−６１７にロードされる。コンピュータはまた、バス１
６の線路３７を高レベルまたは低レベルに駆動して、新
方位値へ時計回りまたは反時計回りのいずれによって近
づくべきかを決定する。所望最終値が現在のＶＯＲＷｉ
と異なっている場合には、比較器６２３のピン３は低レ
ベルとなり、もし最終方位値への時計回り接近が所望さ
れたならば、ナントゲート６７０のピン２が低レベルに
なる結果、そのピン１２は高レベルとなり、これによっ
てカウンタ６８０−６８３は（５００／Ｎ）Ｈｚでカウ
ントを増分し始める。

同様にして、もし最終値が反時計回りに接近されるべき
場合には、ナントゲート６７１のピン３が低レベルとな
り、第１カウンタ６８０のピン４が駆動されて諸カウン
タのカウントは減分させられる。カウンタ６８０−６８
３のカウントの増分または減分は、該カウンタ内の現在
値がレジスタ６１３−６１７内に格納されている所望最
終値に正確に等しくなる時点まで続き、等しくなった時
点では比較器６２３のピン３が高レベルに駆動され、こ
れがインバータ６９１によって反転されてナントゲート
６７０，６７１に供給される結果、カウンタ６８０−６
８３へのカウントアツプ信号またはカウントダウンｔ＝
号がなくなる。

第９図は、カウント範囲を０度ないし３６０度に限定す
るために第５Ａ図および第５Ｂ図に加えるべき改変を示
している。公知のように、７４ＬＳ１９１２１０進カウ
ンタを第５Ａ図および第５Ｂ図に示すように配置した場
合は、カウントアツプ／カウントダウンの範囲は０度な
い４００度となる。

Ｕ３４およびＵ３５は７４８５型比較器であり、Ｕ１８
およびＵ１９の出力間に追加されている。

比較器のｒＢＪ側は、３６０度の入力のために結線され
ている。Ａ−Ｂ出力であるＵ３０のピン６は、点ｒＡＪ
を経て第５Ａ図および第５Ｂ図に接続され、すべての７
４ＬＳ１９２カウンタのピン１４に接続されているが、
この接続線路はクリア線路である。このようにして、３
６０．０度のカウントはＵ３５のピン６に高レベルを出
力させ、これにより、全カウンタは強制的に０度（ゼロ
）にされる。この動作（クリア動作）は、カウントアツ
プすなわち時計回り（ＣＷ）の場合に起こるようになっ
ている。０度（ゼロ）を通ってカウントダウンすなわち
反時計回り（ｃｃｗ）動作をする場合は、借りが生じ、
レジスタＵ１６−Ｕ１９は３９９．９度を出力するよう
になる。これが残った場合は、Ａ＞８出力であるＵ３５
のビン５が高レベルになる。この高レベルは型式７４０
０ナントゲートＵ３６のビン２へ供給される。クロック
の次の半サイクルにおいて、Ｕ２２のビン２が高レベル
となり、Ｕ３６のビン３から低レベルがすべてのカウン
タのビン１１へ出力され、これらのカウンタに対する並
列ロードパルスとなる。これらのカウンタのビン１５．
　１．　１０．９は３５９．９度に等しくなるように接
続されている。これらのカウンタは、ビン１１にロード
パルスを受けると、強制的に３５９．９度にされ、前述
のようにして目標値へのカウントダウン（反時計回り）
を続行する。

カウンタ６８０−６８３によって与えられるＶＯＲ方位
の瞬時値は、絶えず検出されてＮＡＶ−４０１Ｌ発生器
内の対応回路を駆動するのに使用される。すなわち、カ
ウンタ６８０の現在値は、バッファ７００−７．０３に
よってバッファされ、スイッチング回路６５５の入力ビ
ン６および１２と、スイッチング回路７１０の入力ビン
１３および５を駆動する。カウンタ６８１の現在値は、
バッファ７１１−７１４によってバッファされ、スイッ
チング回路７１０のビン６および１２と、スイッチング
回路７１５のビン１３および５とに印加される。カウン
タ６８２の現在値は、バッファ７１６−７１９によって
バッファされ、スイッチング回路７１５のビン６および
１２と、スイッチング回路７２０のビン１３および５と
を駆動する。

最後に、カウンタ６８３の現在値は、バッファ７２１お
よび７２２によってバッファされ、スイッチング回路７
２０のビン６および１２を駆動する。

スイッチング回路６３４，６５０，６５５，７１０．７
１５，７２０は、市販の型式ＣＤ４０１６ＡＥ装置から
なる。これらの装置はプルレア・ンブ抵抗のバンクを必
要とし、その１つが７３０１こ示されているが、そのそ
れぞれは入力ビン４：１５　Ｖの電源を結合させている
。

スイッチング回路内には、金属酸化膜（ＭＯＳ）デバイ
スが含まれていて、入力ビンを介して起動させられ、本
質的にスイッチを閉成する。諸スイッチの出力は、図示
されているように出力ビンを介して供給され、全体的に
７４０で示されて−）る出カブラグの端子４３−７４を
介して接続される。

このプラグは、第６図、第７図、および第８図（；関連
して詳述される、改変されたＮＡＶ−４０１Ｌ発生器上
のコネクタに結合させられる。

第６図、第７図、および第８図には、標準的なＮＡＶ−
４０１Ｌ発生器に対する改変が詳細１こ示されている。

第６図には、ｖＯＲおよびマーカビーコンの発生を自動
化するためのＮＡＶ−４０１Ｌに対する改変が示されて
いる。

新しいコネクタがＮＡＶ−４０１Ｌに追加され、ＮＡＶ
−４０１Ｌと制御ｐｃ板との間のインターフェイスをな
す。ＶＯＲおよびマーカビーコンの可聴音信号を制御す
るスイッチＳ７は、自動動作の場合はオフ位置に置かれ
る。このスイッチとインターフェイス・コネクタとの間
に４つの導線が追加され、第１Ａ図、第１Ｂ図のバス１
２７を介しての諸音信号の制御をｉｔｊ能にする。スイ
ッチ５７０１は３セグメント・スイッチであり、発生器
の内部信号を本来のＮＡＶ−４０１Ｌ回路へ供給して、
発生器を、マーカビーコン、ＶＯＲ，ローカライザ、グ
ライドスロープ、またはＶＨＦ通信の発生モードにする
。これらのスイッチセグメントの回転部分への入力は切
断されてインターフェイスへ接続されている。また、マ
ーカビーカン水晶モードおよびＶＯＲ水晶モードの動作
を制御するスイッチセグメントの諸部分のみが、インタ
ーフェイスのバスコネクタに接続されている。これによ
って、すべてのＶＯＲおよびマーカビーコン信号は自動
的に制御されて出力されるが、他のいかなるモードのも
のも０動制御によって出力されることはなくなる。

第８図は、ＮＡＶ−４０１Ｌ上の親指回転式スイッチを
示しているが、このスイッチは通常、ＢＣＤフォーマッ
トを用いて所望の方位出力を手動選択するために用いら
れる。重複して設けられた諸導線が引出されて自動用イ
ンターフェイスに接続されている。自動動作モードにお
いては、スイッチはすべて０（ゼロ）すなわち「解放」
位置にセットされ、閉成は第５八図ないし第５Ｄ図に示
されているＣＭＯＳスイッチ６５５，７１０，７１５．
７２０によって行なわれる。

第７図はローカライザおよびグライドスロープの自動制
御を可能にするための、ＮＡＶ−４０１Ｌの改変を示し
ている。９０Ｈｚおよび１５０Ｈ２の音信号は手動制御
ボテンシタメータＲ５（ローカライザ）およびＲ７（グ
ライドスロープ）から切り離されて、インターフェイス
・コネクタへ供給される。ここからそれは、第１Ａ図、
第１Ｂ図の線路１２３および１２５を介して、合成器プ
リント回路板に人力として供給される。これらの信号は
前述のように処理された後、ＮＡＶ−４０１Ｌ内の前記
ポテンショメータに送り返される。

これによって、前記ポテンショメータは、航空機受信装
置の許容誤差を雰にするために使用される。

スイッチ８７０１は、ＶＯＲ／マーカビーコンの場合の
説明で述べたように改変されるが、今度は制御がローカ
ライザ水晶モードおよびグライドスロープ水晶モードで
行なわれる点がその場合とは異なっている。

ＶＯＲ／マーカおよびワーカライザ／グライドスロープ
用の両発生器は、第６図および第７図に示されているよ
うなジャンパ・プラグを備えており、これがインターフ
ェイス・コネクタに差込まれると内部改変は無効にされ
る。これによって、発生器は自動試験装置部から切り離
され、該発生器の全機能は手動モードで通常通りに使用
できるようになる。

以上の説明により、航空航法用諸信号の自動シミュレー
ション装置の開示を終了する。

以上においては、本発明の好ましい実施例を詳細に説明
したのであるが、本発明の真の精神および範囲から逸脱
することなく、これに対して多くの変更および改変を施
すことが可能であることを認識すべきである。

［発明の効果］ 以上のように、この発明によれば、グライドスロープ信
号、ローカライザ信号およびＶＯＲ信号が所望の速度で
所望の最終値にまで自動的に発生されるように構成した
ので、容易かつ正確に、実際に運航している航空機が航
法信号を通常受信する速度と同程度の速度で変化する航
法信号を発生することのできるシミュレーション装置を
得ることができる。

【図面の簡単な説明】

第１Ａ図および第１Ｂ図は、本発明の無線航法シミュレ
ーション装置の実施例を示すブロック図である。 第２Ａ図、第２Ｂ図、および第２Ｃ図は、第１Ａ図およ
びｆｆｌｌＢ図に示されているローカライザ回路の詳細
な構造を示す図である。 第３Ａ図および第３Ｂは、第１Ａ図および第１Ｂ図に示
されているグライドスロープ回路の詳細な構造を示す図
である。 第４Ａ図および第４Ｂ図は、第１Ａ図および第１Ｂ図に
示されている合成回路の詳細な構造を示す図である。 第５Ａ図ないし第５Ｄ図は、第１Ａ図および第１Ｂ図に
示されているＶＯＲ回路の詳細な構造を示す図である。 第６因は、ＶＯＲおよびマーカビーコンの自動制御を可
能にする、通常のＮＡＶ−４０１Ｌ発生器に対する改変
を示す概略図である。 第７図は、ローカライザ信号およびグライドスロープ信
号の自動発生を可能にするための、ＮＡＶ−４０１Ｌ発
生器に対する改変を示す概略図である。 第８図は、ＶＯＲ方位信号の自動発生を可能にするため
の、ＮＡＶ−４０１Ｌに対する改変を示す概略図である
。 第９図は、第５Ａ図ないし第５Ｄ図に示す回路に対する
改変を示す概略図である。 図において、１０はコンピュータ、２０はローカライザ
回路、２２はグライドスロープ回路、２４ｔｉＶＯＲ／
−ｒ−ｈ音ＩＪ号回路、４２，４４．４６は速度レジス
タ、５２，５４．５６は最終値１／ジスタ、６２．６４
．７６は論理回路である。 なお、図中、同一符号は同一または相当部分を示す。 −ｆ−ｉｙ−Ｈ Ｊ閑７・５Ｂ ５槍戸８

Claims (4)

【特許請求の範囲】
1. （１）航空機用超短波全方向誘導経路ＶＯＲ信号の自動
   シミュレーション装置であって、前記航空機用超短波全
   方向誘導経路信号の所望の最終値と前記所望の最終値に
   近づくべき速度を示すデジタル信号を発生する制御手段
   と、 前記最終値信号を受信しかつ保持するための最終値レジ
   スタ手段と、 前記速度信号を受信しかつ保持するための速度レジスタ
   手段と、 前記航空機用超短波全方向誘導経路信号の現在値を保持
   し、前記速度レジスタ手段に保持されている信号によっ
   て決定される速度で前記最終値レジスタ手段に蓄えられ
   ている前記最終値までのその内容をデジタル的に変化さ
   せるための論理手段と、 前記論理手段の状態に応答して所定のスイッチの作動を
   行なうスイッチング手段と、 前記スイッチング手段の状態に応答して、所定の航空機
   用超短波全方向誘導経路信号を発生するための手段とを
   備える、航空航法信号の自動シミュレーション装置。
2. （２）前記論理手段は、 前記航空機用超短波全方向誘導経路信号の瞬時値を蓄え
   るためのカウンタ手段を備え、前記カウンタ手段はその
   カウント値を増加または減少するように作動自在であり
   、かつ 前記カウンタ手段に蓄えられている前記航空機用超短波
   全方向誘導経路信号の瞬時値を前記最終値レジスタ手段
   に格納されている前記所望の最終値と比較するための比
   較手段をさらに備え、前記比較手段は、前記所望の最終
   値と前記瞬時値とが異なっている場合には前記カウンタ
   手段を前記レジスタ手段に蓄えられいる前記速度信号に
   より決定される速度で作動させ、それにより前記カウン
   タ手段のカウント値を増加または減少させ、これにより
   前記瞬時値を前記所望の最終値へ向かって変化させる、
   特許請求の範囲第１項記載の航空航法信号の自動シミュ
   レーション装置。
3. （３）前記論理手段はさらに、 一定の周波数速度信号ｆ＿ｒを発生する固定周波数適度
   発振器と、 前記一定の周波数速度信号ｆ＿ｒを前記レジスタ手段に
   蓄えられている速度信号によって決定される除数Ｎによ
   って分周して周波数をｆ＿ｒ／Ｎの信号を発生するため
   の除算手段と、 前記分周周波数をｆ＿ｒ／Ｎの信号を前記カウンタ手段
   に結合させ、そのカウント値の変化適度を制御するため
   の手段とをさらに備える、特許請求の範囲第２項記載の
   航空航法信号の自動シミュレーション装置。
4. （４）前記自動シミュレーション装置はさらに、航空機
   マーカビーコン音信号を自動的にシミュレーションする
   能力を備えており、前記音信号の各々は前記航空機と基
   準位置との距離を表わしており、前記シミュレーション
   装置はさらに、所望のマーカビーコン音信号を現わすデ
   ジタル信号を発生するための手段を含む制御手段と、 前記マーカビーコン音信号を格納するマーカビーコン音
   信号レジスタ手段と、 前記格納されたマーカビーコン音信号を前記マーカビー
   コン音信号発生手段へ結合させ、前記音信号発生手段よ
   り所望の音信号を発生させるための手段とをさらに備え
   る、特許請求の範囲第１項記載の航空航法信号の自動シ
   ミュレーション装置。