JPH02216501A - Method and device for generating control memory - Google Patents
Method and device for generating control memoryInfo
- Publication number
- JPH02216501A JPH02216501A JP3608889A JP3608889A JPH02216501A JP H02216501 A JPH02216501 A JP H02216501A JP 3608889 A JP3608889 A JP 3608889A JP 3608889 A JP3608889 A JP 3608889A JP H02216501 A JPH02216501 A JP H02216501A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- control
- fuzzy controller
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
Description
【発明の詳細な説明】
発明の要約
所定の制御対象に対するファジィ制御において制御量の
すべての組合せに対する制御対象に与えるべき操作量を
あらかじめ推論し、この推論結果をコントロール舎メモ
リにストアしておき、メモリ・アクセスのみで制御対象
のファジィ制御を行なうようにしたテーブル参照方式に
おいて、制御量のすべての組合せに対する操作量のファ
ジィ推論をハードウェアで構成された高速ファジィ・コ
ントローラで行なう。これによりコントロール・メモリ
の作成を短時間で行なえるようにした。制御条件を変更
した場合にも同じようにコントロール・メモリを短時間
で作成できるので、テーブル参照方式のファジィ制御に
よる応用開発が大幅に簡略化される。[Detailed Description of the Invention] Summary of the Invention In fuzzy control for a predetermined controlled object, the amount of operation to be applied to the controlled object for all combinations of controlled amounts is inferred in advance, and the result of this inference is stored in a control building memory. In a table reference method in which fuzzy control of a controlled object is performed using only memory access, fuzzy inference of manipulated variables for all combinations of controlled variables is performed by a high-speed fuzzy controller configured with hardware. This allows control memory to be created in a short time. Even when control conditions are changed, a control memory can be created in a short time in the same way, which greatly simplifies application development using fuzzy control based on the table reference method.
発明の背景
技術分野
この発明は、ファジィφコントローラなどの機能を、あ
らかじめ推論結果をストアしたROMやRAM等のコン
トロールΦメモリで代替するシステムにおける上記コン
トロール舎メモリの作成方法および装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for creating a control memory in a system in which the function of a fuzzy φ controller is replaced by a control φ memory such as a ROM or RAM in which inference results are stored in advance.
従来技術とその問題点
ファジィ制御においては、制御対象や制御目的により入
出力、推論方式、確定方式を選び、メンバーシップ関数
の形状、ルールを合わせこみ、制御性能を高めてゆく。Prior art and its problems In fuzzy control, input/output, inference method, and deterministic method are selected depending on the control object and control purpose, and the shape of the membership function and rules are adjusted to improve control performance.
制御対象、制御目的が不変であれば、目標とする性能に
達したあとはメンバーシップ関数の形状、ルールの追加
や修正は不要となる。この時点において、ファジィ−コ
ントローラはある入力の組み合せに対しては常に同じ出
力を出す装置となる。If the controlled object and control purpose remain unchanged, there is no need to add or modify the shape of the membership function or rules after the target performance is achieved. At this point, the fuzzy controller becomes a device that always produces the same output for a certain combination of inputs.
このような装置は、与えられた入力(アドレス)に対し
て所定の出力(データ)を発生するメモリで代替するこ
とができる(いわゆるテーブル参照方式)。Such a device can be replaced with a memory that generates a predetermined output (data) in response to a given input (address) (so-called table reference method).
このような考え方に基づいて、ファジィ推論結果をスト
アするメモリを作成するための構成例が第3図に示され
ている。Based on this idea, an example of a configuration for creating a memory for storing fuzzy inference results is shown in FIG.
小型コンピュータ(たとえばいわゆるパーソナル・コン
ピュータ) 31は、CRT31A、本体31B1キー
ボード31C1およびマウス31Dを含んでおりファジ
ィ推論のための推論方式および確定方式の設定、入出力
信号の定義、メンバーシップ関数の形状の設定、ファジ
ィ推論ルールの設定などのファジィ推論条件設定機能、
それらの条件にもとづきファジィ推論を実行する機能、
推論結果を貯えFROMライタ35に送出する機能(こ
れらはすべてソフトウェアで実現させる)を有している
。FROMライタ35は、小型コンピュータ31から出
力される信号により、FROMに推論(確定動作を含む
)結果のデータを書込む。A small computer (for example, a so-called personal computer) 31 includes a CRT 31A, a main body 31B1, a keyboard 31C1, and a mouse 31D, and is used to set the inference method and confirmation method for fuzzy inference, define input/output signals, and determine the shape of membership functions. Fuzzy inference condition setting function such as setting, fuzzy inference rule setting,
The ability to perform fuzzy inference based on those conditions,
It has a function of storing inference results and sending them to the FROM writer 35 (all of these are realized by software). The FROM writer 35 writes data resulting from inference (including definite operation) into the FROM in response to a signal output from the small computer 31.
FROMへのデータの書込みは以下のようにして行なわ
れる。小型コンピュータ31においてファジィ推論の諸
条件が設定された後、2人力(それぞれ8ビツトからな
る)を1ビツト分 (1/ 25B)ずつ変化させその
都度ファジィ推論および確定処理をして推論結果データ
を求める。これによりたとえば合計218回のファジィ
推論および確定処理が行なわれ216通りの8ビツトの
推論結果データが求められる。求められた推論結果デー
タをライン32を介して接続されているFROMライタ
35によってFROMに書込む。Writing data to FROM is performed as follows. After the various conditions for fuzzy inference are set in the small computer 31, the two humans (each consisting of 8 bits) are changed by 1 bit (1/25B) each time, and fuzzy inference and confirmation processing are performed each time to obtain the inference result data. demand. As a result, fuzzy inference and confirmation processing are performed a total of 218 times, and 216 8-bit inference result data are obtained. The obtained inference result data is written into FROM by a FROM writer 35 connected via line 32.
第4図は上記のようにして書込まれたFROMによって
制御対象を実際に制御するブロック図を示している。FIG. 4 shows a block diagram in which a control object is actually controlled by the FROM written in the above manner.
第4図に示す装置において制御対象3から出力される制
御量信号(たとえば偏差とその微分値)はA/Dコンバ
ータ34Aおよび34Bに入力し、ディジタル・データ
に変換された後FROM(0にそのアドレス信号として
与えられる。このアドレス信号により指定されるアドレ
スのデータがFROM30から読出され、D/Aコンバ
ータ33によってアナログ信号に変換され制御対13に
操作量として与えられる。これにより制御対象のファジ
ィ制御が行なわれていく。タイミング回路3BはD/A
コンバータ33、A/Dコンバータ34A、 34Bの
D/A変換、A/D変換のタイミングをコントロールす
ることによって制御対象3に過渡応答による不要信号が
加わるのを防ぐものである。In the device shown in FIG. 4, the control amount signal (for example, deviation and its differential value) output from the controlled object 3 is input to A/D converters 34A and 34B, converted to digital data, and then stored in FROM (0). The data at the address specified by this address signal is read from the FROM 30, converted to an analog signal by the D/A converter 33, and given as a manipulated variable to the control pair 13.This allows fuzzy control of the controlled object. is performed.The timing circuit 3B is a D/A
By controlling the timing of D/A conversion and A/D conversion of the converter 33 and A/D converters 34A and 34B, unnecessary signals due to transient responses are prevented from being applied to the controlled object 3.
このようにあらかじめ計算によって求められたデータが
書込まれているFROMを制御システムに組込み、制御
対象3を実際に制御しその性能を評価する。制御性能に
ついて改善の必要なときには、メンバーシップの形やル
ールについての追加修正内容を検討し、小型コンピュー
タ31に再設、定、再プログラムし、再度小型コンピュ
ータ31を走らせてFROM30に書込み、そのFRO
Mで再度実際に制御して再度評価する。The FROM, in which the data calculated in advance in this way is written, is incorporated into the control system, and the controlled object 3 is actually controlled and its performance is evaluated. When it is necessary to improve the control performance, consider additional modifications to the membership form and rules, reconfigure, configure, and reprogram the small computer 31, run the small computer 31 again, write to FROM 30, and write the FROM 30.
Perform actual control again using M and evaluate again.
しかしながら、上述のように入力データが8ビツト2組
、ファジィルールが仮に20個ある場合、小型コンピュ
ータ31上で全ての入力データに対する出力データを求
めるためには216X 20ルールの処理、すなわち約
130万回の処理が必要である。1ルールの処理につい
て2msの時間を必要とすると合計の所要時間は約44
分間となる。また入力信号のビット数やルール数が増加
すると所要時間はさらに増加することとなる。さらに−
度条件を設定し、FROMに書込んでもメンバーシップ
関数の形状やルールを変更する度に多くの時間が必要と
なり、その効率が悪いものであった。However, as mentioned above, if there are two sets of 8-bit input data and 20 fuzzy rules, in order to obtain output data for all the input data on the small computer 31, processing of 216 x 20 rules is required, that is, about 1.3 million fuzzy rules. Requires multiple treatments. If 2ms is required to process one rule, the total time required is approximately 44
minutes. Furthermore, as the number of bits of the input signal and the number of rules increase, the required time will further increase. Further-
Even if the degree conditions are set and written to FROM, a lot of time is required each time the shape or rules of the membership function are changed, which is inefficient.
発明の概要
発明の目的
この発明は、ファジィ・コントローラの代替機能をもつ
コントロール・メモリを高速に作成することのできる方
法および装置を提供することを目的とする。SUMMARY OF THE INVENTION OBJECTS OF THE INVENTION It is an object of the present invention to provide a method and apparatus that can quickly create a control memory with a function that replaces a fuzzy controller.
この発明によるコントロール・メモリ作成装置は、所定
の制御対象の制御のために所定の制御性能をもつように
設定されかつハードウェアで構成されたアナログφタイ
プのファジィ・コントローラ、制御対象から上記ファジ
ィ・コントローラに入力する制御量信号と等価なディジ
タル信号を、書込むべきメモリのアドレスの順序で順次
発生するアドレス発生手段、上記ディジタル信号をアナ
ログ信号に変換して制御量信号として上記ファジィ・コ
ントローラに与えるD/A変換手段、上記制御量信号の
人力に応答して上記ファジィ・コントローラから出力さ
れる制御対象に与えられるべき操作量を表わす信号をデ
ィジタル信号に変換するA/D変換手段、および上記A
/D変換手段から出力されるディジタル信号を、上記メ
モリの上記制御量信号に対するアドレスに順次書込む書
込手段、を備えていることを特徴とする。The control memory creation device according to the present invention includes an analog φ type fuzzy controller configured with hardware and configured to have a predetermined control performance for controlling a predetermined controlled object; Address generation means that sequentially generates digital signals equivalent to the control amount signal input to the controller in the order of memory addresses to be written, converting the digital signal into an analog signal and providing it to the fuzzy controller as the control amount signal. D/A conversion means, A/D conversion means for converting into a digital signal a signal representing a manipulated variable to be applied to a controlled object outputted from the fuzzy controller in response to the human power of the control amount signal;
The present invention is characterized by comprising a writing means for sequentially writing the digital signals outputted from the /D conversion means into the addresses corresponding to the control amount signals in the memory.
この発明によるコントロール・メモリの作成方法は、ハ
ードウェアで構成されたファジィ争コントローラを用い
、所定の制御対象の制御のための所定の制御性能をもつ
ように上記ファジィ・コントローラを設定し、制御対象
から上記ファジィコントローラに入力する制御量信号と
等価な擬似側H量信号を、書込むべきメモリのアドレス
の順序で順次発生させ、これを上記ファジィ・コントロ
ーラに与え、この擬似制御量信号の入力に応答して上記
ファジィ争コントローラがら出力され、制御対象に与え
られるべき操作量を表わす擬似操作量信号をメモリに与
え、上記メモリの上記擬似制御量信号に対応するアドレ
スに上記擬似操作量信号を順次書込むことを特徴とする
。A control memory creation method according to the present invention uses a fuzzy controller configured with hardware, sets the fuzzy controller to have a predetermined control performance for controlling a predetermined controlled object, and A pseudo-side H amount signal equivalent to the control amount signal input to the fuzzy controller is generated sequentially in the order of the memory address to be written, and this is given to the fuzzy controller, and the pseudo side H amount signal is equivalent to the control amount signal input to the fuzzy controller. In response, a pseudo manipulated variable signal outputted from the fuzzy controller and representing the manipulated variable to be applied to the controlled object is given to the memory, and the pseudo manipulated variable signal is sequentially sent to an address corresponding to the pseudo controlled variable signal in the memory. Characterized by writing.
この発明によると、ハードウェアにより構成される高速
のファジィ−コントローラを用い、このファジィ・コン
トローラに制御対象から出力されるすべての制御量の組
合せを与え、それに応答して出力される操作量を表わす
信号をメモリに記憶しているので、メモリへの書込み、
すなわちコントロール・メモリの作成を高速に行なうこ
とができる。したがって、制御条件を変更することによ
りコントロール・メモリのデータを書換える必要がある
場合でもこれを短時間で行なうことができ、コントロー
ル・メモリを用いたファジィ制御の応用、開発が大幅に
簡略化される。According to the present invention, a high-speed fuzzy controller configured by hardware is used, a combination of all controlled variables output from a controlled object is given to this fuzzy controller, and a manipulated variable outputted in response to the combination is expressed. Since the signal is stored in memory, writing to memory,
In other words, the control memory can be created at high speed. Therefore, even if it is necessary to rewrite the data in the control memory by changing the control conditions, this can be done in a short time, greatly simplifying the application and development of fuzzy control using the control memory. Ru.
実施例の説明
第1図はこの発明によるコントロール−メモリ作成装置
の実施例を示すブロック図である。DESCRIPTION OF EMBODIMENTS FIG. 1 is a block diagram showing an embodiment of a control-memory creation device according to the present invention.
ファジィ・コントローラ10はハードウェアで構成され
るもので、これにはアナログ壽タイプとディジタル・タ
イプとがある。アナログ・タイプのファジィ・コントロ
ーラの一例が第2図に示されている。The fuzzy controller 10 is composed of hardware, and there are two types: an analog type and a digital type. An example of an analog type fuzzy controller is shown in FIG.
第2図において、設定されたファジィ推論(モーダス・
ボネンス)のルール(規則、インプリケーション)の数
に相当する数の推論部(個別推論部)11〜inが設け
られている。各推論部11(i−1〜n)は、モーダス
ーボネンスのインプリケーションの前件部におけるファ
ジィ命題の数(ここでは2つ)のメンバーシップ関数回
路(以下MFCという) 21.22を備えている。こ
れらのMFC21,22は対応するルールにおける前件
部で記述されたファジィ集合を表わすメンバーシップ関
数を表わす電圧信号を出力するものである。In Figure 2, the set fuzzy inference (Modus
A number of inference units (individual inference units) 11 to 11 are provided, the number of which corresponds to the number of rules (rules, implications) of Bonnens. Each inference unit 11 (i-1 to n) includes a membership function circuit (hereinafter referred to as MFC) 21.22 for the number of fuzzy propositions (herein, two) in the antecedent part of the implication of the modus bonense. ing. These MFCs 21 and 22 output voltage signals representing membership functions representing the fuzzy set described in the antecedent part of the corresponding rules.
モーダス・ボネンスのプレミスが入力になるが、コント
ローラであるから入力は確定値によって表わされ、MF
C21,22はこれらの入力値に対応するメンバーシッ
プ関数値を出力する。M F C2L22の出力はMI
N回路23に入力し、そのMIN演算が行なわれる。The Modus Bonens premise is the input, but since it is a controller, the input is represented by a fixed value, and the MF
C21 and C22 output membership function values corresponding to these input values. The output of M F C2L22 is MI
The signal is input to the N circuit 23, and its MIN calculation is performed.
一方、ルール(インプリケーション)における後件部で
記述されたファジィ集合を表わすメンバーシップ関数を
発生する回路(以下MFGという)24が設けられ、こ
のMFG24からは複数本(m本)の出力ライン上に分
布した電圧によって表わされるメンバーシップ関数が出
力され、MINfEil路(トランケーション回路)2
5に与えられる。MIN回路25は、M F G 24
から与えられるメンバーシップ関数を表わす電圧値のそ
れぞれとMIN回路23から出力される演算結果とのM
IN演算を行ない、推論結果を表わすメンバーシップ関
数をm本のライン上に分布した電圧信号の形態で出力す
る。第2図ではm本のラインがバスの形態で図示されて
いる。On the other hand, a circuit (hereinafter referred to as MFG) 24 that generates a membership function representing a fuzzy set described in the consequent part of a rule (implication) is provided, and from this MFG 24, multiple (m) output lines are The membership function represented by the voltage distributed in is output, and the MINfEil path (truncation circuit) 2
given to 5. The MIN circuit 25 is M F G 24
M between each of the voltage values representing the membership function given by and the calculation result output from the MIN circuit
An IN calculation is performed and a membership function representing the inference result is output in the form of voltage signals distributed on m lines. In FIG. 2, m lines are illustrated in the form of a bus.
推論部11〜1nから出力される推論結果は次にMAX
回路(総合推論部)26に与えられ、MA XeL算が
施されたのち、同じようにm本のラインに分布した電圧
信号として最終的な推論結果が得られる。推論結果から
確定値出力を得るために確定値演算回路(たとえば重心
回路)27が設けられている。The inference results output from the inference units 11 to 1n are then MAX
After being applied to the circuit (general inference section) 26 and subjected to MAXeL calculation, the final inference result is obtained as a voltage signal similarly distributed over m lines. A definite value calculation circuit (for example, a center of gravity circuit) 27 is provided to obtain a definite value output from the inference result.
このようなファジィ・コントローラ1oは、MFC21
,22、M F G 24に設定されるメンバーシップ
関数の形やルールを設定する機能をもつタイプのもある
し、また、小型コンピュータ1と接続され、このコンピ
ュータ1によってメンバーシップ関数やルールが変更可
能なタイプのものもある。Such a fuzzy controller 1o is an MFC21
, 22, MF G There is also a type that has a function to set the form and rules of the membership function set in 24, and there is also a type that is connected to a small computer 1, and the membership function and rules can be changed by this computer 1. Some types are possible.
小型コンピュータ1はCRTIA、本体IB。Small computer 1 is CRTIA, main body IB.
キーボードIC,マウスIDを備えている。Equipped with keyboard IC and mouse ID.
ファジィ・コントローラ1oは切換スイッチ装置2の切
換スイッチ2八〜2Cを介して制御対象3と接続されて
いる。切換スイッチ2A〜2cがa側に接続されると、
制御対象3はファジィ・コントローラ10によって直接
に接続される。制御対象3から出力される制御量が切換
スイッチ2B。The fuzzy controller 1o is connected to the controlled object 3 via the changeover switches 28 to 2C of the changeover switch device 2. When the changeover switches 2A to 2c are connected to the a side,
The controlled object 3 is directly connected by the fuzzy controller 10. The control amount output from the controlled object 3 is the changeover switch 2B.
2Cを通してコントローラ10にその入力として与えら
れる。コントローラlOの推論結果は切換スイッチ2A
を通して操作量として制御対象3に与えられ、制御対象
3が制御される。2C to the controller 10 as its input. The inference result of the controller IO is the changeover switch 2A.
is given to the controlled object 3 as a manipulated variable through, and the controlled object 3 is controlled.
ファジィ・コントローラ10の推論形式、メンバーシッ
プ関数の形状、ルール等を設定、調整、変更しながら制
御対象3に対するファジィ・コントローラlOの制御性
能が改善されていく。そして所望の制御性能が保られる
と、切換スイッチ2A〜2Cがb側に切換えられ、FR
OMへの書込み処理(コントローラ・メモリの作成処理
)に移る。The control performance of the fuzzy controller 10 for the controlled object 3 is improved while setting, adjusting, and changing the inference format, membership function shape, rules, etc. of the fuzzy controller 10. Then, when the desired control performance is maintained, the changeover switches 2A to 2C are switched to the b side, and the FR
The process moves on to write processing to OM (controller memory creation processing).
制御回路6はファジィゆコントローラ10の2つの入力
、すなわち制御対象3の制御量に相当するアドレス信号
を一定のアドレス順序で出力するとともに、PROMラ
イタ5のリセット指令、ライト指令を与える。制御回路
6から出力される2つのディジタル争アドレス信号(い
ずれも8ビツト)はD/A変換回路4B、4Cでアナロ
グ信号に変換され、切換スイッチ2B、2Cを経てファ
ジィ・コントローラ10にその入力として与えられる。The control circuit 6 outputs two inputs of the fuzzy controller 10, that is, address signals corresponding to the control amount of the controlled object 3 in a fixed address order, and also gives a reset command and a write command to the PROM writer 5. The two digital address signals (both 8 bits) output from the control circuit 6 are converted into analog signals by the D/A conversion circuits 4B and 4C, and are sent as input to the fuzzy controller 10 via the changeover switches 2B and 2C. Given.
一方、ファジィΦコントローラから出力されるアナログ
信号は切換スイッチ2Aを経てA/D変換回路4Aに与
えられ、ディジタル信号に変換されて、データとしてP
ROMライタ5に与えられる。制御回路6から出力され
るアドレス信号は擬似の制御量を表わす。この制御量が
入力したときに、この制御量に基づいてコントローラl
Oで推論された結果が擬似の操作量としてコントローラ
lOから出力され、PROMライタ5に与えられる訳で
ある。制御回路6から出力されるアドレス信号はPRO
Mライタ5にも与えられており、このアドレス信号によ
って指定されるメモリ記憶場所(FROMライタ5内の
バッファ・メモリまたはバッファ・レジスタの記憶場所
)に、そのアドレスに対応する推論結果が書込まれるこ
とになる。On the other hand, the analog signal output from the fuzzy Φ controller is given to the A/D conversion circuit 4A via the changeover switch 2A, converted to a digital signal, and converted into data as P.
It is given to the ROM writer 5. The address signal output from the control circuit 6 represents a pseudo control amount. When this control amount is input, the controller l
The result inferred by O is outputted from the controller IO as a pseudo manipulated variable and given to the PROM writer 5. The address signal output from the control circuit 6 is PRO
It is also given to the M writer 5, and the inference result corresponding to that address is written to the memory storage location (the storage location of the buffer memory or buffer register in the FROM writer 5) specified by this address signal. It turns out.
制御回路6は、PROMライタ5を初期化するリセット
信号を出力するとともにFROMの16ビツトのアドレ
ス信号を出力する(最初は0)。アドレス信号はD/A
変換回路4B、4Cによって8ビツトずつD/A変換さ
れ、ファジィ・コントローラ10に入力する。この入力
信号に対応する出力信号がA/D変換回路4Aによって
A/D変換され、PROMライタ5の並列入力端子に加
えられる。信号が落着いたタイミングで制御回路6はP
ROMライタ5にライト信号を与える。次いで、制御回
路6はアドレスを1進め、同様の動作をアドレスφビッ
トが全て1になるまでくり返す。全アドレスに対するデ
ータがPROMライタ5(たとえばFROMライタ5内
のバッファ・レジスタ)に記入された後、PROMライ
タ5によりFROMへの書込みを実行する。The control circuit 6 outputs a reset signal for initializing the PROM writer 5 and also outputs a 16-bit FROM address signal (initially 0). Address signal is D/A
The data is D/A converted by 8 bits by conversion circuits 4B and 4C and input to the fuzzy controller 10. The output signal corresponding to this input signal is A/D converted by the A/D conversion circuit 4A and applied to the parallel input terminal of the PROM writer 5. At the timing when the signal has settled down, the control circuit 6
A write signal is given to the ROM writer 5. Next, the control circuit 6 increments the address by 1 and repeats the same operation until all address φ bits become 1. After data for all addresses have been written in the PROM writer 5 (for example, a buffer register in the FROM writer 5), the PROM writer 5 executes writing to the FROM.
本発明によれば、ファジィ制御の条件の決定はファジィ
・コントローラで実際に制御しながら行うため、条件の
変更には殆ど時間を要しない(せいぜい1分位)。また
、FROMに書込みを行なうのは、1回のみでよい。よ
って、FROM完成までに必要な時間が大幅に短縮され
ることとなる。According to the present invention, since the fuzzy control conditions are determined while actually controlling the fuzzy controller, it takes almost no time to change the conditions (about 1 minute at most). Further, writing to FROM only needs to be performed once. Therefore, the time required to complete FROM is significantly shortened.
上記の実施例の説明においては、インターフェイス用の
増幅器やドライバは省略しであるが、必要に応じて使用
することもできる。アナログ信号は単極性としているが
、仮に両極性であっても電圧レベルをシフトするのみで
あり、容易に対応可能である。また、FROMを用いる
かわりにRAMを用いることもできる。この場合、第4
図に示す状態でデータの書込みを行なうこととなる。Although the interface amplifier and driver are omitted in the description of the above embodiment, they can be used if necessary. Although the analog signal is assumed to be unipolar, even if the analog signal is bipolar, it can be easily accommodated by simply shifting the voltage level. Further, instead of using FROM, RAM can also be used. In this case, the fourth
Data will be written in the state shown in the figure.
さらに上記実施例では、ファジィ・コントローラの制御
性能を特定の制御対象に最もよく適合するように改善し
たのちにメモリにデータを書込んでいるが、ある程度ま
で改善されたときに一旦データをメモリに書込んで、コ
ントローラ・メモリを作成し、このコントローラ・メモ
リを用いて実際に制御対象を制御し、この制御試験結果
を用いてさらにファジィ・コントローラを改善していく
ようにしてもよい。Furthermore, in the above embodiment, data is written to the memory after the control performance of the fuzzy controller has been improved to best suit the specific control target. The controller memory may be written to create a controller memory, the controller memory may be used to actually control the controlled object, and the control test results may be used to further improve the fuzzy controller.
第1図はこの説明によるコントロール・メモリ作成装置
の実施例を示すブロック図、第2図はアナログφタイプ
のファジィ・コントローラの内部構成を示すブロック図
である。
第3図はファジィ推論結果をストアするメモリを作成す
るための従来の構成例を示す図、第4図は書込まれたデ
ータによって制御対象を制御するときのブロック図であ
る。
2・・・切換スイッチ装置、
3・・・制御対象、
4A・・・A/D変換回路、
4B、4C・・・D/A変換回路、
5・・・PROMライタ、
6・・・制御回路、
10・・・ファジィ・コントローラ、
20・・・FROM。FIG. 1 is a block diagram showing an embodiment of the control memory creation device according to this description, and FIG. 2 is a block diagram showing the internal configuration of an analog φ type fuzzy controller. FIG. 3 is a diagram showing an example of a conventional configuration for creating a memory for storing fuzzy inference results, and FIG. 4 is a block diagram when controlling a controlled object using written data. 2... Changeover switch device, 3... Controlled object, 4A... A/D conversion circuit, 4B, 4C... D/A conversion circuit, 5... PROM writer, 6... Control circuit , 10...fuzzy controller, 20...FROM.
Claims (6)
もつように設定されかつハードウェアで構成されたアナ
ログ・タイプのファジィ・コントローラ、 制御対象から上記ファジィ・コントローラに入力する制
御量信号と等価なディジタル信号を、書込むべきメモリ
のアドレスの順序で順次発生するアドレス発生手段、 上記ディジタル信号をアナログ信号に変換して制御量信
号として上記ファジィ・コントローラに与えるD/A変
換手段、 上記制御量信号の入力に応答して上記ファ ジィ・コントローラから出力される制御対象に与えられ
るべき操作量を表わす信号をディジタル信号に変換する
A/D変換手段、および 上記A/D変換手段から出力されるディジタル信号を、
上記メモリの上記制御量信号に対応するアドレスに順次
書込む書込手段、 を備えたコントロール・メモリの作成装置。(1) An analog type fuzzy controller configured with hardware and configured to have a predetermined control performance for controlling a predetermined controlled object; a controlled variable signal input from the controlled object to the fuzzy controller; address generating means for sequentially generating digital signals equivalent to the above in the order of memory addresses to be written; D/A converting means for converting the digital signal into an analog signal and providing it to the fuzzy controller as a control amount signal; A/D conversion means for converting into a digital signal a signal representing a manipulated variable to be applied to a controlled object output from the fuzzy controller in response to the input of the control amount signal; The digital signal that
A control memory creation device comprising: writing means for sequentially writing to addresses corresponding to the control amount signal of the memory.
の出力端子とを切換え、かつ制御対象の操作量入力端子
と上記A/D変換手段の入力端子とを切換える切換え手
段を備えている請求項(1)に記載のコントロール・メ
モリの作成装置。(2) comprising switching means for switching between the controlled variable output terminal of the controlled object and the output terminal of the D/A conversion means, and for switching between the manipulated variable input terminal of the controlled object and the input terminal of the A/D converting means; The control memory creation device according to claim (1).
ラを用い、所定の制御対象の制御のための所定の制御性
能をもつように上記ファジィ・コントローラを設定し、 制御対象から上記ファジィ・コントローラに入力する制
御量信号と等価な擬似制御量信号を、書込むべきメモリ
のアドレスの順序で順次発生させ、これを上記ファジィ
・コントローラに与え、この擬似制御量信号の入力に応
答して上記ファジィ・コントローラから出力され、制御
対象に与えられるべき操作量を表わす擬似操作量信号を
メモリに与え、 上記メモリの上記擬似制御量信号に対応するアドレスに
上記擬似操作量信号を順次書込む、コントロール・メモ
リの作成方法。(3) Using a fuzzy controller configured with hardware, set the fuzzy controller to have a predetermined control performance for controlling a predetermined controlled object, and input input from the controlled object to the fuzzy controller. Pseudo control amount signals equivalent to the control amount signal are generated sequentially in the order of memory addresses to be written, and are given to the fuzzy controller, and in response to the input of the pseudo control amount signal, the fuzzy controller generates Creating a control memory that provides a pseudo manipulated variable signal representing a manipulated variable that should be output and given to a controlled object to a memory, and sequentially writes the pseudo manipulated variable signal to addresses corresponding to the pseudo controlled variable signal in the memory. Method.
制御対象の制御試験を行ない、所定の制御能力が確認さ
れたのちに上記擬似操作量信号を第2のメモリに書込む
、請求項(3)に記載のコントロール・メモリの作成方
法。(4) A claim for performing a control test on a controlled object using the pseudo manipulated variable signal written in the memory, and writing the pseudo manipulated variable signal in a second memory after a predetermined control capability is confirmed. The method for creating the control memory described in item (3).
のものであり、 上記の擬似制御量信号がディジタル・アドレス信号であ
ってこれをアナログ制御量信号に変換して上記ファジィ
・コントローラに与え、 上記ファジィ・コントローラから出力される擬似操作量
信号をディジタル信号に変換してメモリに書込む、請求
項(3)に記載のコントロール・メモリの作成方法。(5) The fuzzy controller is of an analog type, and the pseudo control amount signal is a digital address signal, which is converted into an analog control amount signal and applied to the fuzzy controller. 4. The method for creating a control memory according to claim 3, wherein the pseudo operation amount signal output from the controller is converted into a digital signal and written into the memory.
プのものであり、 上記擬似制御量信号および上記擬似操作量信号がともに
ディジタル信号である、 請求項(3)に記載のコントロール・メモリの作成方法
。(6) The method for creating a control memory according to claim (3), wherein the Fiji controller is of a digital type, and the pseudo control amount signal and the pseudo operation amount signal are both digital signals.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3608889A JPH02216501A (en) | 1989-02-17 | 1989-02-17 | Method and device for generating control memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3608889A JPH02216501A (en) | 1989-02-17 | 1989-02-17 | Method and device for generating control memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02216501A true JPH02216501A (en) | 1990-08-29 |
Family
ID=12459999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3608889A Pending JPH02216501A (en) | 1989-02-17 | 1989-02-17 | Method and device for generating control memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02216501A (en) |
-
1989
- 1989-02-17 JP JP3608889A patent/JPH02216501A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604840A (en) | Information processing apparatus | |
| CN101505124B (en) | Servo motor control system | |
| US5388190A (en) | Programmable controller with fuzzy control function, fuzzy control process and fuzzy control monitoring process | |
| US6026489A (en) | Signal processor capable of executing microprograms with different step sizes | |
| HK1006045B (en) | Programmable controller with fuzzy control function, fuzzy control process and fuzzy control monitoring process | |
| JP3014238B2 (en) | Variable logic operation unit | |
| HK1006045A1 (en) | Programmable controller with fuzzy control function, fuzzy control process and fuzzy control monitoring process | |
| JPH02216501A (en) | Method and device for generating control memory | |
| JPH02226304A (en) | Group control system for fuzzy controller | |
| JP3184388B2 (en) | Time series data generator | |
| JPS6163181A (en) | Gamma conversion circuit | |
| JPH06110693A (en) | Fuzzy controlling device | |
| JPS6148174B2 (en) | ||
| JP4571255B2 (en) | Control device | |
| JP2767604B2 (en) | Fuzzy inference device | |
| JP2853203B2 (en) | Audio signal delay device | |
| JP2844971B2 (en) | Digital code processing system | |
| JP2025530606A (en) | Stream processor, calculation method, chip and electronic device | |
| JP3429880B2 (en) | Memory device and memory access method | |
| JPH1091216A (en) | Programmable semiconductor device | |
| JPH0383124A (en) | Serial input/output circuit | |
| JPS60153558A (en) | Controlling method of input/output device | |
| JPH0342767A (en) | Learning system for neurocircuit network | |
| JPH0944412A (en) | Memory testing circuit | |
| JPH07219843A (en) | Memory bank switching device |