JPH022166B2 - - Google Patents
Info
- Publication number
- JPH022166B2 JPH022166B2 JP57085444A JP8544482A JPH022166B2 JP H022166 B2 JPH022166 B2 JP H022166B2 JP 57085444 A JP57085444 A JP 57085444A JP 8544482 A JP8544482 A JP 8544482A JP H022166 B2 JPH022166 B2 JP H022166B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- display
- signal
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control Or Security For Electrophotography (AREA)
- Input From Keyboards Or The Like (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は使用部品数を減少してコストダウンを
図り、かつ、スイツチの故障等のチエツクの作業
性を改善した入出力装置に関する。
図り、かつ、スイツチの故障等のチエツクの作業
性を改善した入出力装置に関する。
従来の入出力装置として、例えば、オペレータ
が複写機等の操作に必要な各種の指令（例えば、
コピースタート、割込み、ソータ等）をスイツチ
インする入力信号線と、マイコン等の処理部へ前
記指令の信号を入力する入力タイミングを与える
ストローブ信号を出力する入力ストローブ線を備
え、該入力信号線と入力ストローブ線をマトリク
スに組んで各交点にダイオードを挿入したものが
ある。
が複写機等の操作に必要な各種の指令（例えば、
コピースタート、割込み、ソータ等）をスイツチ
インする入力信号線と、マイコン等の処理部へ前
記指令の信号を入力する入力タイミングを与える
ストローブ信号を出力する入力ストローブ線を備
え、該入力信号線と入力ストローブ線をマトリク
スに組んで各交点にダイオードを挿入したものが
ある。
以上の構成において、入力信号線に接続された
各種指令用スイツチ（複写機コンソールに設けら
れる）から各種の指令信号が出力されると、入力
ストローブ線のストローブ信号によつて定められ
た時分割の入力タイミングに基いてマイコン等の
処理部へ前記指令信号が入力される。該処理部に
おける信号処理結果に基いて複写機各部を作動さ
せ、オペレータが指令した複写操作が実行され
る。
各種指令用スイツチ（複写機コンソールに設けら
れる）から各種の指令信号が出力されると、入力
ストローブ線のストローブ信号によつて定められ
た時分割の入力タイミングに基いてマイコン等の
処理部へ前記指令信号が入力される。該処理部に
おける信号処理結果に基いて複写機各部を作動さ
せ、オペレータが指令した複写操作が実行され
る。
しかし、従来の入出力装置にあつては入力信号
線と入力ストローブ線の各交点にストローブ信号
で定められたタイミングで指令信号を入力させる
タイミング制御用のダイオードが挿入されている
ため、使用部品数の減少に限度が生じ、かつ、各
種指令用スイツチの故障等をチエツクするために
は各ストローブ信号と同期を取りながらテスター
等を使用してチエツクしなければならないため、
チエツクの作業性の改善に限度が生じる。
線と入力ストローブ線の各交点にストローブ信号
で定められたタイミングで指令信号を入力させる
タイミング制御用のダイオードが挿入されている
ため、使用部品数の減少に限度が生じ、かつ、各
種指令用スイツチの故障等をチエツクするために
は各ストローブ信号と同期を取りながらテスター
等を使用してチエツクしなければならないため、
チエツクの作業性の改善に限度が生じる。
本発明は、上記に鑑みてなされたものであり、
使用部品数を減少してコストダウンを図り、かつ
各操作スイツチの故障等のチエツクの作業性を改
善するため、所定の時分割タイミングで作動する
ゲートとマイコン等の信号処理部の入力ポートと
の間に入力用スイツチを配置し、前記ゲートと表
示用ダイオードの間で前記入力用スイツチのチエ
ツクを行うようにした複写機用入出力装置を提供
するものである。
使用部品数を減少してコストダウンを図り、かつ
各操作スイツチの故障等のチエツクの作業性を改
善するため、所定の時分割タイミングで作動する
ゲートとマイコン等の信号処理部の入力ポートと
の間に入力用スイツチを配置し、前記ゲートと表
示用ダイオードの間で前記入力用スイツチのチエ
ツクを行うようにした複写機用入出力装置を提供
するものである。
以下本発明による複写機用入出力装置を詳細に
説明する。
説明する。
第１図イは本発明の一実施例を示し、マイコン
１への入力ポート（図示の通り、入出力インタフ
エース、ROM（リードオンリメモリ）、RAM（ラ
ンダムアクセスメモリ）、CPU（中央処理ユニツ
ト）を有する）φ.１，２……７には２群のスイツ
チ２，３の各スイツチが接続点P1，P2……P8を
経て入力し、スイツチ２，３の他の端子は
NANDゲート４，５に接続されており、接続点
P1，P2……P8は２群の表示用ダイオード６，７
の各ダイオードａ，ｂ，ｃ……ｈ（第１図ロ）に
制限用抵抗R1，R3……R8を介して接続されてい
る。マイコン１は、また、２つの桁出力D1，D2
と８つのセグメント出力ａ，ｂ，ｃ……ｈを有
し、インバータ８，９を介してトランジスタ１
０，１１を駆動し（トランジスタ１０，１１は
PNP型であり、コレクタが２群のダイオード６，
７に接続されている）インバータ１２，１３……
１９を介して２群の表示用ダイオード６，７の各
ダイオードａ，ｂ，ｃ……ｈを駆動する（インバ
ータ８，９および１２，１３……１９はオープン
コレクタタイプのものとする）。同時に、２つの
桁出力D1，D2はNANDゲート４，５に入力し、
また８つのセグメント出力ａ，ｂ，ｃ……ｈは
NORゲート２０に入力し、NORゲート２０の出
力はNANDゲート４，５に入力するようになつ
ている。
１への入力ポート（図示の通り、入出力インタフ
エース、ROM（リードオンリメモリ）、RAM（ラ
ンダムアクセスメモリ）、CPU（中央処理ユニツ
ト）を有する）φ.１，２……７には２群のスイツ
チ２，３の各スイツチが接続点P1，P2……P8を
経て入力し、スイツチ２，３の他の端子は
NANDゲート４，５に接続されており、接続点
P1，P2……P8は２群の表示用ダイオード６，７
の各ダイオードａ，ｂ，ｃ……ｈ（第１図ロ）に
制限用抵抗R1，R3……R8を介して接続されてい
る。マイコン１は、また、２つの桁出力D1，D2
と８つのセグメント出力ａ，ｂ，ｃ……ｈを有
し、インバータ８，９を介してトランジスタ１
０，１１を駆動し（トランジスタ１０，１１は
PNP型であり、コレクタが２群のダイオード６，
７に接続されている）インバータ１２，１３……
１９を介して２群の表示用ダイオード６，７の各
ダイオードａ，ｂ，ｃ……ｈを駆動する（インバ
ータ８，９および１２，１３……１９はオープン
コレクタタイプのものとする）。同時に、２つの
桁出力D1，D2はNANDゲート４，５に入力し、
また８つのセグメント出力ａ，ｂ，ｃ……ｈは
NORゲート２０に入力し、NORゲート２０の出
力はNANDゲート４，５に入力するようになつ
ている。
尚、R9，R10……R16は入力レベルを設定する
抵抗であり、R1，R2，……R8の20倍程度に設定
される。
抵抗であり、R1，R2，……R8の20倍程度に設定
される。
以上の構成において、第２図イ，ロによつてそ
の操作を説明すると次の通りである。
の操作を説明すると次の通りである。
(イ) 通常操作の場合（第２図イ）
ROMに記憶されている通常操作のプログラム
に基いてマイコン１（CPUの処理結果に基く）
は桁出力D1，D2より桁信号１００，２００を出
力するとともにセグメント出力ａ，ｂ，ｃ……ｈ
よりセグメント信号３００を出力する。セグメン
ト信号３００が「１」のとき「０」が、「０」の
とき「１」がNORゲート２０からNOR信号４０
０として出力されてNANDゲート４，５に入力
する。NANDゲート４は桁信号１００とNOR信
号４００がともに「１」のときだけ「０」のスト
ローブ信号５００を出力し、NANDゲート５は
桁信号２００とNOR信号４００がともに「１」
のときだけ「０」のストローブ信号６００を出力
する。ストローブ信号５００が「０」のときスイ
ツチ群２のスイツチ信号７００ａが入力され、ス
トローブ信号６００が「０」のときスイツチ郡３
のスイツチ７００ｂが入力され、それによつて、
例えば、コピー枚数等を２郡の表示用ダイオード
６，７によつて表示することができる。
に基いてマイコン１（CPUの処理結果に基く）
は桁出力D1，D2より桁信号１００，２００を出
力するとともにセグメント出力ａ，ｂ，ｃ……ｈ
よりセグメント信号３００を出力する。セグメン
ト信号３００が「１」のとき「０」が、「０」の
とき「１」がNORゲート２０からNOR信号４０
０として出力されてNANDゲート４，５に入力
する。NANDゲート４は桁信号１００とNOR信
号４００がともに「１」のときだけ「０」のスト
ローブ信号５００を出力し、NANDゲート５は
桁信号２００とNOR信号４００がともに「１」
のときだけ「０」のストローブ信号６００を出力
する。ストローブ信号５００が「０」のときスイ
ツチ群２のスイツチ信号７００ａが入力され、ス
トローブ信号６００が「０」のときスイツチ郡３
のスイツチ７００ｂが入力され、それによつて、
例えば、コピー枚数等を２郡の表示用ダイオード
６，７によつて表示することができる。
(ロ) 入力チエツク操作の場合（第２図ロ）
ROMに記憶されている入力チエツク操作のプ
ログラムに基いてマイコン１（CPUの処理結果
に基く）は桁出力D1，D2，１００，２００を出
力するとともにセグメント出力ａ，ｂ，ｃ……ｈ
より常時「０」のセグメント信号３００を出力す
る。セグメント信号３００の「０」によつて
NOR信号４００が常時「１」になるため、
NANDゲート４，５は桁信号１００，２００を
反転した形のストローブ信号５００，６００を出
力する。従つて、ストローブ信号５００の「０」
のタイミングでスイツチ群２のオンによつてダイ
オード群６の対応するダイオードａ，ｂ，ｃ……
ｈを点灯させることができ、ストローブ信号６０
０の「０」のタイミングでスイツチ群３のオンに
よつてダイオード群７の対応するダイオードａ，
ｂ，ｃ……ｈを点灯させることができるため、ダ
イオードの不点灯によつてスイツチ群２，３の各
スイツチの故障を検出することができる。
ログラムに基いてマイコン１（CPUの処理結果
に基く）は桁出力D1，D2，１００，２００を出
力するとともにセグメント出力ａ，ｂ，ｃ……ｈ
より常時「０」のセグメント信号３００を出力す
る。セグメント信号３００の「０」によつて
NOR信号４００が常時「１」になるため、
NANDゲート４，５は桁信号１００，２００を
反転した形のストローブ信号５００，６００を出
力する。従つて、ストローブ信号５００の「０」
のタイミングでスイツチ群２のオンによつてダイ
オード群６の対応するダイオードａ，ｂ，ｃ……
ｈを点灯させることができ、ストローブ信号６０
０の「０」のタイミングでスイツチ群３のオンに
よつてダイオード群７の対応するダイオードａ，
ｂ，ｃ……ｈを点灯させることができるため、ダ
イオードの不点灯によつてスイツチ群２，３の各
スイツチの故障を検出することができる。
尚、以上の実施例とは相違して、入力ポート
φ，１，２……７とセグメント出力ａ，ｂ，ｃ…
…ｈを兼用させると、更に、入出力線の数を低減
することができる。
φ，１，２……７とセグメント出力ａ，ｂ，ｃ…
…ｈを兼用させると、更に、入出力線の数を低減
することができる。
以上説明した通り、本発明の入出力装置によれ
ば、所定の時分割タイミングで作動するゲートと
マイコン等の信号処理部の入力ポートとの間に入
力用スイツチを配置し、前記ゲートと表示用ダイ
オードの間で前記入力用スイツチのチエツクを行
うようにしたため、使用部品数を減少してコスト
ダウンを図りかつ、各操作スイツチの故障等のチ
エツクの作業性を改善することができる。
ば、所定の時分割タイミングで作動するゲートと
マイコン等の信号処理部の入力ポートとの間に入
力用スイツチを配置し、前記ゲートと表示用ダイ
オードの間で前記入力用スイツチのチエツクを行
うようにしたため、使用部品数を減少してコスト
ダウンを図りかつ、各操作スイツチの故障等のチ
エツクの作業性を改善することができる。
第１図イ，ロは本発明の一実施例を示し、イは
全体の回路図、ロは表示用ダイオード部の拡大
図。第２図イ，ロは本発明の一実施例のタイムチ
ヤートを示し、イは通常の複写操作、ロは入力チ
エツクをそれぞれ示す。 符号の説明、１…マイコン、２，３…入力スイ
ツチ群、６，７…表示用ダイオード群、４，５…
NAND（ストローブ手段）。
全体の回路図、ロは表示用ダイオード部の拡大
図。第２図イ，ロは本発明の一実施例のタイムチ
ヤートを示し、イは通常の複写操作、ロは入力チ
エツクをそれぞれ示す。 符号の説明、１…マイコン、２，３…入力スイ
ツチ群、６，７…表示用ダイオード群、４，５…
NAND（ストローブ手段）。
Claims (1)
- 【特許請求の範囲】 １ 複数の入力スイツチと、 該入力スイツチの各出力部に接続された入力部
と前記入力スイツチの作動に応じた複数の表示信
号を出力する表示信号出力部とを有する信号処理
部と、 前記複数の表示信号を入力しそのNOR信号の
出力部を前記複数の入力スイツチの出力部の他端
に接続したゲートと、 前記表示信号出力部にそれぞれ接続され他端を
電源に接続し表示を行う複数の表示用ダイオード
と、 前記表示用ダイオードの前記表示信号出力部に
接続された出力線と前記入力スイツチの出力部と
をそれぞれ接続する接続手段と、 入力チエツク操作モード時において前記表示信
号をすべてオフにする表示信号出力手段とを具備
し、 入力チエツク操作モード時において、前記入力
スイツチが作動したとき前記ゲートによりこの入
力スイツチに接続された表示用ダイオードを駆動
するようにした ことを特徴とする入出力装置。 ２ 前記複数の表示用ダイオードがセグメント表
示を構成することを特徴とする特許請求の範囲第
１項記載の入出力装置。 ３ 前記複数の入力スイツチがストローブ信号出
力する複数のゲート回路によつて時分割駆動され
ていることを特徴とする特許請求の範囲第１項記
載の入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085444A JPS58201128A (ja) | 1982-05-20 | 1982-05-20 | 入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57085444A JPS58201128A (ja) | 1982-05-20 | 1982-05-20 | 入出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58201128A JPS58201128A (ja) | 1983-11-22 |
| JPH022166B2 true JPH022166B2 (ja) | 1990-01-17 |
Family
ID=13859040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57085444A Granted JPS58201128A (ja) | 1982-05-20 | 1982-05-20 | 入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58201128A (ja) |
-
1982
- 1982-05-20 JP JP57085444A patent/JPS58201128A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58201128A (ja) | 1983-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4794558A (en) | Microprocessor having self-programmed eprom | |
| KR890007157A (ko) | 데이타 프로세서 | |
| KR900016866A (ko) | 데이타 처리 시스템 | |
| KR910005187A (ko) | 라인 컴퓨터(Line Computer) | |
| EP0048825A2 (en) | Microprocessor controlled machine | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| US4633469A (en) | Method of indicating diagnostic results | |
| EP0029855B1 (en) | Microcomputer with mpu-programmable eprom | |
| US4742452A (en) | Computer system including address driven program interrupt system | |
| JPH022166B2 (ja) | ||
| US4387442A (en) | Controlled machine inhibition when control module is absent | |
| US4499580A (en) | Output check apparatus for electrophotographic copier | |
| US4631665A (en) | Microprocessor having a programmable logic array | |
| KR950014977B1 (ko) | 동작 패널 제어 장치 | |
| JPS6246897B2 (ja) | ||
| JPH0712073B2 (ja) | 故障検出回路付き大規模集積回路 | |
| JPS60201444A (ja) | マイクロコンピュータ | |
| JPS622682Y2 (ja) | ||
| JPS6239792B2 (ja) | ||
| KR100224966B1 (ko) | 다수의 마스터 디바이스 액세스 가능한 다층 구조의아이2씨 버스를 이용한 진단/제어 시스템 | |
| KR850001380B1 (ko) | Cpu를 이용한 제품에 대한 고장발견 및 개발을 위한 인터페이스 회로 | |
| JPH0610425Y2 (ja) | キ−ボ−ド・コントロ−ラ | |
| SU717746A1 (ru) | Устройство дл ввода-вывода информации | |
| JPS6435633A (en) | Interruption control system | |
| JPS623421B2 (ja) |